第二章IA32結構微處理器

1、第二章第二章 80 x8680 x86結構微處理器結構微處理器本章學習提要：本章學習提要：1 1、書中內容以自學為主；、書中內容以自學為主；2 2、掌握掌握80868086處理器的大體軟、硬件結構體系處理器的大體軟、硬件結構體系；3 3、了解新型處理器的大體結構及運作方式；、了解新型處理器的大體結構及運作方式；本章講綱本章講綱2.1 80862.1 8086處理器結構處理器結構2.1.1 80862.1.1 8086結構概述結構概述2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構2.1.3 80862.1.3 8086的編程結構的編程結構2.1.4 80862.1.4

2、8086的存儲器結構的存儲器結構2.2 80 x862.2 80 x86結構微處理器簡介結構微處理器簡介2.2.1 80 x862.2.1 80 x86結構處理器的功能結構結構處理器的功能結構2.2.2 80 x862.2.2 80 x86結構微處理器的執(zhí)行環(huán)境結構微處理器的執(zhí)行環(huán)境2.1 80862.1 8086處理器結構處理器結構2.1.1 80862.1.1 8086結構概述結構概述o80868086結構有如下特點結構有如下特點n1616位結構，內部所有寄存器均為位結構，內部所有寄存器均為1616位，可直位，可直接處理接處理1616位數(shù)據(jù)；位數(shù)據(jù)；n2020根地址線，可以直接尋址根地址線

3、，可以直接尋址1MB1MB的存儲空間；的存儲空間；n共共4040個外部引腳；個外部引腳；n需單相時鐘，單需單相時鐘，單5V5V供電；供電；2.1 80862.1 8086處理器結構處理器結構2.1.1 80862.1.1 8086結構概述結構概述o80868086處理器內部分為兩個部分處理器內部分為兩個部分n總線接口單元總線接口單元(Bus Interface Uint(Bus Interface Uint，BIU)BIU)o負責處理器與存儲器間的信息傳遞負責處理器與存儲器間的信息傳遞o取出指令并送入指令隊列中取出指令并送入指令隊列中o根據(jù)指令獲得操作數(shù)根據(jù)指令獲得操作數(shù)n執(zhí)行單元執(zhí)行單元(E

4、xecute Unit(Execute Unit，EU)EU)o負責指令的執(zhí)行負責指令的執(zhí)行ESCSSSDSIPAHALBHBLCHCLDHDLSPBPSIDI標志標志651執(zhí)行單元執(zhí)行單元控制邏輯控制邏輯ALU存儲器接口存儲器接口BIU指令隊列指令隊列EUB-busA-busC-bus80868086的總體功能結構示意的總體功能結構示意2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構AHALBHBLCHCLDHDLSPBPSIDIIPPSWCSDSSSESBXAXDXCX累加器累加器基址寄存器基址寄存器計數(shù)器計數(shù)器數(shù)

5、據(jù)寄存器數(shù)據(jù)寄存器堆棧指針堆棧指針基址指針基址指針源指針源指針目的指針目的指針程序指針程序指針程序狀態(tài)字程序狀態(tài)字代碼段寄存器代碼段寄存器數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器堆棧段寄存器堆棧段寄存器附加段寄存器附加段寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器指針寄存器指針寄存器變址寄存器變址寄存器控制寄存器控制寄存器段寄存器段寄存器通通用用寄寄存存器器0152.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構o通用寄存器包含數(shù)據(jù)寄存器、地址指針寄存通用寄存器包含數(shù)據(jù)寄存器、地址指針寄存器和變址寄存器器和變址寄存器n數(shù)據(jù)寄存器：數(shù)據(jù)寄存器：AXAX、B

6、XBX、CXCX、DXDXn地址指針寄存器：地址指針寄存器：SPSP、BPBPn變址寄存器：變址寄存器：SISI，DIDIo段寄存器段寄存器nCSCS、DSDS、SSSS和和ESESo控制寄存器控制寄存器nIPIP、PSWPSW2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器n用于暫時存放計算過程中所用到的操作數(shù)、結用于暫時存放計算過程中所用到的操作數(shù)、結果或其他信息；果或其他信息；n每個通用寄存器均為每個通用寄存器均為1616位，可以整體訪問，但位，可以整體訪問，但高字節(jié)和低字節(jié)也可以獨

7、立訪問；高字節(jié)和低字節(jié)也可以獨立訪問；2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器oAXAX：算術運算的主要寄存器，所有：算術運算的主要寄存器，所有IOIO口指令口指令必須經(jīng)過必須經(jīng)過AXAX交換數(shù)據(jù)。交換數(shù)據(jù)。oBXBX：在計算操作數(shù)的存放地址時，可以用來：在計算操作數(shù)的存放地址時，可以用來存放操作數(shù)的基地址。存放操作數(shù)的基地址。n基地址：在訪問操作數(shù)時，如果操作數(shù)的存放基地址：在訪問操作數(shù)時，如果操作數(shù)的存放地址由一個相對固定的地址地址由一個相對固定的地址B B和一個相對于和一個相

8、對于B B的的偏移量構成，則偏移量構成，則B B稱為基地址。稱為基地址。2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器oCXCX：在循環(huán)：在循環(huán)LOOPLOOP指令和串處理指令中用作隱指令和串處理指令中用作隱含計數(shù)器。含計數(shù)器。oDXDX： 可以作為數(shù)據(jù)寄存器使用?？梢宰鳛閿?shù)據(jù)寄存器使用。n一般在雙字長乘除法運算時，把一般在雙字長乘除法運算時，把DXDX和和AXAX組合在一起組合在一起存放一個雙字長存放一個雙字長(32(32位位) )數(shù)，數(shù)，DXDX用來存放高用來存放高1616位位; ;

9、n對某些對某些I/OI/O操作操作DXDX可用來存放可用來存放I/OI/O的端口地址（口地的端口地址（口地址址 256256）。）。2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器o地址指針地址指針SPSP和和BPBPnSPSP：堆棧指針寄存器，指示堆棧棧頂?shù)钠屏?，其：堆棧指針寄存器，指示堆棧棧頂?shù)钠屏?，其與與SSSS聯(lián)合，可計算出堆棧棧頂?shù)奈锢淼刂?；?lián)合，可計算出堆棧棧頂?shù)奈锢淼刂?；nBPBP：基址指針，可與：基址指針，可與SSSS結合計算出位于堆棧段中的結合計算出位于堆棧段中的某存

10、儲器單元的物理地址；某存儲器單元的物理地址；200609122.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器o地址指針地址指針SPSP和和BPBPnSPSP：堆棧指針寄存器，指示堆棧棧頂?shù)钠屏浚洌憾褩Ｖ羔樇拇嫫?，指示堆棧棧頂?shù)钠屏?，其與與SSSS聯(lián)合，可計算出堆棧棧頂?shù)奈锢淼刂?；?lián)合，可計算出堆棧棧頂?shù)奈锢淼刂?；nBPBP：基址指針，可與：基址指針，可與SSSS結合計算出位于堆棧段中的結合計算出位于堆棧段中的某存儲器單元的物理地址；某存儲器單元的物理地址；200609122.1 80

11、862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構o堆棧堆棧n堆棧是按先進后出的原則組織起來的一段儲存區(qū)域；堆棧是按先進后出的原則組織起來的一段儲存區(qū)域；n用于堆棧的存儲段一端固定，另外一端浮動，固定端稱為用于堆棧的存儲段一端固定，另外一端浮動，固定端稱為棧底，浮動端稱為棧頂。棧底，浮動端稱為棧頂。n其實現(xiàn)方法為：設置一個指針（寄存器），保存堆棧的棧其實現(xiàn)方法為：設置一個指針（寄存器），保存堆棧的棧頂?shù)刂?，其初值就為棧底，而需入棧的內容始終保存在棧頂?shù)刂?，其初值就為棧底，而需入棧的內容始終保存在棧頂端；頂端；n根據(jù)堆棧指針移動方向，

12、堆棧分為根據(jù)堆棧指針移動方向，堆棧分為向上生長向上生長（棧頂向地址（棧頂向地址增方向移動）和增方向移動）和向下生長向下生長（棧頂向地址減方向移動）型；（棧頂向地址減方向移動）型；n根據(jù)堆棧指針所指向的單元是否為最后入棧數(shù)據(jù)，可分為根據(jù)堆棧指針所指向的單元是否為最后入棧數(shù)據(jù)，可分為空堆?？斩褩＃ㄈ霔Ｍ瓿珊笾羔樦赶蛉霔?shù)據(jù)的下一個地址）和（入棧完成后指針指向入棧數(shù)據(jù)的下一個地址）和滿堆棧滿堆棧（入棧完成后指針指向最后入棧數(shù)據(jù)的地址）；（入棧完成后指針指向最后入棧數(shù)據(jù)的地址）；2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構

13、o向上生長型空堆棧向上生長型空堆棧n12h12h、34h34h、56h56h進棧過程及出棧過程進棧過程及出棧過程1234H1235H1236H1237H1238H1239H123AH123BH123CH123412h34h56h1235123612372.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構o向上生長型滿堆棧向上生長型滿堆棧n12h12h、34h34h進棧過程及出棧過程進棧過程及出棧過程1234H1235H1236H1237H1238H1239H123AH123BH123CH123434h56h12351236

14、2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構1 1、通用寄存器、通用寄存器o變址寄存器變址寄存器SISI和和DIDInSISI：源變址寄存器；：源變址寄存器；DIDI：目的變址寄存器；：目的變址寄存器；nSISI和和DIDI一般與一般與DSDS聯(lián)合，可以確定源存儲單元和目的聯(lián)合，可以確定源存儲單元和目的存儲單元的物理地址；存儲單元的物理地址；nSISI和和DIDI具有自動增加或減小具有自動增加或減小1 1的能力；的能力；2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內

15、部寄存器結構的內部寄存器結構2 2、段寄存器、段寄存器n80868086系統(tǒng)認為：程序系統(tǒng)認為：程序 = = 代碼代碼 + + 數(shù)據(jù)，每種編碼數(shù)據(jù)，每種編碼各自存放于自己的區(qū)域中，引入段的概念，并使各自存放于自己的區(qū)域中，引入段的概念，并使用段寄存器來保存每種編碼的起始地址；用段寄存器來保存每種編碼的起始地址；n80868086的寄存器包括的寄存器包括CSCS、DSDS、SSSS和和ESESo80868086系統(tǒng)中的各個段所保存的內容均有特定含義；系統(tǒng)中的各個段所保存的內容均有特定含義；nCSCS：代碼段寄存器，保存指令代碼存放的起始地址；：代碼段寄存器，保存指令代碼存放的起始地址；nDSDS

16、：數(shù)據(jù)段寄存器，保存用戶數(shù)據(jù)存放的起始地址；：數(shù)據(jù)段寄存器，保存用戶數(shù)據(jù)存放的起始地址；nSSSS：堆棧段寄存器，保存程序堆棧數(shù)據(jù)的起始地址；：堆棧段寄存器，保存程序堆棧數(shù)據(jù)的起始地址；nESES：附加段寄存器，保存?zhèn)溆眯畔⒌钠鹗嫉刂?；：附加段寄存器，保存?zhèn)溆眯畔⒌钠鹗嫉刂罚?.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器、控制寄存器nIPIP：Instruction PointerInstruction Pointer，指令指針寄存器；，指令指針寄存器；oIPIP用于存放即將執(zhí)行指令的偏移量；用于存

17、放即將執(zhí)行指令的偏移量；oIPIP與與CSCS一起，才能得到指令的物理地址；一起，才能得到指令的物理地址；nPSWPSW：Program Statu WordProgram Statu Word，程序狀態(tài)字；，程序狀態(tài)字；oPSWPSW通常用于表征程序執(zhí)行狀態(tài)，所保存的內容可分通常用于表征程序執(zhí)行狀態(tài)，所保存的內容可分為條件碼標志及控制標志；為條件碼標志及控制標志；o80868086的的PSWPSW為為1616位，使用了其中位，使用了其中9 9位，其中位，其中6 6位為條位為條件碼標志，件碼標志，3 3位為控制標志；位為控制標志；2.1 80862.1 8086處理器結構處理器結構2.1.2

18、80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器、控制寄存器15 14 13 12 11 10 9876543210OF DF IF TF SF ZFAFPFCF位編號位編號名名 稱稱o條件碼標志包含條件碼標志包含CFCF、PFPF、AFAF、ZFZF、SFSF、OFOF。n條件碼標志的值一般由處理器根據(jù)運算結果自動設置，條件碼標志的值一般由處理器根據(jù)運算結果自動設置，其值與操作數(shù)有關；其值與操作數(shù)有關；o控制標志：控制標志：DFDF、IFIF、TFTF；n控制標志值一般由運行的程序根據(jù)需要，利用指令來控制標志值一般由運行的程序根據(jù)需要，利用指令來設置，其值與指令

19、有關；設置，其值與指令有關；2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器、控制寄存器( (條件碼標志條件碼標志) )nOFOF，Overflow FlagOverflow Flag，溢出標志，溢出標志oOF=1OF=1時，表示運算過程中發(fā)生了溢出；時，表示運算過程中發(fā)生了溢出；oOF=0OF=0時，表示運算過程中未發(fā)生溢出；時，表示運算過程中未發(fā)生溢出；nCFCF，Carry FlagCarry Flag，進位標志，進位標志o表征運算過程中最高位（第表征運算過程中最高位（第1515位）是否發(fā)生進位

20、；位）是否發(fā)生進位；nZFZF，Zero FlagZero Flag，零標志，零標志o表征運算結果是否全為表征運算結果是否全為0 0；nSFSF，Sign FlagSign Flag，符號標志，符號標志o表征運算結果的符號表征運算結果的符號2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器、控制寄存器( (條件碼標志條件碼標志) )nAFAF，Auxiliary Carry FlagAuxiliary Carry Flag，輔助進位位，輔助進位位o表征運算過程中第表征運算過程中第3 3位是否向第位是否向

21、第4 4位發(fā)生進位；位發(fā)生進位；nPFPF，Parity FlagParity Flag，奇偶效驗位，奇偶效驗位o當前累加器中所存放的數(shù)的奇偶效驗情況；當前累加器中所存放的數(shù)的奇偶效驗情況；oPF = 1PF = 1，低，低8 8位中有偶數(shù)個位中有偶數(shù)個11；oPF = 0PF = 0，低，低8 8位中有奇數(shù)個位中有奇數(shù)個11； 432101415AF2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器（控制標志）、控制寄存器（控制標志）o程序對控制標志進行設置后，將對以后的操作起控程序對控制標志進行設置

22、后，將對以后的操作起控制作用；制作用；oTFTF：Trap FlagTrap Flag，陷阱標志位，陷阱標志位nTF = 1TF = 1時，時，CPUCPU在每執(zhí)行一條指令會自動產(chǎn)生一次中斷；在每執(zhí)行一條指令會自動產(chǎn)生一次中斷；nTFTF使處理器處于單步執(zhí)行方式，常用于程序的調試；使處理器處于單步執(zhí)行方式，常用于程序的調試；oIFIF：Interrupt FlagInterrupt Flag，中斷標志位，中斷標志位nIF = 1IF = 1時，時，CPUCPU允許可屏蔽中斷；否則不允許可屏蔽中斷允許可屏蔽中斷；否則不允許可屏蔽中斷nIFIF只對可屏蔽中斷產(chǎn)生影響，而對軟件中斷及不可屏蔽只對可屏

23、蔽中斷產(chǎn)生影響，而對軟件中斷及不可屏蔽中斷無影響；中斷無影響；2.1 80862.1 8086處理器結構處理器結構2.1.2 80862.1.2 8086的內部寄存器結構的內部寄存器結構3 3、控制寄存器（控制標志）、控制寄存器（控制標志）oDFDF：Direction FlagDirection Flag，方向控制位，方向控制位n在串處理指令中，用于控制在串處理指令中，用于控制SISI、DIDI的增的增/ /減方向減方向oDF=1DF=1時，每次串處理操所后，變址寄存器時，每次串處理操所后，變址寄存器SISI、DIDI內容自動減內容自動減1 1，使串處理向地址遞減方向進行；，使串處理向地址遞

24、減方向進行；oDF=0DF=0時，每次串處理操所后，變址寄存器時，每次串處理操所后，變址寄存器SISI、DIDI內容自動加內容自動加1 1，使串處理向地址遞增方向進行；，使串處理向地址遞增方向進行；2.1 80862.1 8086處理器結構處理器結構2.1.3 80862.1.3 8086的編程結構的編程結構o總線接口單元總線接口單元BIUBIUn負責處理器、存儲器及負責處理器、存儲器及IOIO口間的數(shù)據(jù)傳送；口間的數(shù)據(jù)傳送；o從存儲器中獲得指令并填充到指令隊列；從存儲器中獲得指令并填充到指令隊列；oCPUCPU執(zhí)行指令過程中，配合執(zhí)行部件從指定的內存單元或執(zhí)行指令過程中，配合執(zhí)行部件從指定的

25、內存單元或IOIO口獲取數(shù)據(jù)；口獲取數(shù)據(jù)；o將處理結果傳送給指定的內存單元或將處理結果傳送給指定的內存單元或IOIO口；口；o執(zhí)行單元執(zhí)行單元EUEU2.1 80862.1 8086處理器結構處理器結構2.1.3 80862.1.3 8086的編程結構的編程結構1 1、總線接口單元、總線接口單元n寄存器包括：寄存器包括：CSCS、DSDS、SSSS、ESES和和IPIP；n2020位地址加法器位地址加法器n6 6個字節(jié)的指令隊列個字節(jié)的指令隊列n總線控制接口總線控制接口o處理器與外部總線的接口電路處理器與外部總線的接口電路o外部總線包括地址總線（外部總線包括地址總線（2020），數(shù)據(jù)總線（），

26、數(shù)據(jù)總線（1616）及）及控制總線?？刂瓶偩€。2.1 80862.1 8086處理器結構處理器結構2.1.3 80862.1.3 8086的編程結構的編程結構1 1、總線接口單元、總線接口單元o指令隊列指令隊列n指令隊列是一個按指令隊列是一個按FIFOFIFO（先進先出）原則組織起來（先進先出）原則組織起來的存儲體；的存儲體；nBIUBIU具有預取指令的能力，即在具有預取指令的能力，即在EUEU執(zhí)行指令的同時，執(zhí)行指令的同時，將下一條或幾條指令填充到預取隊列中；將下一條或幾條指令填充到預取隊列中；n兩種情況下兩種情況下BIUBIU的行為的行為o順序執(zhí)行：順序執(zhí)行：BIUBIU順序取出指令并填充

27、到指令隊列中；順序取出指令并填充到指令隊列中；o程序轉移：程序轉移：BIUBIU清除指令隊列，取出目標地址指令，并馬清除指令隊列，取出目標地址指令，并馬上送入上送入EUEU，然后重新填滿指令隊列；，然后重新填滿指令隊列；2.1 80862.1 8086處理器結構處理器結構2.1.3 80862.1.3 8086的編程結構的編程結構1 1、總線接口單元、總線接口單元o物理地址的形成物理地址的形成n直觀的說，直觀的說，80868086內部所有寄存器均為內部所有寄存器均為1616位，但外部位，但外部地址線有地址線有2020根，需要做一定的變換；根，需要做一定的變換；n80868086的物理地址形成方

28、式的物理地址形成方式o段寄存器內容段寄存器內容16+16+偏移量偏移量 = = 物理地址物理地址邏輯地址邏輯地址段寄存器段寄存器0000物理地址物理地址1501501902.1 80862.1 8086處理器結構處理器結構2.1.3 80862.1.3 8086的編程結構的編程結構2 2、執(zhí)行單元、執(zhí)行單元o功能：負責執(zhí)行指令功能：負責執(zhí)行指令o組成：組成：n寄存器：寄存器：AXAX、BXBX、CXCX、DXDX和和BPBP、SPSP、SISI、DIDI；n標志寄存器標志寄存器PSWPSW：共：共9 9位，位，6 6個條件位，個條件位，3 3個控制位；個控制位；n算術邏輯運算單元：算術邏輯運算

29、單元：1616位加法器；位加法器；nEUEU控制邏輯控制邏輯o接受接受BIUBIU送入的指令并向送入的指令并向EUEU各個邏輯部分發(fā)出相應的控各個邏輯部分發(fā)出相應的控制信號，完成指令執(zhí)行；制信號，完成指令執(zhí)行；2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構1 1、處理器的地址空間編址、處理器的地址空間編址n統(tǒng)一編址：統(tǒng)一編址：IOIO口不單獨編址，存儲器地址與口不單獨編址，存儲器地址與IOIO口地址口地址位于一個地址空間；位于一個地址空間；n分開編址：分開編址：IOIO口單獨編址，存儲器與口單獨編址，存儲器與IOIO口位于不

30、同的口位于不同的地址空間，兩套地址編號可重疊；地址空間，兩套地址編號可重疊；n80868086的的IOIO口地址與存儲器地址采用分開編址；口地址與存儲器地址采用分開編址；n80868086的存儲空間的存儲空間1MB1MB，IOIO口空間為口空間為64K64Ko利用段寄存器及偏移量，利用段寄存器及偏移量，80868086可直接管理可直接管理1M1M存儲器；存儲器；o利用輸入利用輸入/ /輸出指令可直接尋址輸出指令可直接尋址256256個端口，使用個端口，使用DXDX可可尋址尋址64K64K個端口；個端口；2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086

31、的存儲器結構的存儲器結構1 1、處理器的地址空間編址、處理器的地址空間編址0N0N存儲器存儲器IO口口存儲器存儲器+IO口口2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構1 1、處理器的地址空間編址、處理器的地址空間編址o存儲器分段存儲器分段n80868086的存儲空間分為若干段，每段最大的存儲空間分為若干段，每段最大64KB64KB，每段，每段的起始地址由段寄存器保存，段內偏移量由具體的的起始地址由段寄存器保存，段內偏移量由具體的指令提供；指令提供；n根據(jù)根據(jù)BIUBIU的存儲器地址形成方式，段寄存器內容須左的存儲器地址形

32、成方式，段寄存器內容須左移移4 4位后再與偏移量相加，所以各個段的起始地址肯位后再與偏移量相加，所以各個段的起始地址肯定是能被定是能被1616整除的數(shù)，這些數(shù)將整除的數(shù)，這些數(shù)將1M1M空間分為空間分為64K64K段，段，這些段稱為小段；這些段稱為小段；2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構2 2、邏輯地址與物理地址、邏輯地址與物理地址o邏輯地址：由段寄存器與偏移量構成；邏輯地址：由段寄存器與偏移量構成；n邏輯地址記作：邏輯地址記作：SegmentSegment：OffsetOffset如：如：1234:132412

33、34:1324、2000:10002000:1000n物理地址：處理器在訪問存儲器某單元時，地址總物理地址：處理器在訪問存儲器某單元時，地址總線上所出現(xiàn)的信號所對應的地址；線上所出現(xiàn)的信號所對應的地址；o根據(jù)根據(jù)BIUBIU地址形成方式，地址形成方式，80868086的物理地址須由的物理地址須由5 5位位1616進制數(shù)才能完整地表示出來；進制數(shù)才能完整地表示出來；2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構3 3、各段在存儲器中的分配、各段在存儲器中的分配n應用程序開始對該程序所用到的各個段寄存器賦值；應用程序開始對該程序

34、所用到的各個段寄存器賦值；n各個段可以重疊，各個段可以重疊，80868086的每個段最大為的每個段最大為64K64K，但根據(jù)，但根據(jù)具體情況，幾個段可以位于同一個具體情況，幾個段可以位于同一個64K64K段內；段內；o如果段重疊，應用程序必須保證各個段的內容不沖突；如果段重疊，應用程序必須保證各個段的內容不沖突；n當程序所使用的段超過當程序所使用的段超過64K64K時，程序在適當?shù)臅r候必時，程序在適當?shù)臅r候必須動態(tài)的改變相應段寄存器的值；須動態(tài)的改變相應段寄存器的值；n段寄存器值可以由操作系統(tǒng)自行管理，但分配原理如段寄存器值可以由操作系統(tǒng)自行管理，但分配原理如以上所述；以上所述；2.1 808

35、62.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構64K64K程序程序64K64K數(shù)據(jù)數(shù)據(jù)64K64K堆棧堆棧64K64K數(shù)據(jù)數(shù)據(jù)1000H2400H4000H5500HESSSDSCS1000H2400H4000H5500H2.1 80862.1 8086處理器結構處理器結構2.1.4 80862.1.4 8086的存儲器結構的存儲器結構4 4、關于、關于PCPC機的說明機的說明n在在IBM PCIBM PC機中，整個存儲器的首尾部分有特定的機中，整個存儲器的首尾部分有特定的用途；用途；o00000H003FFH00000H003FFH共共

36、1K1K空間，用于存放中斷向量；空間，用于存放中斷向量；o系統(tǒng)在上電后，將從系統(tǒng)在上電后，將從0FFFF0H0FFFF0H處取出第一條指令，處取出第一條指令，即即80868086的上電復位程序入口地址為的上電復位程序入口地址為0FFFF0H0FFFF0H，所以，所以一般在一般在0FFFF0H0FFFF0H處放置一條無條件轉移指令，將程處放置一條無條件轉移指令，將程序轉移到系統(tǒng)初始化程序處；序轉移到系統(tǒng)初始化程序處；20060914 Thursday C2032.2 80 x862.2 80 x86結構微處理器簡介結構微處理器簡介2.2.1 80 x862.2.1 80 x86結構微處理器的功能

37、結構結構微處理器的功能結構o從從8038680386開始，從功能結構上看，到開始，從功能結構上看，到8048680486形成了形成了IA(Intel Architecture)-32IA(Intel Architecture)-32微處理器的基礎；微處理器的基礎；o相對于相對于80868086，新的，新的x86x86微處理器在硬件結構上微處理器在硬件結構上n使用了越來越先進的半導體制造工藝；使用了越來越先進的半導體制造工藝；n引入了很多的新的技術措施，提高處理器處理指引入了很多的新的技術措施，提高處理器處理指令的速度；令的速度；o桶形移位寄存器、流水線、多執(zhí)行部件、高速緩存等；桶形移位寄存器、

38、流水線、多執(zhí)行部件、高速緩存等；o加入浮點數(shù)處理部件，提高處理器對浮點數(shù)的處理速加入浮點數(shù)處理部件，提高處理器對浮點數(shù)的處理速度；度；2.2 80 x862.2 80 x86結構微處理器簡介結構微處理器簡介2.2.1 80 x862.2.1 80 x86結構微處理器的功能結構結構微處理器的功能結構o相對于相對于80868086，微處理器在硬件結構上，微處理器在硬件結構上n增強了對上層操作系統(tǒng)的支持；增強了對上層操作系統(tǒng)的支持；o多操作模式、新的存儲器管理機制、支持任務切換等；多操作模式、新的存儲器管理機制、支持任務切換等；n增強了對多媒體數(shù)據(jù)的處理能力；增強了對多媒體數(shù)據(jù)的處理能力；oMMXM

39、MX、SSESSE等等n將原有的寄存器位數(shù)擴展為將原有的寄存器位數(shù)擴展為3232位，增加了一些寄存器位，增加了一些寄存器2.2 x862.2 x86結構微處理器簡介結構微處理器簡介2.2.2 x862.2.2 x86結構微處理器的執(zhí)行環(huán)境結構微處理器的執(zhí)行環(huán)境1 1、操作模式、操作模式n保護模式保護模式o這種模式下，所有的指令及結構特性可用；這種模式下，所有的指令及結構特性可用；n實地址模式實地址模式o實現(xiàn)實現(xiàn)80868086編程環(huán)境并有一定的擴展：寄存器編程環(huán)境并有一定的擴展：寄存器3232位，具有切位，具有切換到另外兩種模式的能力；換到另外兩種模式的能力；n系統(tǒng)管理模式系統(tǒng)管理模式o為操作

40、系統(tǒng)實現(xiàn)平臺特定功能或系統(tǒng)安全提供的一種透明為操作系統(tǒng)實現(xiàn)平臺特定功能或系統(tǒng)安全提供的一種透明機制，處于這種模式下的處理器接受到中斷后，會自動保機制，處于這種模式下的處理器接受到中斷后，會自動保存當前程序上下文并切換到一個獨立的存儲空間；存當前程序上下文并切換到一個獨立的存儲空間；80 x86的工作模式的工作模式主要介紹一下實地址方式和保護虛地址方式主要介紹一下實地址方式和保護虛地址方式 。1、 實地址方式實地址方式具有具有32條地址線的微處理器只有低條地址線的微處理器只有低20條地址線起作用，能條地址線起作用，能尋址尋址1M字節(jié)的物理地址。字節(jié)的物理地址。 實地址方式和保護虛地址方式的區(qū)分是

41、由控制寄存器實地址方式和保護虛地址方式的區(qū)分是由控制寄存器CR0的最低位的最低位PE位決定的。位決定的。若若PE位為位為0，則工作在實地址方式；，則工作在實地址方式；若若PE位為位為1，工作在保護虛地址方式，工作在保護虛地址方式 ；實地址方式下，采用類似于實地址方式下，采用類似于8086的體系結構。歸納起來，的體系結構。歸納起來，有如下幾個特點：有如下幾個特點： 尋址機構、存儲器管理、中斷處理機構和尋址機構、存儲器管理、中斷處理機構和8086一樣一樣操作數(shù)默認長度為操作數(shù)默認長度為16位，但允許訪問處理器的位，但允許訪問處理器的32位位寄存器組，在使用寄存器組，在使用32位寄存器組時，指令中要

42、加上前位寄存器組時，指令中要加上前綴以表示越權存取。綴以表示越權存取。不用虛擬地址的概念，存儲器容量最大為不用虛擬地址的概念，存儲器容量最大為1M字節(jié)；字節(jié)；采用分段方式，每段大小固定為采用分段方式，每段大小固定為64K字節(jié)，存儲段可字節(jié)，存儲段可以彼此覆蓋，即一個以彼此覆蓋，即一個64K字節(jié)的段如未用完，另一個字節(jié)的段如未用完，另一個段可以覆蓋未用的存儲區(qū)。段可以覆蓋未用的存儲區(qū)。實地址方式下，存儲器中保留兩個固定區(qū)域，一個實地址方式下，存儲器中保留兩個固定區(qū)域，一個為初始化程序區(qū)，另一個為中斷向量區(qū)。前者為為初始化程序區(qū)，另一個為中斷向量區(qū)。前者為FFFF0HFFFFFH，后者為，后者為0

43、0000003FFH。在實地址方式下，運行的程序不分特權等級，實際在實地址方式下，運行的程序不分特權等級，實際上，實地址方式下的程序相當于工作在特權級上，實地址方式下的程序相當于工作在特權級0，除保，除保護虛地址方式下的一些專用指令外，所有其他指令都護虛地址方式下的一些專用指令外，所有其他指令都能在實地址方式下運行。能在實地址方式下運行。2、 保護虛地址方式保護虛地址方式在保護方式下，全部在保護方式下，全部32根地址有效，可尋址達根地址有效，可尋址達4G字節(jié)字節(jié)的物理空間；的物理空間；支持多任務，一個任務可運行多達支持多任務，一個任務可運行多達16KB個段，每個段個段，每個段最大可為最大可為4

44、G字節(jié)，故一個任務最大可達字節(jié)，故一個任務最大可達64MM字節(jié)的字節(jié)的虛擬地址，能快速的進行任務切換和任務保護環(huán)境；虛擬地址，能快速的進行任務切換和任務保護環(huán)境；在保護方式運行的程序分為在保護方式運行的程序分為4個特權級：個特權級：0、1、2、3，操作系統(tǒng)核心運行在最高特權等級操作系統(tǒng)核心運行在最高特權等級0，用戶程序運行在，用戶程序運行在最低特權等級最低特權等級3。 4級特權保護結構級特權保護結構 如圖所示：如圖所示：應用程序應用程序3級級常用擴展程序常用擴展程序內核內核0級級2級級系統(tǒng)服務程序系統(tǒng)服務程序1級級系統(tǒng)和應用程序分離系統(tǒng)和應用程序分離4 4級特權保護結構級特權保護結構（1）保護

45、方式下的尋址機制）保護方式下的尋址機制在保護方式下，一個存儲單元的地址也是由段基地址在保護方式下，一個存儲單元的地址也是由段基地址和段內偏移量兩部分組成和段內偏移量兩部分組成 。在保護方式下，段基地址也是在保護方式下，段基地址也是32位的，所以就不能由位的，所以就不能由段寄存器的內容直接形成段寄存器的內容直接形成32位的段基地址，而是要經(jīng)位的段基地址，而是要經(jīng)過轉換。于是在內存中就有一個表，每一個內存段對過轉換。于是在內存中就有一個表，每一個內存段對應著表中的一項，此項中包含應著表中的一項，此項中包含32位的段基地址。位的段基地址。 在在80 x86中，一個段用一個中，一個段用一個8字節(jié)的描述

46、符來描述，多字節(jié)的描述符來描述，多個描述符構成一個表，稱為描述表。個描述符構成一個表，稱為描述表。 由描述符中所規(guī)定的段基地址加上由描述符中所規(guī)定的段基地址加上32位的段內偏移量位的段內偏移量就可以尋址一個存儲單元，如圖所示就可以尋址一個存儲單元，如圖所示 。段寄存器段寄存器 偏移量偏移量 訪問權 界 限 基地址 存儲器操作數(shù)存儲器操作數(shù)段內基址段內基址段界段界選擇段大到4GB（2）描述符表和描述符）描述符表和描述符 描述符表描述符表 描述符表定義了訪問存貯器的一種數(shù)據(jù)結構，是描述符表定義了訪問存貯器的一種數(shù)據(jù)結構，是存放在存貯器空間中的一種特殊數(shù)據(jù)段，其表項是存放在存貯器空間中的一種特殊數(shù)據(jù)段，其表項是由段描述符或其他類型的描述符構成的，每個描述由段描述符或其他類型的描述符構成的，每個描述符占符占8個字節(jié)。個字節(jié)。分為三