第4章組合邏輯電路

1、2022-5-1012022-5-102CMOS和TTL各種門(mén)電路的判斷及分析CMOS門(mén)的特點(diǎn)？CMOS門(mén)使用時(shí)要特別注意什么？TTL門(mén)使用時(shí)要特別注意什么？CMOS門(mén)和TTL門(mén)的接口電路要考慮哪兩個(gè)問(wèn)題？2022-5-103數(shù)字電路數(shù)字電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路 任一時(shí)刻的輸出僅取決于任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來(lái)的該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。狀態(tài)無(wú)關(guān)。 任一時(shí)刻的輸出不僅取決任一時(shí)刻的輸出不僅取決于現(xiàn)時(shí)的輸入，而且還與電路于現(xiàn)時(shí)的輸入，而且還與電路原來(lái)狀態(tài)原來(lái)狀態(tài) 有關(guān)。有關(guān)。2022-5-104小規(guī)模集成電路是指每片在十個(gè)門(mén)以下的集成芯片

2、。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。分分 析析已知邏輯電路已知邏輯電路說(shuō)明邏輯功能說(shuō)明邏輯功能2022-5-105分析方法步驟：分析方法步驟：組合邏輯組合邏輯電路圖電路圖寫(xiě)出邏輯寫(xiě)出邏輯表達(dá)式表達(dá)式化簡(jiǎn)化簡(jiǎn)列真值表列真值表說(shuō)明邏輯功能說(shuō)明邏輯功能2022-5-106邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 2 )(1 ABY)(2 BCY)(3 CAYY 2 CABCABY從輸入到輸出逐級(jí)寫(xiě)出)()()()(321 CABCABYYYY2022-5-107最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4

3、電路的邏電路的邏輯功能輯功能當(dāng)輸入當(dāng)輸入A、B、C中有中有2 2個(gè)或個(gè)或3 3個(gè)為個(gè)為1 1時(shí)，輸時(shí)，輸出出Y為為1 1，否則，否則輸出輸出Y為為0 0。所。所以這個(gè)電路實(shí)以這個(gè)電路實(shí)際上是一種際上是一種3 3人表決用的組人表決用的組合電路：只要合電路：只要有有2票或票或3票同票同意，表決就通意，表決就通過(guò)。過(guò)。 4 000101112022-5-108仿真仿真 2022-5-109解：為了方便寫(xiě)表達(dá)式，在圖中標(biāo)注中間變量，比如F1、F2和F3。SBAABBABABAABBABAABBABABFAFFF)()()()()()()()(1132ABABFC)(12022-5-1010表3-2 例

4、3-2真值表該電路實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的功能。S是它們的和，C是向高位的進(jìn)位。由于這一加法器電路沒(méi)有考慮低位的進(jìn)位，所以稱該電路為半加器。根據(jù)S和C的表達(dá)式，將原電路圖改畫(huà)成圖3-2（b）所示的邏輯圖。圖3-2（b）邏輯圖仿真仿真 2022-5-1011與分析過(guò)程相反，組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)其邏輯功能的最簡(jiǎn)單的邏輯電路。設(shè)設(shè) 計(jì)計(jì)根據(jù)實(shí)際根據(jù)實(shí)際邏輯問(wèn)題邏輯問(wèn)題最簡(jiǎn)單邏最簡(jiǎn)單邏輯電路輯電路2022-5-1012形式變換形式變換寫(xiě)出表達(dá)式寫(xiě)出表達(dá)式并簡(jiǎn)化并簡(jiǎn)化設(shè)計(jì)步驟：設(shè)計(jì)步驟：確定輸入、輸出確定輸入、輸出列出真值表列出真值表分析題意，將設(shè)計(jì)分析題意，將設(shè)計(jì) 要

5、求轉(zhuǎn)化為邏輯關(guān)要求轉(zhuǎn)化為邏輯關(guān)系，這一步為設(shè)計(jì)系，這一步為設(shè)計(jì)組合邏輯電路的關(guān)鍵組合邏輯電路的關(guān)鍵根據(jù)設(shè)根據(jù)設(shè)計(jì)要求計(jì)要求根據(jù)設(shè)計(jì)所用根據(jù)設(shè)計(jì)所用芯片要求芯片要求畫(huà)邏輯電路圖畫(huà)邏輯電路圖選擇所需選擇所需門(mén)電路門(mén)電路2022-5-10132. 組合邏輯電路設(shè)計(jì)方法舉例。 例： 一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)產(chǎn)生報(bào)警控制信號(hào)。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。解：(1)分析設(shè)計(jì)要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感A 、溫感B，紫外線光感C； 輸出變量：報(bào)警控制信號(hào)Y。 邏輯賦

6、值：用1表示肯定，用0表示否定。2022-5-1014 (2)列真值表； 把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式: 表3-2 例3-3真值表 (3) 由真值表寫(xiě)邏輯表達(dá)式，并化簡(jiǎn)； 化簡(jiǎn)得最簡(jiǎn)式：ABCABCCABBCAY2022-5-1015圖3-3 例3-3的邏輯電路圖 (4) 畫(huà)邏輯電路圖： 用與非門(mén)實(shí)現(xiàn)，其邏輯圖與例3-1相同。 如果作以下變換： 用一個(gè)與或非門(mén)加一個(gè)非門(mén)就可以實(shí)現(xiàn)， 其邏輯電路圖如圖3-3所示。)(BCACABY2022-5-1016 2022-5-1017人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。

7、為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。 2022-5-1018生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。數(shù)字電路只能以二進(jìn)制信號(hào)工作。用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。編碼器譯碼器2022-5-1019對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)如何確定位數(shù)N？ N位二進(jìn)制代碼可以表示多少多少個(gè)信號(hào)？ 例：對(duì)101鍵盤(pán)編碼時(shí)，采用幾幾位二進(jìn)制代碼？編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)由2N M來(lái)確定位數(shù)N。例：對(duì)

8、101鍵盤(pán)編碼時(shí)，采用了7位二進(jìn)制代碼ASC碼。27128101。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。 2022-5-1020定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請(qǐng)求信號(hào)，否則輸出將發(fā)生混亂。 舉例：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明普通編碼器的工作原理。 圖3-4 普通編碼器的方框圖輸入：八個(gè)信號(hào)（對(duì)象）I0I7 （二值量）八個(gè)病房呼叫請(qǐng)求輸出：三位二進(jìn)制代碼Y2Y1Y0稱八線三線編碼器對(duì)病房編碼2022-5-1021 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表3-4 編碼器輸入輸出的對(duì)應(yīng)關(guān)系設(shè)輸入信號(hào)為1表示對(duì)該輸入進(jìn)行編碼。任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)

9、求表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。2022-5-1022753107632176542IIIIYIIIIYIIIIY2022-5-1023 在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上的有效編碼請(qǐng)求信號(hào)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。2022-5-10243位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方面排斥的特性。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0

10、0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。真真值值表表2022-5-102512463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式邏輯表達(dá)式2022-5-1026邏輯圖邏輯圖111111&1&

11、amp;Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。2022-5-1027集成集成3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 1

12、2 11 10(a) 引腳排列圖(b) 邏輯功能示意圖ST為使能輸入端，低電平有效。YS為使能輸出端，通常接至低位芯片的端。YS和ST配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。 YEX 0表示是編碼輸出； YEX 1表示不是編碼輸出。集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS1482022-5-1028圖3-5 74LS148的邏輯符號(hào) 輸入端輸出端選通輸出端選通輸入端擴(kuò)展端2022-5-1029表3-5 74LS148電路的功能表例：八線三線優(yōu)先編碼器74LS148 2022-5-1030 74LS148的邏輯功能描述： (1)

13、 編碼輸入端：邏輯符號(hào)輸入端 上面均有“”號(hào)，這表示編碼輸入低電平有效。I0I7低電平有效允許編碼，但無(wú)有效編碼請(qǐng)求優(yōu)先權(quán)最高2022-5-1031(2) 編碼輸出端： 從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0 2022-5-1032 （3） 選通輸入端：只有在 = 0時(shí)，編碼器才處于工作狀態(tài)；而在 = 1時(shí)，編碼器處于禁止?fàn)顟B(tài)，所有輸出端均被封鎖為高電平。S禁止?fàn)顟B(tài)工作狀態(tài)S2022-5-1033允許編碼，但無(wú)有效編碼請(qǐng)求正在優(yōu)先編碼（4）選通輸出端YS 和擴(kuò)展輸出端YEX ：為擴(kuò)展編碼器功能而設(shè)置。2022-5-1034低電平2022-5-1035)()()

14、(SIIIIIIIIIIYSIIIIIIIIYSIIIIY642164356705423456714567245672)(IIIIY選通信號(hào))(SIIIIY456722022-5-1036)()()(SIIIIIIIISSIIIIIIIIYSIIIIIIIIYEXS012345670123456701234567為0時(shí)，電路工作無(wú)編碼輸入為0時(shí)，電路工作有編碼輸入2022-5-1037以上通過(guò)對(duì)74LS148編碼器邏輯功能的分析，介紹了通過(guò)MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊(cè)的能力。不要求背74LS148的功能表。2022-5-1038 Y0 Y1 Y2 Y3

15、YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的級(jí)聯(lián)的級(jí)聯(lián)16線線-4線優(yōu)先編碼器線優(yōu)先編碼器優(yōu)先級(jí)別從015 II遞降Y3 Y2 Y1 Y0 I0 0 0 0 I150 0 0 1 I140 0 1 0 I130 0 1 1 I120 1 0 0 I110 1

16、 0 1 I100 1 1 0 I90 1 1 1 I81 0 0 0 I71 0 0 1 I61 0 1 0 I51 0 1 1 I41 1 0 0 I31 1 0 1 I21 1 1 0 I11 1 1 1 I02022-5-103900101111111001 1 1 11 0 1(1)片處于編碼狀態(tài)片處于編碼狀態(tài),(2)片被封鎖片被封鎖。2022-5-10401 1 1 1 1 1 1 110(2)片處于編碼狀態(tài)片處于編碼狀態(tài)111010010101 11 0 1 0 1仿真仿真 2022-5-1041輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4

17、)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1二、二、 二二-十進(jìn)制編碼器十進(jìn)制編碼器1、8421 BCD碼編碼器碼編碼器輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表2022-5-10429753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏輯表達(dá)式邏輯表達(dá)式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0

18、(a) 由或門(mén)構(gòu)成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門(mén)構(gòu)成Y3 Y2 Y1 Y0&邏輯圖邏輯圖2022-5-1043I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 02

19、、8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器真值表真值表優(yōu)先級(jí)別從 I9至 I0遞降2022-5-1044邏輯表達(dá)式邏輯表達(dá)式124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY2022

20、-5-1045邏輯圖邏輯圖11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在每一個(gè)輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的 8421 BCD 碼優(yōu)先編碼器。10線-4線優(yōu)先編碼器2022-5-1046輸入端輸入端10 10 個(gè)，輸出端個(gè)，輸出端4 4個(gè)，也稱個(gè)，也稱1010線線4 4線編碼器。線編碼器。集成集成1010線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器輸入輸輸入輸出均低出均低電平有電平有效。效。2022-5-1047 2022-5-1048全班有42名同學(xué)，需幾位二進(jìn)制代碼才能表示

21、？為什么要用優(yōu)先編碼器？簡(jiǎn)述SSI組合電路的分析步驟。簡(jiǎn)述SSI組合電路的設(shè)計(jì)步驟。2022-5-1049譯碼： 編碼的逆過(guò)程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來(lái)。 譯碼器： 實(shí)現(xiàn)譯碼功能的電路。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。二進(jìn)制代碼原來(lái)信息編碼對(duì)象編碼譯碼2022-5-1050圖3-7 三位二進(jìn)制譯碼器的方框圖輸入：二進(jìn)制代碼（N位），輸出：2N個(gè)，每個(gè)輸出僅包含一個(gè)最小項(xiàng)。輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個(gè)輸出端分別對(duì)應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進(jìn)制譯碼器稱為3線8線譯碼器。2022-5-1051輸 入輸 出A2A1A0Y7Y6Y5Y4Y3Y

22、2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000002022-5-105270127201221012100120mAAAYmAAAYmAAAYmAAAY.用二極管與門(mén)陣列組成的3線8線譯碼器2022-5-10531. 74HC138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門(mén)譯碼輸入端 S為控制端（又稱使能端） S=1 譯碼工作 S=0 禁止譯碼， 輸出全1 1 321SSSS輸出端)7, 2 , 1 , 0()(iiSmY為便于理解功能而分析內(nèi)部電路仿真仿真 2022-

23、5-1054表3-6 74HC138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作2022-5-105574LS138的邏輯符號(hào)低電平有效輸出三位二進(jìn)制代碼使能端2022-5-105674HC138的邏輯功能 三個(gè)譯碼輸入端（又稱地址輸入端） A0 、A1、 A2 ，八個(gè)譯碼輸出端 Y0-Y7以及三個(gè)控制端（又稱使能端）S1 、S2、S3 S1、S2、S3是譯碼器的控制輸入端，當(dāng)S1= 1、 S2+S3= 0 (即S1= 1, S2 和S3 均為0)時(shí)，S輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。321SSSS2022-5-1057 當(dāng)譯碼器處于工

24、作狀態(tài)時(shí)，每輸入一個(gè)二進(jìn)制代碼將使對(duì)應(yīng)的一個(gè)輸出端為低電平，而其它輸出端均為高電平。也可以說(shuō)對(duì)應(yīng)的輸出端被“譯中”。 74HC138輸出端被“譯中”時(shí)為低電平，所以其邏輯符號(hào)中每個(gè)輸出端Y0Y 上方均有“”符號(hào)。 )7, 2 , 1 , 0()(iSmYii2022-5-1058 2. 應(yīng)用舉例 (1)功能擴(kuò)展(利用使能端實(shí)現(xiàn)) 用兩片74LS138譯碼器構(gòu)成4線16線譯碼器D3 =0時(shí)，片工作，片禁止 (00000111 )D3 =1時(shí)，片禁止，片工作(10001111 )擴(kuò)展位控制使能端2022-5-1059(1)片工作，片工作，(2)片禁止。若輸入片禁止。若輸入D3D2D1D0=0100

25、時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。000（1）111101112022-5-1060(2)片工作，片工作，(1)片禁止。若輸入片禁止。若輸入D3D2D1D0=1101時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。111（2）111110112022-5-1061(2) 實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C） )7, 2 , 1 , 0, 1( )(iSmSmYiii)70(),(imCBAFi比較以上兩式可知，把3線8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個(gè)輸出端Yi 都與某一個(gè)最小項(xiàng)mi相對(duì)應(yīng)，加上適當(dāng)?shù)拈T(mén)電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。2022-

26、5-1062例3-4 試用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)?7 , 6 , 5 , 3 , 1 (),(mCBAF) () ()7 , 6 , 5 , 3 , 1 (),(765317653176531YYYYYmmmmmmmmmmmCBAF)7, 2 , 1 , 0( imYii則2022-5-1063 因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將Y1、Y3、Y5、Y6、Y7經(jīng)一個(gè)與非門(mén)輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實(shí)現(xiàn)組合邏輯函數(shù)。 ) ()7 , 6 , 5 , 3 , 1 (),(76531YYYYYmCBAF電路圖仿真仿真 2022-5-1064

27、二十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號(hào)。二二- -十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4 4位二進(jìn)制位二進(jìn)制編碼（編碼（BCDBCD碼），分別用碼），分別用A A3 3、A A2 2、A A1 1、A A0 0表示；輸表示；輸出的是與出的是與1010個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的1010個(gè)信號(hào)，用個(gè)信號(hào)，用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十進(jìn)制譯碼器有十進(jìn)制譯碼器有4 4根輸入線，根輸入線，1010根輸出線，所以又稱為根輸出線，所以又稱為4 4線線-10-10線譯碼器線譯碼器。2022-5-1065集成集成8421 B

28、CD8421 BCD碼譯碼器碼譯碼器74LS4274LS42輸入端輸出端2022-5-1066表3-7 二-十進(jìn)制譯碼器74LS42的功能表譯中為0拒絕偽碼2022-5-1067在數(shù)字測(cè)量?jī)x表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來(lái)，一方面供人們直接讀取測(cè)量和運(yùn)算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動(dòng)器和顯示器等部分組成，如圖所示。 2022-5-1068數(shù)字顯示電路的組成方框圖 1. 數(shù)字顯示器件 數(shù)字顯示器件是用來(lái)顯示數(shù)字、文字或者符號(hào)的器件，常見(jiàn)的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場(chǎng)

29、致發(fā)光數(shù)字板、等離子體顯示板等等。本書(shū)主要討論發(fā)光二極管數(shù)碼管。 2022-5-1069 （1）發(fā)光二極管（LED）及其驅(qū)動(dòng)方式 LED具有許多優(yōu)點(diǎn)，它不僅有工作電壓低(1.53V)、體積小、壽命長(zhǎng)、可靠性高等優(yōu)點(diǎn)，而且響應(yīng)速度快(100ns)、亮度比較高。一般LED的工作電流選在510mA，但不允許超過(guò)最大值（通常為50mA）。 LED可以直接由門(mén)電路驅(qū)動(dòng)。 2022-5-1070 圖（a）是輸出為低電平時(shí)，LED發(fā)光，稱為低電平驅(qū)動(dòng)； 圖（b）是輸出為高電平時(shí)，LED發(fā)光，稱為高電平驅(qū)動(dòng)；采用高電平驅(qū)動(dòng)方式的TTL門(mén)最好選用OC門(mén)。 門(mén)電路驅(qū)動(dòng)LED(a) 低電平驅(qū)動(dòng) (b) 高電平驅(qū)動(dòng)2

30、022-5-1071七段顯示LED數(shù)碼管(a) 外形圖 (b) 共陰型 (c) 共陽(yáng)型 (2) LED數(shù)碼管LED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個(gè)LED按分段式封裝制成的。LED數(shù)碼管有兩種形式：共陰型和共陽(yáng)型。公共陰極公共陽(yáng)極高電平驅(qū)動(dòng)低電平驅(qū)動(dòng)2022-5-1072七段數(shù)碼管字形顯示方式2七段顯示譯碼器 （1）七段字形顯示方式LED數(shù)碼管通常采用如圖所示的七段字形顯示方式來(lái)表示0-9十個(gè)數(shù)字。2022-5-1073abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e2022-5-1074圖3-16 74LS49的邏輯符號(hào)

31、 （2）七段顯示譯碼器滅燈控制端8421BCD碼七段代碼 七段顯示器譯碼器把輸入的BCD碼，翻譯成驅(qū)動(dòng)七段LED數(shù)碼管各對(duì)應(yīng)段所需的電平。74LS49是一種七段顯示譯碼器。2022-5-1075表3-8 74LS49的功能表8421BCD碼禁止碼滅燈狀態(tài)2022-5-1076譯碼輸入端：D、C、B、A，為為8421BCD碼；七段代碼輸出端：abcdefg，某段輸出為高電平時(shí)該段點(diǎn)亮，用以驅(qū)動(dòng)高電平有效的七段顯示LED數(shù)碼管； 滅燈控制端：IB ，當(dāng)IB = 1時(shí)，譯碼器處于正常譯碼工作狀態(tài)；若IB = 0，不管D、C、B、A輸入什么信號(hào)，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號(hào)，可

32、以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。2022-5-107774LS49驅(qū)動(dòng)LED數(shù)碼管電路 下圖是一個(gè)用七段顯示譯碼器74LS49驅(qū)動(dòng)共陰型LED數(shù)碼管的實(shí)用電路。2022-5-1078七段顯示譯碼器七段顯示譯碼器74487448引腳排列圖引腳排列圖燈測(cè)試輸入燈測(cè)試輸入滅零輸入滅零輸入滅燈輸入滅零輸出滅燈輸入滅零輸出2022-5-10792022-5-1080RBIRBI和和RBORBO配合使用，可使多位數(shù)字顯示時(shí)配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的的最高位及小數(shù)點(diǎn)后最低位的0 0不顯示不顯示0 0 0 6 7 . 9 0 00 0 0 6

33、 7 . 9 0 02022-5-1081 2022-5-1082LED數(shù)碼管有哪兩種形式 ？高電平有效的七段顯示譯碼器應(yīng)驅(qū)動(dòng)哪種LED數(shù)碼管？如何用74LS138譯碼器實(shí)現(xiàn)如下邏輯函數(shù)？)7 , 2 , 1 (),(mCBAF2022-5-1083在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器,其作用相當(dāng)于多路開(kāi)關(guān)。常見(jiàn)的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。 2022-5-1084雙四選一數(shù)據(jù)選擇器電路地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端2022-5-1085(2)四選一數(shù)據(jù)選擇器的功能表四選一數(shù)據(jù)選擇器的功能表)()()()(0130

34、1201101011AADAADAADAADSY“雙四選一”，74HC153 分析其中的一個(gè)“四選一”2022-5-1086三個(gè)地址輸入端A2、A1、A0，八個(gè)數(shù)據(jù)輸入端D0D7，兩個(gè)互補(bǔ)輸出的數(shù)據(jù)輸出端Y和Y，一個(gè)控制輸入端S。2022-5-108774LS151的功能表 禁止?fàn)顟B(tài) 工作狀態(tài) 2022-5-1088l“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)l“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY)()()()()()()()(A2=1時(shí)，下邊

35、一半數(shù)據(jù)選時(shí)，下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)擇器工作，數(shù)據(jù)D4D7選擇選擇一路輸出。一路輸出。A2=0時(shí)，上邊一半數(shù)據(jù)選時(shí)，上邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)擇器工作，數(shù)據(jù)D0D3選擇選擇一路輸出。一路輸出。4D5D6D7D0D1D2D3D13D20D21D22D23D2S1A0A2Y1Y74HC1531S10D11D12DY2G1G0A2A1A1S 2S 2022-5-10891. 功能擴(kuò)展 用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。2022-5-1090用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器 擴(kuò)展位接控制端A3 =1時(shí)，片禁止，片工作A3 =0時(shí)，片工作，片禁止 輸出需適當(dāng)

36、處理（該例接或門(mén)） 仿真仿真 2022-5-1091)70(),(imCBAFi比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。3001),(iiiDmAAY70012),(iiiDmAAAY組合邏輯函數(shù)8選14選12022-5-1092用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路一般步驟：一般步驟：1.1.列出所求邏輯函數(shù)的真值表，寫(xiě)出其最小項(xiàng)表達(dá)式。列出所求邏輯函數(shù)的真值表，寫(xiě)出其最小項(xiàng)表達(dá)式。2.2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。3.3.對(duì)照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式對(duì)照比較所求邏

37、輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。確定選擇器輸入變量的表達(dá)式或取值。4.4.按照求出的表達(dá)式或取值連接電路，畫(huà)電路連線圖。按照求出的表達(dá)式或取值連接電路，畫(huà)電路連線圖。2022-5-1093確定數(shù)據(jù)選擇器確定數(shù)據(jù)選擇器確定地址變量確定地址變量 2 1 ABCBACBALn個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門(mén)電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A A1 1=A=A、A A0 0=B=B邏輯函數(shù)邏輯函數(shù) 1 選用選用74HC15374HC153 2 74HC153有兩個(gè)地址變量。2022-5-1094求求D Di i 3 （1 1）公式

38、法）公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：1001010101 AAAACAACAAABCBACBAL4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：301201101001DAADAADAADAAY比較L和Y，得：103210DDCDCD、 3 2022-5-1095畫(huà)連線圖畫(huà)連線圖 4 4 2022-5-1096例 試用八選一電路實(shí)現(xiàn) 解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫(xiě)為ABCCABBCACBAF7530),(mmmmCBAF根據(jù)八選一數(shù)據(jù)選擇器的功能，令2022-5-1097具體電路見(jiàn)圖： D0 = D3 =D5 =D7

39、 =1D1 = D2 =D4 =D6 =0S0仿真仿真 2022-5-1098例試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。表3-11 例3-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11解：假設(shè)三變量為A、B、C，表決結(jié)果為F，則真值表如表3-11所示。2022-5-1099 在八選一電路中，將A、B、C從A2、A1、A0 輸入，令 7653),(mmmmCBAFD3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY則可實(shí)現(xiàn)三變量多數(shù)表決電路，具體電路圖請(qǐng)讀者自行畫(huà)出。則2022-5-10100思考：

40、若用8選1實(shí)現(xiàn)4變量的函數(shù)，或者用4選1實(shí)現(xiàn)3變量的函數(shù)，即地址輸入端的個(gè)數(shù)比變量個(gè)數(shù)小1，如何實(shí)現(xiàn)？如：A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D32022-5-10101輸 入輸 出ABSCO0000011010101101算術(shù)運(yùn)算是數(shù)字系統(tǒng)的基本功能，更是計(jì)算機(jī)中不可缺少的組成單元。本節(jié)介紹實(shí)現(xiàn)加法運(yùn)算的邏輯電路。ABCOBAS2022-5-10102全加器 的真值表S CO0 0 00 00 0 11 00 1 01 00 1 10

41、11 0 01 01 0 10 11 1 00 11 1 11 1A B CI全加器能把本位兩個(gè)加數(shù)A 、 B 和來(lái)自低位的進(jìn)位CI三者相加，得到求和結(jié)果S 和該位的進(jìn)位信號(hào)CO 。)()(CIACIBBACOABCICIABCIBACIBAS2022-5-10103S CO0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1A B CI由真值表寫(xiě)最小項(xiàng)之和式，再稍加變換得：)()(CIACIBBACOABCICIABCIBACIBAS2022-5-10104 全加器（a）電路圖 （b）邏輯符號(hào)由表達(dá)式得邏輯圖：仿真仿

42、真 )()(CIACIBBACOABCICIABCIBACIBAS2022-5-10105 全加器可以實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相加，要實(shí)現(xiàn)多位二進(jìn)制數(shù)的相加，可選用多位加法器電路。1. 串行進(jìn)位加法器優(yōu)點(diǎn)：簡(jiǎn)單。缺點(diǎn)：速度慢。和進(jìn)位2022-5-10106CI是低位的進(jìn)位，CO是向高位的進(jìn)位，A3A2A1A0和B3B2B1B0是兩個(gè)二進(jìn)制待加數(shù)，S3、S2、S1、S0是對(duì)應(yīng)各位的和。 74LS283電路是一個(gè)四位加法器電路，可實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)的相加。2. 超前進(jìn)位加法器優(yōu)點(diǎn)：速度快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。缺點(diǎn)：電路復(fù)雜。2022-5-10107多位加法器除了可以實(shí)現(xiàn)加法運(yùn)算功能

43、之外，還可以實(shí)現(xiàn)組合邏輯電路。圖3-24 由74LS283構(gòu)成的代碼轉(zhuǎn)換電路8421BCD碼0011余3碼例：將8421BCD碼轉(zhuǎn)換成余3碼。余3碼8421BCD碼3(即0011)仿真仿真 2022-5-10108 數(shù)值比較器：能夠比較數(shù)字大小的電路。 1.兩個(gè)一位數(shù)A和B相比較的情況： (1)AB：只有當(dāng)A=1、B=0時(shí)，AB才為真； (2)AB：只有當(dāng)A=0、B=1時(shí)，AB才為真； (3)A = B：只有當(dāng)A=B=0或A=B=1時(shí)，A = B才為真。 ABYABYABYA=B000010101010100110012022-5-10109圖3-25 74LS85的邏輯符號(hào)如果要比較兩個(gè)多位

44、二進(jìn)制數(shù)A和B的大?。勘仨殢母呦虻椭鹞贿M(jìn)行比較。 2. 四位數(shù)值比較器74LS85級(jí)聯(lián)輸入 便于功能擴(kuò)展 待比較的數(shù) 輸出 2022-5-10110輸 入級(jí) 聯(lián) 輸 入輸 出A3，B3A2，B2A1，B1A0，B0IABIAB IA = BFABFABFA = B 1 0 1 0 0 0 1 0 1 0A3 = B31 0 1 0 0A3 = B30 1 0 1 0A3 = B3A2 = B21 0 1 0 0A3 = B3A2 = B20 1 0 1 0A3 = B3A2 = B2A1 = B11 0 1 0 0A3 = B3A2 = B2A1 = B10 1 0 1 0A3 = B3A2

45、= B2A1 = B1A0 = B01 0 0 1 0 0A3 = B3A2 = B2A1 = B1A0 = B00 1 0 0 1 0A3 = B3A2 = B2A1 = B1A0 = B00 0 1 0 0 1A3 = B3A2 = B2A1 = B1A0 = B0 1 0 0 12022-5-10111 16 15 14 1 3 12 11 10 9 74LS85 1 2 3 4 5 6 7 8 VCC A3 B2 A2 A1 B1 A0 B0 B3 I(AB)Y(AB)Y(A=B)Y(AB) Y(AB) I(AB）是用是用Y（AB）僅僅是一個(gè)控制信號(hào)。僅僅是一個(gè)控制信號(hào)。C7C4C5C

46、6D7D4D5D6C0C1C2C3D0D1D2D3Y（AB）A2A1B0A0B1B2B3A3I（AB）I（AB）Y（AB）I（AB）Y（AB）Y（A=B）2022-5-10114在在CMOS集成比較器的級(jí)聯(lián)中，集成比較器的級(jí)聯(lián)中，最低位的最低位的I（AB）輸入端只是為了便于理解，應(yīng)接高電平輸入端只是為了便于理解，應(yīng)接高電平1。在在TTL集成比較器的級(jí)聯(lián)中，集成比較器的級(jí)聯(lián)中，高位中的三個(gè)擴(kuò)展端高位中的三個(gè)擴(kuò)展端 I（AB）和和I（A=B），應(yīng)分別與低位中的應(yīng)分別與低位中的Y（AB）和和Y（A=B）連接，連接，最低位的最低位的I（A=B）應(yīng)接應(yīng)接1， I（AB）端應(yīng)接端應(yīng)接0。2022-5-10

47、115型 號(hào)名 稱主 要 功 能74LS14710線-4線優(yōu)先編碼器 74LS1488線-3線優(yōu)先編碼器 74LS1498線-8線優(yōu)先編碼器 74LS424線-10線譯碼器BCD輸入74LS1544線-16線譯碼器 74LS46七段顯示譯碼器BCD輸入、開(kāi)路輸出74LS47七段顯示譯碼器BCD輸入、開(kāi)路輸出74LS48七段顯示譯碼器BCD輸入、帶上拉電阻74LS49七段顯示譯碼器BCD輸入、OC輸出74LS15016選1數(shù)據(jù)選擇器反碼輸出74LS1518選1數(shù)據(jù)選擇器原、反碼輸出74LS153雙4選1數(shù)據(jù)選擇器 74LS2518選1數(shù)據(jù)選擇器原、反碼輸出，三態(tài)74LS854位數(shù)值比較器 74L

48、S8668位數(shù)值比較器 3. 部分常用的MSI組合邏輯電路的型號(hào)、名稱和主要功能表2022-5-10116型 號(hào)名 稱主 要 功 能CC4014710線-4線優(yōu)先編碼器BCD輸出CC45328線-3線優(yōu)先編碼器 CC4555雙2線-4線譯碼器 CC45144線-16線譯碼器有地址鎖存CC4511七段顯示譯碼器鎖存輸出、BCD輸入CC4055七段顯示譯碼器BCD輸入、驅(qū)動(dòng)液晶顯示器CC4056七段顯示譯碼器BCD輸入、有選通、鎖存CC4519四2選1數(shù)據(jù)選擇器 CC45128路數(shù)據(jù)選擇器 CC40634位數(shù)值比較器 CC4014710線-4線優(yōu)先編碼器BCD輸出2022-5-10117 在組合電

49、路中，當(dāng)輸入信號(hào)的狀態(tài)在組合電路中，當(dāng)輸入信號(hào)的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾 信號(hào)，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱信號(hào)，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為為 競(jìng)爭(zhēng)冒險(xiǎn)競(jìng)爭(zhēng)冒險(xiǎn)。一一. .競(jìng)爭(zhēng)冒險(xiǎn)的概念競(jìng)爭(zhēng)冒險(xiǎn)的概念2022-5-10118原因：主要是門(mén)電路的延遲時(shí)間產(chǎn)生的。原因：主要是門(mén)電路的延遲時(shí)間產(chǎn)生的。干擾信號(hào)干擾信號(hào) 01AAY12AAY二二. .產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因2022-5-10119三三. . 檢查競(jìng)爭(zhēng)冒險(xiǎn)的方法檢查競(jìng)爭(zhēng)冒險(xiǎn)的方法只要輸出端的邏輯函數(shù)在一定條件下能簡(jiǎn)化成只要輸出端的邏輯函數(shù)在一定條件下能簡(jiǎn)化成AA

50、YAAY或或則可出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。則可出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。2022-5-10120當(dāng)當(dāng)B=C=1時(shí)，時(shí)，YA+A存在競(jìng)爭(zhēng)冒險(xiǎn)存在競(jìng)爭(zhēng)冒險(xiǎn)當(dāng)當(dāng)A=C=0時(shí)時(shí)BBY存在競(jìng)爭(zhēng)冒險(xiǎn)存在競(jìng)爭(zhēng)冒險(xiǎn)圖圖(a)CAABY圖圖(b)(CBBAY2022-5-101214.7.1 消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法一、接入濾波電容尖峰脈沖很窄，用很小的電容就可將尖峰削弱到 VTH 以下。二、引入選通脈沖取選通脈沖作用時(shí)間，在電路達(dá)到穩(wěn)定之后，P的高電平期的輸出信號(hào)不會(huì)出現(xiàn)尖峰。2022-5-10122三、修改邏輯設(shè)計(jì)例：冒險(xiǎn)改變狀態(tài)時(shí)存在競(jìng)爭(zhēng)當(dāng)穩(wěn)態(tài)下的條件下，在AYAAYCBCAABY11BCCAABY2022-5-1012

51、32022-5-10124十六選一的數(shù)據(jù)選擇器應(yīng)有怎樣的輸入、輸出、選擇、控制端？如何用兩片八選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器？如何利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)四變量組合邏輯函數(shù)？2022-5-10125 MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。 本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功能塊電路，最后得出整個(gè)電路功能的分析方法，這種方法稱為功能塊級(jí)的電路分析，適用于更加復(fù)雜的邏輯電路分析。 2022-5-10126功能塊組合邏輯電路分析流程圖 分析步驟 （1）劃分功能塊（2）分析功能塊的邏輯功能（3）分析整體邏輯電路的功能邏輯電路圖劃分功能塊分析各塊功能分析

52、整體功能2022-5-10127 （1）劃分功能塊首先根據(jù)電路的復(fù)雜程度和器件類型，視情形將電路劃分為一個(gè)或多個(gè)邏輯功能塊。功能塊內(nèi)部，可以是單片或多片MSI或SSI以及擴(kuò)展組合的電路。分成幾個(gè)功能塊和怎樣劃分功能塊，這取決于對(duì)常用功能電路的熟悉程度和經(jīng)驗(yàn)。畫(huà)出功能塊電路框圖有助于進(jìn)一步的分析。 2022-5-10128（2）分析功能塊的邏輯功能利用前面學(xué)過(guò)的常用功能電路的知識(shí)，分析各功能塊邏輯功能。 如有必要，可寫(xiě)出每個(gè)功能塊的邏輯表達(dá)式或邏輯功能表。 2022-5-10129（3）分析整體邏輯電路的功能在對(duì)各功能塊電路分析的基礎(chǔ)上，最后對(duì)整個(gè)電路進(jìn)行整體功能的分析。 如有必要，可以寫(xiě)出輸入與輸出的邏輯函數(shù)式，或列出功能表。 應(yīng)該注意，即使電路只有一個(gè)功能塊，整體電路的邏輯功能也不一定是這個(gè)功能塊原來(lái)的邏輯功能。 2022-5-10130例1、 下圖是由雙4選1數(shù)據(jù)選擇器74LS153和門(mén)電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關(guān)系。電路圖2022-5-10131 （1）劃分功能塊 本題只有一塊MSI電路，可以只劃分一個(gè)功能塊。 （2）分析功能塊的功能 通過(guò)查74LS153的功能表，知道它是一塊雙4選1數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)時(shí)，輸出為0。 解