移位器型彩燈控制答辯專用

1、電子技術綜合實驗電子技術綜合實驗 移位寄存器移位寄存器型彩燈型彩燈控制器控制器 電氣電氣1206 謝文強謝文強 1121200224一、設計任務一、設計任務 1要求采用移位寄存器設計一個彩燈控制器。 2要求三種變換花型。以某種節(jié)拍按一定規(guī)律改變彩燈的輸入電平值，控制彩燈的亮與滅，按預定規(guī)律顯示一定的花型?；ㄐ?：8路彩燈從左至右順次漸亮，全亮后逆序漸滅；循環(huán)兩次。 花型2：8路彩燈從中間到兩邊對稱地逐次漸亮，全亮后仍由中間到兩邊逐次漸滅；循環(huán)兩次。 花型3：8路彩燈分兩半，從左至右順次漸亮，全亮后則滅，循環(huán)三次?；ㄐ驼嬷当砣缦拢?三種花型先以慢節(jié)拍顯示一遍，再以快節(jié)拍顯示一遍，構成一次大循環(huán)，

2、然后重復。當然也可以相反。節(jié)拍順序編碼 QA QB QC QD QE QF QG QH花型1花型2花型301234567891011121314150 0 0 0 0 0 0 01 0 0 0 0 0 0 01 1 0 0 0 0 0 01 1 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 0 0 01 1 1 1 1 1 0 01 1 1 1 1 1 1 01 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 01 1 1 1 1 0 0 01 1 1 1 0 0 0 01 1 1 0 0 0 0 01 1 0 0 0 0 0 01

3、 0 0 0 0 0 0 00 0 0 0 0 0 0 00 0 0 1 1 0 0 00 0 1 1 1 1 0 00 1 1 1 1 1 1 01 1 1 1 1 1 1 11 1 1 0 0 1 1 11 1 0 0 0 0 1 11 0 0 0 0 0 0 10 0 0 0 0 0 0 01 0 0 0 1 0 0 01 1 0 0 1 1 0 01 1 1 0 1 1 1 01 1 1 1 1 1 1 1二二設計思路設計思路1、原理構架節(jié)拍產生電路+選頻電路+編碼電路+彩燈電路+清零電路2、分模塊設計模塊器件節(jié)拍產生電路+選頻電路74LS161 編碼電路 邏輯門彩燈電路+清零電路74

4、LS194（1）節(jié)拍產生電路及選頻電路三種花型循環(huán)一次需要16*2+8*2+5*3=63個節(jié)拍，再加上清“0”一拍，共64拍。三種花型若先以慢節(jié)拍顯示一遍，再以快節(jié)拍顯示一遍，這樣構成一次大循環(huán)共需128節(jié)拍?？炻?jié)拍的時鐘電路框圖如圖3.1.2所示。節(jié)拍控制信號電路框圖3.1.3所示，節(jié)拍控制信號時序圖3.1.4所示。CP7=0時，移位脈沖CP為慢節(jié)拍CPL；CP7=1時，CP為快節(jié)拍CPH。所以能夠選擇快慢節(jié)拍的移位脈沖CP的表達式為：CP7的周期為128節(jié)拍?；谝陨戏治隹芍?，每64拍完成一次三種圖案的完整變換，并同時進行選頻。因此，這里采用兩片74LS161來產生00000011111

5、1共64個節(jié)拍，用兩個時鐘脈沖信號來分別產生不同的頻率，另外用一片74LS161進行選頻。 具體思路：（1）前兩片74LS161用于產生64節(jié)拍，并采用反饋清零法（異步清零），第一片芯片表示 低四位，其輸出端由低位到高位約定為CP1,CP2,CP3,CP4, 第二片芯片表示高兩位，其 輸出端由低位到高位約定為CP5,CP6。 （2）由于所選用的74LS161的時鐘脈沖端下降沿有效，且前兩片由于采用反饋清零法，每 64拍便會產生一個下降沿脈沖，因此，利用這個脈沖作為用于選頻的74LS161的時鐘 脈沖，因此用于選頻的74LS161的最低為輸出端便是128分頻，即CP7。 （3）前兩片用于計數的芯

6、片同步觸發(fā)，共用時鐘脈沖，共用清零信號。具體電路如下： 64拍產生+選頻電路（2）邏輯控制電路具體節(jié)拍數與兩片移位寄存器功能引腳的對應關系如下：寄存器1寄存器2節(jié)拍狀態(tài)s1s0s右s左狀態(tài)s1s0s右s左花形11-4右移011x保持00 xx5-8保持00 xx右移011x9-12保持00 xx左移10 x013-16左移10 x0保持00 xx17-32重復1-16重復1-16花形233-36左移10 x1右移011x37-40左移10 x0右移010 x41-48重復33-40重復33-40花形349-52右移011x右移011x53置零11xx置零11xx54-58重復49-53重復49

7、-5359-63重復49-53重復49-5364清零xxxx清零xxxx約定約定ABCDEFCP6CP5CP4CP3CP2CP1化簡結果化簡結果寄存器寄存器1寄存器2s1ACD+AB+ACDEF+ACDEF+CDEs1ACD+ABCDEF+BCDEF+ABCDEs0ACD+ABs0CD+As右右1s右A+D+Bs左左Ds左0 根據74LS194的功能表及以上對應關系，對移位寄存器功能引腳進行編碼， 并利用multisim中邏輯變換器進行化簡。具體邏輯電路： 控制信號實現(xiàn)電路 （3）彩燈實現(xiàn)電路及總清零電路彩燈實現(xiàn)電路： 兩片移位寄存器的功能引腳按照以上的編碼方式得出的結果進行正確的連接。 兩片

8、移位寄存器與前述兩片計數器同步觸發(fā)，共同時鐘脈沖，共用清零信號。清零電路：按照任務書的要求，清零電路要實現(xiàn)以下功能：系統(tǒng)總清零，用啟動開關S控制。花型3每5拍清零一次。三種花型運行一遍即第64拍時總清零一次。這里，為了善用芯片的管腳及電路實現(xiàn)的方便，對于清零電路，擅自做了以下改變。編碼時將花形3所要求的清零改為置零。三種花型運行一遍即第64拍時總清零一次，此處避免另外設計微分電路，直接用共用節(jié)拍產生電路 的反饋清零信號。為實現(xiàn)手動清零，將開關控制的清零信號與反饋清零信號相“與”。 具體電路如下： 彩燈+清零電路（4）將以上三部分電路連接在一起，即為總電路。總原理圖如下： 移位寄存器型彩燈控制電

9、路三、總結或結論三、總結或結論1.復雜電路分模塊化設計，便于理清思維，易于糾錯。2.多變量化簡問題，可以方便的用邏輯變換器實現(xiàn)，要善用所學知識，所掌握的軟件。3.本次實驗并沒有完全按照任務書上要求進行設計，一方面是為了善用芯片，另一方面是為了簡化電路，還有一方面是因為對任務書上的微分電路不甚懂。所以只好另辟蹊徑。4.邏輯問題非常關鍵，如本設計中采用同步時序電路，所有芯片共用同一時鐘信號、同一清零信號，就是為了避免異步時序電路所帶來的不可估計的時延問題，這種問題在實物實驗中千變萬化，非常棘手，因此在原理圖設計時應盡量避免。另外，在總清零電路中，由于計數器芯片和寄存器芯片共用同一時鐘信號，同一清零信號，所以第64拍的自動總清零環(huán)節(jié)是同步的，不會出現(xiàn)邏輯上的抵觸。但是，在增加手動系統(tǒng)總清零環(huán)節(jié)時，計數器與寄存器必須做到同時清零，絕不能僅對寄存器芯片清零，否則會出現(xiàn)與編碼不符的邏輯錯誤，因此總電路連接時對清零電路又進行了改進。 5.本次實驗雖說很容易上手，但也是花費了很多時間才完成任務。其中的問題也相當多，并非想象中那么容易，如上述的清零問題，模塊之間的連接問題，以及對微分電路