基于FPGA的FSK數字調制解調器設計

1、等級:課 程 設 計課程名稱專業(yè)課程設計課題名稱基于FPGA的FSK數字調制解調器設計專 業(yè)電子信息工程班 級1381學 號201313020109姓 名彭堅指導老師賀富朋2016年12月25日電氣信息學院專業(yè)設計任務書課題名稱基于FPGA的FSK數字調制器或解調器設計姓 名彭堅專業(yè)電子信息工程班級1381 學號09 指導老師賀富朋課程設計時間2016年12月18日-2016年12月30日（17、18周）教研室意見意見： 同意 審核人：劉望軍一、任務及要求設計任務：利用EDA技術，設計一套FSK數字通信傳輸系統(tǒng)，要求建立相應的EDA技術實現模型，主要完成2FSK調制器或解調器的編程，仿真與測試

2、。設計要求：1、 給出整體設計框圖；2、 完成各單元電路電路設計，完成仿真，出示仿真結果；3、 寫出設計報告；二、進度安排第一周：星期一 ： 安排任務、講課； 星期二至星期五 ： 查資料、設計； 第二周：星期一 至星期二： 設計仿真及調試； 星期三星期四：寫總結報告；星期五：答辯。三、參考資料1. 劉昌華.數字邏輯EDA設計與實踐. 北京：國防工業(yè)出版社。2. 蘇青,張紅.基于CPLD/FPGA技術的數字頻率設計.北京：清華大學出版社。3.黃智偉.FPGA系統(tǒng)設計與實踐.北京：電子工業(yè)出版社。4.張鳳言.大規(guī)模邏輯器件與數字系統(tǒng)設計. 北京：北京航空航天大學出版社。目錄一、2FSK設計的基本原

3、理 1 1.1 2FSK的調制1 1.2 2FSK的解調2二、設計方案 3 2.1調制程序 3 2.2解調程序 5三、仿真 6 3.1 FSK調制仿真 6 3.2 FSK解調仿真 8四、心得體會10一、2FSK調制和解調的基本原理二進制頻移鍵控（2FSK）是由兩種不同頻率的正弦波來分別表示數字信號0和1，即通過頻率的變化來傳遞信息。它的典型的調制方式有：鍵控法，直接調頻法，差分檢波算法。在接收端，2FSK信號的解調方法也有多種，其中同步解調和包絡檢波法較為常見，此外還有鑒頻法，過零檢測法等等。1.12FSK調制在2FSK信號中，載波頻率隨著f1和f2兩個不同的頻率間的變化因此其表達式為 (2-

4、1)即從表達式可以看出，一個2FSK可以寫成兩個不同載頻的2ASK信號的疊加，由此可以看出2FSK的時域表達式可以寫為 (2-2)式中：g(t)為單個矩形脈沖，寬度等于Ts (2-3)是的反碼其中，和不攜帶任何信息，通?？闪钸@兩個變量為零,其波形圖如下圖 1.22FSK解調1.2.1相干解調法相干解調法是將已調信號通過與其相同頻率的本地載波相乘后再經過低通濾波器恢復原信號，2FSK信號的同步檢測法是將已調信號分為兩路，兩路信號分別經過兩路不同頻率的帶通濾波器，然后分別與兩路不同的頻率的載波信號相乘，其中f1對應“1”信號頻率；f2對應“0”信號的頻率，在解調器中，中心頻率為f1的帶通濾波器只允

5、許中心頻率為f1的信號通過，而濾除中心頻率為f2的頻率的信號；同時，中心頻率為f2的帶通濾波器只允許中心頻率為f2的信號通過，而濾除中心頻率為f1的頻率的信號通過?！?】 圖2-4顯示了2FSK信號的同步解調過程圖。1.2.2非相干解調法非相干解調法即利用包絡檢波器從已調信號的波形的幅度中提取調制信號，我們說過，2FSK可以看做頻率不同的兩個2ASK信號的疊加而成，對于2ASK信號可以使用包絡檢波法，因此2FSK亦適用于這種非相干解調的方式，下圖2-5顯示了非相干解調的基本解調過程。圖2-5二、設計方案2.1調制程序libraryieee;useieee.std_logic_arith.all

6、;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityPPPL_FSKisport(clk:instd_logic;start:instd_logic;x:instd_logic;y:outstd_logic);endPPPL_FSK;architecturebehavofPPPL_FSKissignalq1:integerrange0to15;signalq2:integerrange0to3;signalf1,f2:std_logic;beginprocess(clk)beginifclkeventandclk=1

7、thenifstart=0thenq1=0;elsifq1=7thenf1=1;q1=q1+1;elsifq1=15thenf1=0;q1=0;elsef1=0;q1=q1+1;endifendif;endprocess;process(clk)beginifclkeventandclk=1thenifstart=0thenq2=0;elsifq2=0thenf2=1;q2=q2+1;elsifq2=1thenf2=0;q2=0;elsef2=0;q2=q2+1;endif;endif;endprocess;process(clk,x)beginifclkeventandclk=1thenif

8、x=0theny=f1;elsey=f2;endif;endif;endprocess;endbehav;2.2解調程序libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityDL_FSKisport(clk:instd_logic;start:instd_logic;x:instd_logic;y:outstd_logic);endDL_FSK;architecturebehavofDL_FSKissignalq:integerrange0t

9、o15;signalxx:std_logic;signalm:integerrange0to5;beginprocess(clk)beginifclkeventandclk=1thenxx=x;ifstart=0thenq=0;elsifq=15thenq=0;elseq=q+1;endif;endif;endprocess;process(xx,q)beginifq=15thenm=0;elsifq=10thenifm=3theny=0;elsey=1;endif;elsifxxeventandxx=1thenm=m+1;endif;endprocess;endbehav;三、仿真3.1 2

10、FSK信號的調制波形仿真工程編譯通過后，有必要對其功能和時序性進行詳細的仿真測試，已驗證設計結果是否滿足設計要求。整個時序仿真測試流程有，建立波形文件、輸入信號、設置波形參數編輯輸入信號、波形文件存盤、運行仿真器和分析仿真波形等步驟。1建立仿真波形文件。即選擇File菜單的New選項，在彈出的文件類型編輯對話框中，選擇Other Files中的Vector Weaveform File項，單擊OK按鈕，即出現波形文件窗口。2設置仿真時間區(qū)域。對于時序仿真測試來說，將仿真時間設置在一個合理時間區(qū)域是十分重要的，一般視實際情況具體而定。本設計調制部分將仿真時間區(qū)域設為6us、周期為40ns其設計步

11、驟實在Edit菜單中選擇End Time,在彈出的Time處填上6，同理在Gride Size中Time period輸入40ns,單擊OK按鈕。3輸入各工程信號的節(jié)點。即選擇View菜單中的Utility Windows項的Node Finder,即可彈出如圖3-6所示的對話框，在此對話框Filter項中選Pins:all&Registers:Post-fitting，然后單擊List按鈕，于是在下方的Nodes Found窗口中出現設計中的PPPL_FSK工程的所有端口的引腳注明。用鼠標將時鐘信號節(jié)點clk、start、x、q1、f1、q2、f2和y分別拖到波形編輯窗口，如下圖所示。圖3-

12、62FSK調制波形編輯器輸入信號窗口4設計信號波形，首先單擊左側的全屏顯示按鈕，使之處于適當的位置。單擊時鐘信號clk使之變成藍色條，再單擊右鍵，選擇Value設置中的Count Value項，設置clk為連續(xù)變化的二進制數值，初始值為0,。單擊start使之成為藍色，再單擊右鍵，選擇Value設置中的Forcing High項，使得start變成高電平信號。單擊x使之變成藍色，再單擊Waveform Editing按鈕，把x變成高低電平連續(xù)變化的信號。5文件存盤。選擇File中的Save As項，將波形文件以默認名PPPL_FSK.vwf存盤即可。6所有設置完畢后，即可啟動仿真器Proces

13、sing/start simulation直到出現Simulation was successful，仿真結束。仿真波形輸出文件PPPL_FSK Simulation Report將自動彈出仿真圖形。注意，Quartus的仿真波形文件中，波形編輯文件與波形仿真報告輸出文件是分開的。圖3-7顯示了2FSK信號的調制仿真結果。圖3-72FSK信號的調制仿真結果圖3.2 2FSK信號的解調波形仿真1建立仿真波形文件。即選擇File菜單的New選項，在彈出的文件類型編輯對話框中，選擇Other Files中的Vector Weaveform File項，單擊OK按鈕，即出現波形文件窗口。2設置仿真時間

14、區(qū)域。對于時序仿真測試來說，將仿真時間設置在一個合理時間區(qū)域是十分重要的，一般視實際情況具體而定。本設計調制部分將仿真時間區(qū)域設為6us、周期為40ns其設計步驟實在Edit菜單中選擇End Time,在彈出的Time處填上6，同理在Gride Size中Time period輸入40ns,單擊OK按鈕。3輸入各工程信號的節(jié)點。即選擇View菜單中的Utility Windows項的Node Finder,即可彈出下圖所示的對話框，在此對話框Filter項中Pins:all Registers:Post-fitting，然后單擊List按鈕，于是在下方的Nodes Found窗口中出現設計中的

15、DL_FSK工程的所有端口的引腳明。用鼠標將時鐘信號節(jié)點clk、start、x、q、y、xx、m分別拖到波形編輯窗口，如圖3-14所示。圖3-14解調波形編輯窗口4設計信號波形，首先單擊左側的全屏顯示按鈕，使之處于適當的位置。單擊時鐘信號clk使之變成藍色條，再單擊右鍵，選擇Value設置中的Count Value項，設置clk為連續(xù)變化的二進制數值，初始值為0。單擊start使之成為藍色條，再單擊右鍵，選擇Value設置中的Forcing High項，使得start變成高電平信號。單擊x使之變成藍色條，再單擊Waveform Editing按鈕，把x變成高低電平連續(xù)變化的信號。5文件存盤。選

16、擇File中的Save As項，將波形文件以默認名DL_FSK.vwf存盤即可。6所有設置完畢后，即可氣筒仿真器Processing/start simulation直到出現Simulation was successful，仿真結束。仿真波形輸出文件DL_FSK Simulation Report將自動彈出仿真圖形。注意，Quartus的仿真波形文件中，波形編輯文件與波形仿真報告輸出文件是分開的。圖3-15顯示了在VHDL語言下的2FSK的解調仿真圖。圖3-152FSK解調VHDL的程序仿真結果圖四、心得體會通過此次課程設計，使我更加扎實的掌握了有關FSK 2FSK方面的知識，在設計過程中雖

17、然遇到了一些問題，但經過一次又一次的思考，一遍又一遍的檢查終于找出了原因所在，也暴露出了前期我在這方面的知識欠缺和經驗不足。實踐出真知，通過親自動手制作，使我們掌握的知識不再是紙上談兵。過而能改，善莫大焉。在課程設計過程中，我們不斷發(fā)現錯誤，不斷改正，不斷領悟，不斷獲齲最終的檢測調試環(huán)節(jié)，本身就是在踐行“過而能改，善莫大焉”的知行觀。這次課程設計終于順利完成了，在設計中遇到了很多問題，最后在老師的指導下，終于游逆而解。在今后社會的發(fā)展和學習實踐過程中，一定要不懈努力，不能遇到問題就想到要退縮，一定要不厭其煩的發(fā)現問題所在，然后一一進行解決，只有這樣，才能成功的做成想做的事，才能在今后的道路上劈

18、荊斬棘，而不是知難而退，那樣永遠不可能收獲成功，收獲喜悅，也永遠不可能得到社會及他人對你的認可！課程設計誠然是一門專業(yè)課，給我很多專業(yè)知識以及專業(yè)技能上的提升，同時又是一門講道課，一門辯思課，給了我許多道，給了我很多思，給了我莫大的空間。同時，設計讓我感觸很深。使我對抽象的理論有了具體的認識。通過這次課程設計，我掌握了常用元件的識別和測試;熟悉了常用軟件quartusII。此次設計也讓我明白了思路即出路，有什么不懂不明白的地方要及時請教或上網查詢，只要認真鉆研，動腦思考，動手實踐，就沒有弄不懂的知識，收獲頗豐。對于這一次的收獲，自己發(fā)現問題解決問題的能力有所提升。還有就是對自己細心程度的提升。我們從書本上學到的知識應用于實踐，再次鞏固了我的動手能力，提高了我的思考能力。雖然設計過程中遇到了很多困難，但是在解決這些問題的過程無