第5章 存儲器及其接口技術

1、第第5 5章章 存儲器及其接口技術存儲器及其接口技術 u存儲器分類存儲器分類u隨機讀寫存儲器隨機讀寫存儲器u只讀存儲器只讀存儲器ROMROMu存儲器與存儲器與CPUCPU接口的基本技術接口的基本技術u高速緩沖存儲器高速緩沖存儲器CacheCacheu外部存儲器簡介外部存儲器簡介5.1 5.1 存儲器分類存儲器分類一、概述一、概述 存儲器是計算機系統(tǒng)中具有存儲器是計算機系統(tǒng)中具有記憶功能記憶功能的部件，它是由大的部件，它是由大量的量的記憶單元記憶單元( (亦稱基本的存儲電路亦稱基本的存儲電路) )組成的，用來存放用二組成的，用來存放用二進制數表示的程序和數據。進制數表示的程序和數據。 按存儲器在

2、計算機系統(tǒng)中的位置，存儲器可分為兩大類：按存儲器在計算機系統(tǒng)中的位置，存儲器可分為兩大類：內存、外存。內存、外存。 內存：存儲當前運行所需的程序和數據。內存：存儲當前運行所需的程序和數據。CPUCPU可以直接訪可以直接訪問并與其交換信息，容量小，存取速度快。問并與其交換信息，容量小，存取速度快。 外存：存儲當前不參加運行的程序和數據。外存：存儲當前不參加運行的程序和數據。CPUCPU不能直接不能直接訪問，需配備專門設備才能進行交換信息，容量大，存取速訪問，需配備專門設備才能進行交換信息，容量大，存取速度慢。度慢。NoImage速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器內部

3、內部Cache外部外部Cache主存儲器主存儲器輔助存儲器輔助存儲器大容量輔助存儲器大容量輔助存儲器圖圖 微機存儲系統(tǒng)的層次結構微機存儲系統(tǒng)的層次結構CPU 計算機系統(tǒng)中的存儲系統(tǒng)采用快慢搭配方式，具有計算機系統(tǒng)中的存儲系統(tǒng)采用快慢搭配方式，具有層次結構，如下圖所示。層次結構，如下圖所示。二、半導體存儲器的分類二、半導體存儲器的分類 ( (一一) )按存儲器制造工藝分類按存儲器制造工藝分類 雙極型存儲器：雙極型存儲器： 包括包括TTL(TTL(晶體管晶體管- -晶體管邏輯晶體管邏輯) )存儲器、存儲器、ECL(ECL(射極耦合邏輯射極耦合邏輯) )存儲器、存儲器、I I2 2L(L(集成注入邏

4、輯集成注入邏輯) )存儲器等。特點：存取速率高，存儲器等。特點：存取速率高，通常為幾納秒通常為幾納秒(ns)(ns)甚至更短，集成度比甚至更短，集成度比MOSMOS型低，功耗大，成型低，功耗大，成本高。本高。 MOS(MOS(金屬氧化物金屬氧化物) )型存儲器：型存儲器： 分為分為CMOSCMOS型、型、NMOSNMOS型、型、HMOSHMOS型等多種。特點：制造工藝簡型等多種。特點：制造工藝簡單，集成度高，功耗低，價格便宜，但速率比單，集成度高，功耗低，價格便宜，但速率比TTLTTL型要低。型要低。( (二二) )從應用的角度分類從應用的角度分類 RAMRAM（隨機讀取存取器）、（隨機讀取存

5、取器）、ROMROM（只讀存儲器）（只讀存儲器）1.SRAM(Static RAM)1.SRAM(Static RAM)：靜態(tài)：靜態(tài)RAMRAM，其基本存儲電路由雙穩(wěn)態(tài)觸，其基本存儲電路由雙穩(wěn)態(tài)觸發(fā)器構成，每一個雙穩(wěn)態(tài)元件存放發(fā)器構成，每一個雙穩(wěn)態(tài)元件存放1 1位二進制數，只要不掉位二進制數，只要不掉電，信息就不會丟失，不需要刷新電路。電，信息就不會丟失，不需要刷新電路。2.DRAM(Dynamic RAM)2.DRAM(Dynamic RAM)：動態(tài)：動態(tài)RAMRAM，其基本存儲電路為單管動，其基本存儲電路為單管動態(tài)存儲電路，需要刷新電路。態(tài)存儲電路，需要刷新電路。3.NVRAM(Non V

6、olatile RAM)3.NVRAM(Non Volatile RAM)：非易失性：非易失性RAMRAM，它由，它由SRAMSRAM和和EEPROMEEPROM組成，正常工作時組成，正常工作時SRAMSRAM保存信息，在掉電瞬間，把保存信息，在掉電瞬間，把SRAMSRAM中的信息寫入中的信息寫入EEPROMEEPROM中，從而使信息不會丟失。中，從而使信息不會丟失。4.PSRAM(Pseudo Static RAM)4.PSRAM(Pseudo Static RAM)：偽靜態(tài)讀寫存儲器。是片內：偽靜態(tài)讀寫存儲器。是片內集成了動態(tài)刷新電路的動態(tài)存儲器，使用時不再專門配置集成了動態(tài)刷新電路的動態(tài)

7、存儲器，使用時不再專門配置刷新電路，可作為一個靜態(tài)刷新電路，可作為一個靜態(tài)RAMRAM使用。使用。5.MPRAM(Multiport RAM)5.MPRAM(Multiport RAM)：多端口：多端口RAMRAM，有多個端口，每個端，有多個端口，每個端口可對口可對RAMRAM進行獨立地讀寫操作。進行獨立地讀寫操作。6.FRAM(Ferroelectric RAM)6.FRAM(Ferroelectric RAM)：鐵電介質讀寫存儲器，是一種：鐵電介質讀寫存儲器，是一種新型的非易失性存儲器，寫入速度非?？?。新型的非易失性存儲器，寫入速度非常快。( (三三) )隨機存儲器隨機存儲器RAM(Ran

8、dom Access Memory)RAM(Random Access Memory)(1)(1)掩膜工藝掩膜工藝ROM(Masked ROM)ROM(Masked ROM) 這種這種ROMROM是芯片制造廠根據是芯片制造廠根據ROMROM要存儲的信息，設計固定的要存儲的信息，設計固定的半導體掩膜版進行生產的。半導體掩膜版進行生產的。一旦制出成品之后，其存儲的信息一旦制出成品之后，其存儲的信息即可讀出使用，但不能改變。即可讀出使用，但不能改變。這種這種ROMROM常用于批量生產，生產成常用于批量生產，生產成本比較低。微型機中一些固定不變的程序或數據常采用這種本比較低。微型機中一些固定不變的程序

9、或數據常采用這種ROMROM存儲。存儲。 (2)PROM(Programmable ROM)(2)PROM(Programmable ROM) 可編程只讀存儲器。允許用戶利用專門設備對其寫入數據可編程只讀存儲器。允許用戶利用專門設備對其寫入數據或程序或程序( (稱為對存儲器編程稱為對存儲器編程) )，但是只能寫入一次。編程之后，但是只能寫入一次。編程之后，信息就永久性地固定下來，用戶只可以讀出和使用，不能改變信息就永久性地固定下來，用戶只可以讀出和使用，不能改變其內容。其內容。 (3)OTPROM(One Time Programmable ROM)(3)OTPROM(One Time Pro

10、grammable ROM) 一次編程只讀存儲器。與一次編程只讀存儲器。與PROMPROM一樣可編程一次，但是采用一樣可編程一次，但是采用了了EPROMEPROM技術生產，可靠性高技術生產，可靠性高，沒有石英玻璃窗口。，沒有石英玻璃窗口。( (四四) ) 只讀存儲器只讀存儲器ROM(Read Only Memory)ROM(Read Only Memory)(4)EPROM(Erasable Programmable ROM)(4)EPROM(Erasable Programmable ROM) 可擦去重寫的可擦去重寫的PROMPROM。允許將其存儲的內容采用紫外線照射允許將其存儲的內容采用紫

11、外線照射擦去，然后重新對其進行編程，寫入新的內容。擦去和重新編擦去，然后重新對其進行編程，寫入新的內容。擦去和重新編程可以多次進行。程可以多次進行。所寫入的內容可以長期保存下來所寫入的內容可以長期保存下來( (一般均在一般均在1010年以上年以上) )，不會因斷電而消失。如下圖所示：，不會因斷電而消失。如下圖所示： (5)EEPROM(Electrically Erasable Programmable ROM)(5)EEPROM(Electrically Erasable Programmable ROM) 電可擦除可編程只讀存儲器，也稱為電可擦除可編程只讀存儲器，也稱為E E2 2PROM

12、PROM。EEPROMEEPROM是一是一種采用電氣方法在線擦除和再編程寫入的只讀存儲器。種采用電氣方法在線擦除和再編程寫入的只讀存儲器。其外觀其外觀如上圖所示。如上圖所示。 (6)Flash Memory (6)Flash Memory 快擦寫可編程只讀存儲器，快擦寫可編程只讀存儲器，簡稱為閃存簡稱為閃存( (閃速存儲器閃速存儲器) )?？梢杂秒姎夥椒焖俨翆懘鎯卧膬热?，類似于可以用電氣方法快速擦寫存儲單元的內容，類似于EEPROMEEPROM。既具有既具有SRAMSRAM的讀寫功能和較快速率，又具有的讀寫功能和較快速率，又具有ROMROM斷電后信息不斷電后信息不丟失的特點。丟失的特點。

13、主板上主板上BIOSBIOS和和USBUSB閃存盤上的閃存盤上的Flash MemoryFlash Memory芯片，芯片，如圖下所示。如圖下所示。1.1.存儲容量存儲容量一個半導體存儲器芯片的存儲容量指存儲器可存放的二進一個半導體存儲器芯片的存儲容量指存儲器可存放的二進制信息量。其表示方式一般為：制信息量。其表示方式一般為： 芯片容量芯片容量= =芯片的存儲單元數芯片的存儲單元數每個存儲單元的位數每個存儲單元的位數例如：例如：62646264靜態(tài)靜態(tài)RAMRAM的容量為的容量為8K8K8bit8bit，即它具有，即它具有8K8K個單個單元元(1K(1K1024)1024)，每個單元存儲，每個

14、單元存儲8bit(8bit(一個字節(jié)一個字節(jié)) )數據。動態(tài)數據。動態(tài)RAMRAM芯片芯片NMC41257NMC41257的容量為的容量為256K256K1bit1bit。在構成微型計算機內存系統(tǒng)時，可以根據要求加以選用。在構成微型計算機內存系統(tǒng)時，可以根據要求加以選用。當計算機的內存確定后，選用容量大的芯片可以少用幾片，這當計算機的內存確定后，選用容量大的芯片可以少用幾片，這樣不僅使電路連接簡單，而且使功耗和成本都可以降低。樣不僅使電路連接簡單，而且使功耗和成本都可以降低。 三、半導體存儲器的主要技術指標三、半導體存儲器的主要技術指標2.2.存取時間存取時間存取時間存取時間T TACAC(A

15、ccess Time)(Access Time)就是存取芯片中某一個單元就是存取芯片中某一個單元的數據所需要的時間，即的數據所需要的時間，即CPUCPU給出內存地址信息后，到取出給出內存地址信息后，到取出或者寫入有效數據所需要的時間?；蛘邔懭胗行祿枰臅r間。 器件手冊上給出的存儲器芯片的存取時間參數一般為上器件手冊上給出的存儲器芯片的存取時間參數一般為上限值，稱為最大存取時間。限值，稱為最大存取時間。CPUCPU在讀在讀/ /寫寫RAMRAM時，它提供給時，它提供給RAMRAM芯片的讀芯片的讀/ /寫時間必須比寫時間必須比RAMRAM芯片所要求的存取時間長，如果芯片所要求的存取時間長，如

16、果不能滿足這一點，則微型機無法正常工作。不能滿足這一點，則微型機無法正常工作。3.功耗功耗使用功耗低的存儲器芯片構成存儲系統(tǒng)時，不僅可以減使用功耗低的存儲器芯片構成存儲系統(tǒng)時，不僅可以減少對電源容量的要求，而且還可提高存儲系統(tǒng)的可靠性少對電源容量的要求，而且還可提高存儲系統(tǒng)的可靠性。 4.4.可靠性可靠性微型計算機要正確地運行，要求存儲器系統(tǒng)具有很高的微型計算機要正確地運行，要求存儲器系統(tǒng)具有很高的可靠性，因為內存的任何錯誤都可能使計算機無法工作。而可靠性，因為內存的任何錯誤都可能使計算機無法工作。而存儲器的可靠性直接與構成它的芯片有關。存儲器的可靠性直接與構成它的芯片有關。 存儲器的可靠性用

17、平均無故障時間存儲器的可靠性用平均無故障時間MTBFMTBF來表征，它表示來表征，它表示兩次故障之間的平均時間間隔，兩次故障之間的平均時間間隔，MTBFMTBF越長，其可靠性越高越長，其可靠性越高。目前所用的半導體存儲器芯片平均無故障時間目前所用的半導體存儲器芯片平均無故障時間MTBFMTBF大概為大概為5 510106 61 110108 8小時。小時。5.5.性能性能/ /價格比價格比“性能性能”主要包括存儲容量、存取周期和可靠性。主要包括存儲容量、存取周期和可靠性。構成構成存儲系統(tǒng)時，在滿足性能要求的情況下，應盡量選擇價格便存儲系統(tǒng)時，在滿足性能要求的情況下，應盡量選擇價格便宜的芯片。宜

18、的芯片。5.2 5.2 隨機讀寫存儲器隨機讀寫存儲器1.1.靜態(tài)靜態(tài)RAMRAM基本存儲電路基本存儲電路靜態(tài)靜態(tài)RAMRAM的基本存儲電路由六個的基本存儲電路由六個MOSMOS管組成的雙穩(wěn)態(tài)觸管組成的雙穩(wěn)態(tài)觸發(fā)器構成，如下圖所示：發(fā)器構成，如下圖所示：一、靜態(tài)讀一、靜態(tài)讀/ /寫存儲器寫存儲器SRAMSRAM 圖圖 六管靜態(tài)六管靜態(tài)RAM基本存儲電路基本存儲電路圖中圖中T T1 1T T2 2是放大管是放大管,T,T3 3T T4 4是負載管是負載管,T,T1 1T T4 4管組成雙穩(wěn)態(tài)管組成雙穩(wěn)態(tài)觸發(fā)器。觸發(fā)器。T T5 5T T6 6是控是控制管，制管，T T7 7T T8 8也是控也是控

19、制管，它們?yōu)橥恢乒埽鼈優(yōu)橥涣芯€上的存儲單元列線上的存儲單元共用。共用。若若T1T1截止截止, ,則則A A點為高點為高電平電平, ,使使T2T2導通導通, ,于是于是B B點為低電平，保證點為低電平，保證T1T1截止。截止。反之反之,T1,T1導導通而通而T2T2截止，這是另截止，這是另一個穩(wěn)定狀態(tài)。一個穩(wěn)定狀態(tài)。因此因此，可用，可用T1T1管的兩種狀管的兩種狀態(tài)表示態(tài)表示“1”1”或或“0”0”?？梢娍梢?SRAM,SRAM保存信保存信息的特點是與這個雙息的特點是與這個雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關的。態(tài)密切相關的。2.SRAM2.SRAM的結構及組成的結構及組成 靜

20、態(tài)靜態(tài)RAMRAM中的存儲單元一般排列成矩陣形式。內部是由中的存儲單元一般排列成矩陣形式。內部是由很多基本存儲電路組成的，為了選中某一個單元，往往利用很多基本存儲電路組成的，為了選中某一個單元，往往利用矩陣式排列的地址譯碼電路對地址進行譯碼。矩陣式排列的地址譯碼電路對地址進行譯碼。 例如：例如：1281288 8位的芯片，片內位的芯片，片內共有共有10241024個基本存儲單元個基本存儲單元，這些存儲單元在芯片內部排列成，這些存儲單元在芯片內部排列成3232行行3232列列的形式。需的形式。需1010根根地址線，其中地址線，其中5 5根用于行譯碼根用于行譯碼( (產生產生3232條行線條行線)

21、 )，另，另5 5根用于列根用于列譯碼譯碼( (產生產生3232條列線條列線) )，這樣就可以選中這樣就可以選中10241024個基本存儲單元個基本存儲單元中的任何一個。中的任何一個。 例如：例如：SRAMSRAM芯片芯片Intel 6116Intel 6116的引腳及功能如下：的引腳及功能如下： 61166116芯片的容量為芯片的容量為2K2K8 8位，有位，有20482048個存儲單元，需個存儲單元，需1111根地址線，根地址線，7 7根用于行地址譯碼輸入，根用于行地址譯碼輸入，4 4根用于列地址譯碼輸根用于列地址譯碼輸入，每條列線控制入，每條列線控制8 8位，從而形成了位，從而形成了12

22、8128128128個存儲陣列，個存儲陣列，即存儲體中有即存儲體中有1638416384個存儲元。個存儲元。61166116的控制線有的控制線有3 3條：片選條：片選CSCS、輸出允許、輸出允許OEOE、讀、讀/ /寫控制寫控制WE(WE(為低表示寫操作為低表示寫操作) )。 結構如下所示：結構如下所示： 圖圖 61166116引腳和功能框圖引腳和功能框圖3.3.標準的靜態(tài)標準的靜態(tài)RAMRAM集成電路集成電路典型的靜態(tài)典型的靜態(tài)SRAMSRAM集成電路芯片如下所示：集成電路芯片如下所示：(1)Intel 6264 SRAM(1)Intel 6264 SRAM芯片芯片62646264是一種采用

23、是一種采用CMOSCMOS工藝組成的工藝組成的8K8K8 8位靜態(tài)讀寫存儲器，位靜態(tài)讀寫存儲器，讀寫訪問時間在讀寫訪問時間在20-200ns20-200ns范圍內。芯片未選中時，可處于低范圍內。芯片未選中時，可處于低功耗狀態(tài)。其引腳如下圖所示：功耗狀態(tài)。其引腳如下圖所示：圖圖 SRAM 6264引腳圖引腳圖A A0 0A A1212：地址信號線。地址信號線。D D0 0D D7 7：8 8條雙向數據線。條雙向數據線。CSCS1 1、CSCS2 2：片選信號引線。當兩片選信號引線。當兩個片選信號同時有效，即個片選信號同時有效，即CSCS1 10 0，CSCS2 21 1時，才能選中該芯片。時，才

24、能選中該芯片。OEOE：輸出允許信號。只有當輸出允許信號。只有當OEOE0 0，才允許該芯片將某單元的數，才允許該芯片將某單元的數據送到芯片外部的據送到芯片外部的D D0 0D D7 7上。上。WEWE：寫允許信號。當寫允許信號。當WEWE0 0時，時，允許將數據寫入芯片；當允許將數據寫入芯片；當WEWE1 1時，允許芯片的數據讀出。時，允許芯片的數據讀出。NC:NC:空腳?？漳_。表表 6264工作方式選擇工作方式選擇表表 (2)(2)靜態(tài)靜態(tài)RAMRAM集成電路集成電路62256622566225662256是一種采用是一種采用CMOSCMOS工藝制成的工藝制成的32K32K8 8位、位、2

25、828個引腳的個引腳的靜態(tài)讀寫存儲器，讀寫訪問時間在靜態(tài)讀寫存儲器，讀寫訪問時間在20-200ns20-200ns范圍內。芯片未范圍內。芯片未選中時，處于低功耗狀態(tài)。其引腳如下圖所示：選中時，處于低功耗狀態(tài)。其引腳如下圖所示：A A0 0A A1414：地址信號線。地址信號線。DQDQ0 0DQDQ7 7：8 8條雙向數據線。條雙向數據線。CSCS：片選信號引線。片選信號引線。CSCS0 0才能選中才能選中該芯片。該芯片。OEOE：輸出允許信號。當輸出允許信號。當OEOE0 0，才允，才允許該芯片將數據送到芯片外部的許該芯片將數據送到芯片外部的DQDQ0 0DQDQ7 7上。上。WEWE：寫允

26、許信號。當寫允許信號。當WEWE0 0時，允許時，允許將數據寫入芯片；當將數據寫入芯片；當WEWE1 1時，允許時，允許芯片的數據讀出。芯片的數據讀出。表表 62256工作方式選擇工作方式選擇表表 1.1.動態(tài)動態(tài)RAMRAM的基本存儲電路的基本存儲電路動態(tài)動態(tài)RAMRAM的基本存儲電路由的基本存儲電路由MOSMOS單管電路與其分布電容構單管電路與其分布電容構成，具有集成度高、速度快、功耗小、價格低等特點。成，具有集成度高、速度快、功耗小、價格低等特點。 標準的動態(tài)標準的動態(tài)RAMRAM集成電路有集成電路有64K64K位、位、256K256K位、位、1M1M位、位、4M4M位、位、16M16M

27、位、位、64M64M位等。其基本存儲電路如下圖所示：位等。其基本存儲電路如下圖所示：二、動態(tài)讀二、動態(tài)讀/ /寫存儲器寫存儲器DRAMDRAM圖圖 DRAMDRAM單管基本存儲電路單管基本存儲電路 T T1 1與與C C1 1構成一個基本存儲構成一個基本存儲電路，電路，C C1 1為為T T1 1的極間分布電容。的極間分布電容。 當當C C1 1中存有電荷時，該存中存有電荷時，該存儲單元存放的信息為儲單元存放的信息為1 1，沒有，沒有電荷時表示電荷時表示0 0。 T T2 2為列選擇管，為列選擇管，C C2 2為數據為數據線 上 的 分 布 電 容 ， 一 般 有線 上 的 分 布 電 容 ，

28、 一 般 有C C2 2CC1 1。 當當T T1 1和和T T2 2導通時，數據線導通時，數據線接通，可以對基本存儲單元接通，可以對基本存儲單元進行讀出或寫入操作。進行讀出或寫入操作。 C C1 1容量很小，充電后電壓容量很小，充電后電壓為為0.2V0.2V左右，該電壓維持時左右，該電壓維持時間很短，約間很短，約2ms2ms左右既會泄漏，左右既會泄漏，導致信息丟失，故需要刷新。導致信息丟失，故需要刷新。2.2.動態(tài)動態(tài)RAMRAM集成芯片集成芯片2164A2164A 動態(tài)動態(tài)RAM Intel 2164ARAM Intel 2164A是一個是一個64K64K1 1位的芯片，片內有位的芯片，片

29、內有6553665536個基本存儲電路，每個基本存儲電路存放個基本存儲電路，每個基本存儲電路存放1 1位二進制信位二進制信息。要構成息。要構成64KB64KB的存儲器，需要的存儲器，需要8 8片片2164A2164A。 2164A2164A芯片的存儲體本應構成一個芯片的存儲體本應構成一個256256 256256的存儲矩陣，的存儲矩陣，為提高工作速度為提高工作速度( (需減少行列線上的分布電容需減少行列線上的分布電容) )，將存儲矩陣，將存儲矩陣分為分為4 4個個128128 128128矩陣，每個矩陣，每個128128 128128矩陣配有矩陣配有128128個讀出放大個讀出放大器，各有一套

30、器，各有一套I/OI/O控制控制( (讀讀/ /寫控制寫控制) )電路。電路。 其引腳結構如下圖所示：其引腳結構如下圖所示：圖圖 Intel 2164AIntel 2164A引腳圖引腳圖1234567891 01 11 21 31 41 51 6N /CDINW ER A SA0A2A1VD DVSSC A SDO U TA6A5A4A3A7A A0 0-A-A7 7：地址信號的輸入引腳，分時地址信號的輸入引腳，分時接收接收CPUCPU送來的送來的8 8位行、列地址；位行、列地址； ：行地址選通信號輸入引腳，：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。低電平有效，兼作芯片選擇信號。

31、 ：列地址選通信號輸入引腳，：列地址選通信號輸入引腳，低電平有效，表明當前正在接收的低電平有效，表明當前正在接收的是列地址是列地址( (此時應保持為低電平此時應保持為低電平) )； ：寫允許控制信號輸入引腳，：寫允許控制信號輸入引腳，當其為低電平時，執(zhí)行寫操作；否當其為低電平時，執(zhí)行寫操作；否則，執(zhí)行讀操作。則，執(zhí)行讀操作。D DININ：數據輸入引腳；數據輸入引腳； D DOUTOUT：數據輸出引腳；：數據輸出引腳； V VDDDD：+5V+5V電源引腳；電源引腳； VssVss：地；地； N/CN/C：未用引腳。未用引腳。RASCASWE 2164A 2164A的讀的讀/ /寫操作由寫操作

32、由WEWE信號來控制，信號來控制，讀操作時，讀操作時，WEWE為為高電平，選中單元的內容經三態(tài)輸出緩沖器從高電平，選中單元的內容經三態(tài)輸出緩沖器從D DOUTOUT引腳輸出；引腳輸出；寫操作時，寫操作時，WEWE為低電平，為低電平，D DININ引腳上的信息經數據輸入緩沖引腳上的信息經數據輸入緩沖器寫入選中單元。器寫入選中單元。 2164A2164A沒有片選信號，實際上沒有片選信號，實際上用行地址和列地址選通用行地址和列地址選通信號信號RASRAS和和CASCAS作為片選信號，作為片選信號，可見，片選信號已分解為行可見，片選信號已分解為行選信號與列選信號兩部分。選信號與列選信號兩部分。 8位地

33、址鎖存器A0A1A2A3A4A5A6A7128128存儲矩陣128個讀出放大器1/2(1/128列譯碼器)128個讀出放大器128128存儲矩陣1/128行譯碼器1/128行譯碼器128128存儲矩陣128個讀出放大器1/2(1/128列譯碼器)128個讀出放大器128128存儲矩陣1/4I/O門輸出緩沖器DOUTVSSVDD行時鐘緩沖器列時鐘緩沖器寫允許時 鐘緩沖器數據輸入緩沖器RASCASWEDIN圖圖 2164A2164A內部結構示意圖內部結構示意圖 多端口多端口RAMRAM有多個端口，如雙端口、三端口、四端口有多個端口，如雙端口、三端口、四端口RAMRAM等，每個端口都可以對等，每個端

34、口都可以對RAMRAM進行讀寫操作。進行讀寫操作。 DS1609DS1609為為8 8位的雙端口位的雙端口SRAMSRAM，存儲容量為，存儲容量為512512個字節(jié)，個字節(jié)，有有A A、B B兩個端口。兩個端口。 1.1.引腳及操作時序引腳及操作時序 引腳及操作時序如下各圖所示：引腳及操作時序如下各圖所示：三、多端口存儲器三、多端口存儲器圖圖 DS1609DS1609雙口雙口SRAMSRAMAD7AD7A AAD0AD0A A：A A端口端口8 8位地址和位地址和 數據復用引線。數據復用引線。AD7AD7B BAD0AD0B B：B B端口端口8 8位地址和位地址和 數據復用引線。數據復用引線

35、。OEOEA A、OEOEB B：輸出允許信號，低：輸出允許信號，低 電平有效。電平有效。WEWEA A、WEWEB B：寫允許信號，低電：寫允許信號，低電 平有效。平有效。CECEA A、CECEB B：片選信號，低電平：片選信號，低電平 有效。有效。讀操作讀操作圖圖 DS1609讀出時序讀出時序圖圖 DS1609寫入時序寫入時序寫操作寫操作2.2.兩端口的同時操作兩端口的同時操作 雙端口存儲器存在雙端口存儲器存在A A、B B兩端口對其兩端口對其存儲單元同時操作的問題，下面分別說存儲單元同時操作的問題，下面分別說明：明：(1)(1)對不同存儲單元允許同時讀或對不同存儲單元允許同時讀或寫。寫

36、。(2)(2)允許同一單元同時讀。允許同一單元同時讀。(3)(3)當一個端口寫某單元而另一端當一個端口寫某單元而另一端口同時讀該單元時，讀出的數據要么是口同時讀該單元時，讀出的數據要么是舊數據，要么是新寫入的數據。因此，舊數據，要么是新寫入的數據。因此，這種情況也不會發(fā)生混亂。這種情況也不會發(fā)生混亂。(4)(4)當兩個端口同時對同一單元寫當兩個端口同時對同一單元寫數據時，會引起競爭，產生錯誤。因此，數據時，會引起競爭，產生錯誤。因此，這種情況應想辦法加以避免。這種情況應想辦法加以避免。3.3.競爭的消除競爭的消除對于對于DS1609DS1609來說，競爭發(fā)生在對一單元同時寫數據時。來說，競爭發(fā)

37、生在對一單元同時寫數據時。 為了防止競爭的發(fā)生，可以另外設置兩個接口，該接口為了防止競爭的發(fā)生，可以另外設置兩個接口，該接口能保證一個端口只寫而另一個只讀。該接口可用帶有三態(tài)門能保證一個端口只寫而另一個只讀。該接口可用帶有三態(tài)門輸出的鎖存器來實現，如輸出的鎖存器來實現，如74LS37374LS373和和74LS37474LS374。 如果可能，也可在如果可能，也可在DS1609DS1609中設置兩個單元：一個單元的中設置兩個單元：一個單元的A A端口只寫而端口只寫而B B端口只讀；另一個單元則相反，端口只讀；另一個單元則相反，B B端口只寫而端口只寫而A A端口只讀。在端口只讀。在A A端口向

38、端口向DS1609DS1609寫數據時，先讀寫數據時，先讀B B端口的寫狀態(tài)。端口的寫狀態(tài)。若若B B端口不寫，則將自己的寫數據寫到存儲單元中。當端口不寫，則將自己的寫數據寫到存儲單元中。當B B端口端口寫入時，同樣需要查詢寫入時，同樣需要查詢A A端口的狀態(tài)。其過程可用如下所示端口的狀態(tài)。其過程可用如下所示的流程圖來說明。的流程圖來說明。 圖圖 查詢寫入流程圖查詢寫入流程圖 4.4.連接使用連接使用如下圖中將如下圖中將DS1609DS1609直接與直接與8088 CPU8088 CPU相連接，而另一端口相連接，而另一端口與單片機相連接，構成多機系統(tǒng)。與單片機相連接，構成多機系統(tǒng)。 5.3 5

39、.3 只讀存儲器只讀存儲器ROMROM這種存儲器芯片，在生產過程中利用一道掩模工藝決這種存儲器芯片，在生產過程中利用一道掩模工藝決定每一個存儲單元中存放的二進制信息，一旦形成產品，定每一個存儲單元中存放的二進制信息，一旦形成產品，存放的信息代碼是固定不變的，用戶不能修改。存放的信息代碼是固定不變的，用戶不能修改。 如下圖所示為一個如下圖所示為一個4 44 4位的掩模位的掩模ROMROM：一、掩模一、掩模ROMROM 4 4條行線，條行線，4 4條列線，條列線，共共4 4個單元，每個單元為個單元，每個單元為4 4位。對位。對A1A1、A0A0進行譯碼后進行譯碼后分別選中第分別選中第0 0、1 1

40、、2 2、3 3行行，被選中的行為高電平，被選中的行為高電平，其余行為低電平。其余行為低電平。 4 4個列選線通過有源負個列選線通過有源負載掛在高電平上，行列線載掛在高電平上，行列線交叉點上接有交叉點上接有MOSMOS管的存放管的存放0 0，沒有接，沒有接MOSMOS管的存放管的存放1 1。 該掩模該掩模ROMROM每個單元的每個單元的內容如下表所示。內容如下表所示。圖圖 掩膜式掩膜式ROMROM結構示意圖結構示意圖0000010110101111表表 掩膜式掩膜式ROMROM的內容的內容1 1. 基本存儲電路工作原理基本存儲電路工作原理 一般一般EPROMEPROM基本存儲電路由浮置柵極雪崩

41、注入式場效應基本存儲電路由浮置柵極雪崩注入式場效應管管(Floating Avalanche Injection MOS(Floating Avalanche Injection MOS，FAMOS)FAMOS)構成。構成。FAMOSFAMOS管與普通管與普通MOSMOS管串聯(lián)接到行與列的交叉點上，排成矩管串聯(lián)接到行與列的交叉點上，排成矩陣形式。陣形式。 當當浮置柵極上未注入電荷時，源極與漏極不導通，浮置柵極上未注入電荷時，源極與漏極不導通，FAMOS截止，該位存放信息截止，該位存放信息1；當浮置柵極注入一定的電；當浮置柵極注入一定的電荷后，源極、漏極間導通，該位存放信息荷后，源極、漏極間導通

42、，該位存放信息0。基本存儲電路?；敬鎯﹄娐芳凹癋AMOS管結構如下所示管結構如下所示：二、可擦除可編程的只讀存儲器二、可擦除可編程的只讀存儲器EPROMEPROM圖圖 EPROMEPROM基本存儲電路示意圖基本存儲電路示意圖 FAMOS FAMOS管與普通管與普通MOSMOS管串聯(lián)接到行與列管串聯(lián)接到行與列的交叉點上，排成矩的交叉點上，排成矩陣形式。陣形式。 當浮置柵極上未當浮置柵極上未注入電荷時，源極與注入電荷時，源極與漏極不導通，漏極不導通，FAMOSFAMOS截截止，該位存放信息止，該位存放信息1 1；當浮置柵極注入一定當浮置柵極注入一定的電荷后，源極、漏的電荷后，源極、漏極間導通，該

43、位存放極間導通，該位存放信息信息0 0。圖圖 浮置柵極場效應管結構圖浮置柵極場效應管結構圖 在在N N型的基片上做出型的基片上做出兩個高濃度的兩個高濃度的P P型區(qū)，從型區(qū)，從中引出源極中引出源極S S和漏極和漏極D D；柵極由多晶硅構成，被柵極由多晶硅構成，被不導電的不導電的SiOSiO2 2絕緣層所絕緣層所包圍，柵極包圍，柵極G G沒有引出電沒有引出電極，故稱為浮置柵極。極，故稱為浮置柵極。 當柵極無負電荷時，當柵極無負電荷時，MOSMOS管截止，該位存放信管截止，該位存放信息息1 1；當柵極有負電荷時，；當柵極有負電荷時，在漏極和源極間感應出在漏極和源極間感應出P P溝道，溝道，MOSM

44、OS管導通，該位管導通，該位存放信息存放信息0 0。2.2.典型典型EPROMEPROM芯片芯片典型的典型的EPROMEPROM芯片如下所示：芯片如下所示：(1) 2764 EPROM(1) 2764 EPROM芯片簡介芯片簡介 27642764引腳如下圖所示：引腳如下圖所示：A A0 0-A-A1212：地址信號輸入線。地址信號輸入線。D D0 0-D-D7 7：8 8條數據線。條數據線。 CECE：片選信號線，為輸入信號片選信號線，為輸入信號, , 低電平有效。低電平有效。OEOE：輸出允許信號輸出允許信號, ,為低電平為低電平 時允許數據由時允許數據由D D0 0D D7 7輸出。輸出。

45、PGMPGM：編程脈沖輸入端。在機編程脈沖輸入端。在機工作時為高電平，編程寫入工作時為高電平，編程寫入時需在該端子加上寬度為時需在該端子加上寬度為50ms50ms的編程負脈沖。的編程負脈沖。V VPPPP：編程電壓。編程電壓。V VCCCC：+5V+5V電源電源N NC C：空腳?？漳_。n2764A2764A的工作方式的工作方式 2764A2764A共有八種工作方式，分別為。共有八種工作方式，分別為。 標準編程方式標準編程方式 IntelIntel編程方式編程方式 編程校驗編程校驗 編程禁止編程禁止 讀出方式讀出方式 讀出禁止讀出禁止 備用方式備用方式 讀讀IntelIntel標識符標識符(2

46、) 27C256 EPROM(2) 27C256 EPROM芯片簡介芯片簡介 27C256 EPROM27C256 EPROM芯片引腳如下圖所示：芯片引腳如下圖所示：A A0 0-A-A1414：地址信號輸入線。地址信號輸入線。O O0 0-O-O7 7：8 8條數據線。條數據線。 CECE：片選信號線，為輸入信號片選信號線，為輸入信號, , 低電平有效。低電平有效。OEOE：輸出允許信號輸出允許信號, ,為低電平為低電平 時允許數據由時允許數據由O O0 0O O7 7輸出。輸出。V VPPPP：編程電壓。編程電壓。V VCCCC：+5V+5V電源電源V VSSSS：接地。接地。 EEPRO

47、M(E EEPROM(E2 2PROM)PROM)是一種可用電氣方法在線擦除和再編是一種可用電氣方法在線擦除和再編程的只讀存儲器，既具有程的只讀存儲器，既具有RAMRAM在聯(lián)機操作中可讀可改寫的特在聯(lián)機操作中可讀可改寫的特性性( (只是寫操作需要較長的時間只是寫操作需要較長的時間) )；又具有非易失性存儲器；又具有非易失性存儲器ROMROM的優(yōu)點，在掉電后仍然能保存原所存儲數據。的優(yōu)點，在掉電后仍然能保存原所存儲數據。 目前，目前，EEPROMEEPROM已在片內集成了需要的所有外圍電路，已在片內集成了需要的所有外圍電路，包括數據鎖存緩沖器、地址鎖存器、擦除和寫操作脈沖定包括數據鎖存緩沖器、地

48、址鎖存器、擦除和寫操作脈沖定時、編程電壓的形成，以及電源上電和掉電數據寫保護電時、編程電壓的形成，以及電源上電和掉電數據寫保護電路等。可在線擦除和編程，使用方便。路等。可在線擦除和編程，使用方便。 EEPROMEEPROM有并行接口、串行接口兩種標準的集成電路，有并行接口、串行接口兩種標準的集成電路，各有特點，適合于不同的應用場合。各有特點，適合于不同的應用場合。 三、電可擦除可編程只讀存儲器三、電可擦除可編程只讀存儲器EEPROMEEPROM1.1.典型的典型的EEPROMEEPROM芯片芯片典型的典型的EEPROMEEPROM芯片如下表所示：芯片如下表所示：2. EEPROM2. EEPR

49、OM芯片芯片28C6428C64簡介簡介 EEPROMEEPROM芯片芯片28C6428C64是一種采用是一種采用CMOSCMOS工藝制造工藝制造的的8K8K8 8位電可擦除、可編程的只讀存儲器。其位電可擦除、可編程的只讀存儲器。其讀寫可像讀寫可像SRAMSRAM一樣，不需要附加任何外部元器件，一樣，不需要附加任何外部元器件，讀訪問時間為讀訪問時間為45450ns45450ns。 其引腳如下圖所示：其引腳如下圖所示：A A0 0-A-A1212：地址信號輸入線。地址信號輸入線。I/O0I/O7I/O0I/O7：8 8條數據線。條數據線。 CECE：片選信號線，為輸入信片選信號線，為輸入信號號,

50、 ,低電平有效。低電平有效。OEOE：輸出允許信號輸出允許信號, ,為低電平為低電平 時允許數據輸出。時允許數據輸出。WEWE：寫允許信號。寫允許信號。RDY/BUSYRDY/BUSY：寫結束狀態(tài)輸出寫結束狀態(tài)輸出信號。當開始寫入數據時，信號。當開始寫入數據時，該引腳變?yōu)榈碗娖?，寫入該引腳變?yōu)榈碗娖剑瑢懭胪戤吅髣t變?yōu)楦唠娖酵戤吅髣t變?yōu)楦唠娖絍 VCCCC：+5V+5V電源電源GNDGND：接地。接地。NCNC：空腳。空腳。圖圖 28C6428C64引腳圖引腳圖3. 3. 快擦寫可編程的快擦寫可編程的EPROM-FLASH Memory(EPROM-FLASH Memory(閃存閃存) ) EE

51、PROM EEPROM在線編程的時間長，應用不甚方便。與在線編程的時間長，應用不甚方便。與EEPROMEEPROM相比，相比，FLASH MemoryFLASH Memory存儲容量大，編程速度存儲容量大，編程速度快，既具有快，既具有SRAMSRAM讀寫靈活性和較快的訪問速度，又讀寫靈活性和較快的訪問速度，又具有具有ROMROM斷電后信息不丟失信息的特點。斷電后信息不丟失信息的特點。 AMDAMD公司的公司的28F256(32K28F256(32K8 8位位) )、28F512(64K28F512(64K8 8位位) )、28F010(128K28F010(128K8 8位位) )、28F02

52、0(256K28F020(256K8 8位位) )、 28F040(512K28F040(512K8 8位位) )是是FlashFlash系列產品，其基本原理、系列產品，其基本原理、結構、特性和操作使用方法大致相同，其引腳如下結構、特性和操作使用方法大致相同，其引腳如下圖所示：圖所示：A A0 0-A-A1414、A A1515、A A16 16 ：地址信號輸入線。地址信號輸入線。DQDQ0 0DQ7DQ77 7：數據輸入數據輸入/ /輸出線。輸出線。 CECE：芯片允許輸入線芯片允許輸入線( (即片選即片選) )，為輸入信號，為輸入信號, ,低電平有效。低電平有效。OEOE：輸出允許信號輸出

53、允許信號, ,為低電平時允許數據由為低電平時允許數據由DQDQ0 0DQDQ7 7輸出。輸出。V VPPPP：擦除擦除/ /編程電源。編程電源。 V VCCCC：+5V+5V電源電源 V VSSSS：接地。接地。5.4 5.4 存儲器與存儲器與CPUCPU接口的基本技術接口的基本技術CPUCPU與存儲器連接時，地址總線、數據總線和控制總線都與存儲器連接時，地址總線、數據總線和控制總線都要連接，連接時要注意以下幾個問題：要連接，連接時要注意以下幾個問題： (1)CPU(1)CPU總線的帶負載能力?？偩€的帶負載能力。 (2)CPU(2)CPU時序與存儲器存取時序的配合。時序與存儲器存取時序的配合。

54、 (3)(3)存儲器組織與地址分配。存儲器組織與地址分配。( (一一)CPU)CPU總線的帶負載能力總線的帶負載能力8086/8088CPU8086/8088CPU輸出線的帶負載能力一般為輸出線的帶負載能力一般為5 5個個74LS(TTL)74LS(TTL)或或1010個個74HC(CMOS)74HC(CMOS)邏輯元件系列，因此：在簡單的系統(tǒng)中，邏輯元件系列，因此：在簡單的系統(tǒng)中，CPUCPU與存儲器可直接連接，而在較大的系統(tǒng)中，與存儲器可直接連接，而在較大的系統(tǒng)中，CPUCPU數據總線數據總線要加雙向總線驅動器要加雙向總線驅動器( (如如74LS245)74LS245)，地址和控制總線要加

55、單向，地址和控制總線要加單向驅動器驅動器( (如如74LS244)74LS244)，使，使CPUCPU通過總線驅動器與存儲器連接。通過總線驅動器與存儲器連接。一、接口連接應注意的問題一、接口連接應注意的問題( (二二)CPU)CPU時序與存儲器存取時序的配合時序與存儲器存取時序的配合CPUCPU對存儲器進行讀操作時，對存儲器進行讀操作時，CPUCPU發(fā)出地址和讀信號后，發(fā)出地址和讀信號后，存儲器必須在規(guī)定的時間內讀出有效數據。存儲器必須在規(guī)定的時間內讀出有效數據。 當當CPUCPU對存儲器進行寫操作時，存儲器必須在寫信號對存儲器進行寫操作時，存儲器必須在寫信號規(guī)定的時間內將數據寫入指定單元。存

56、儲器芯片讀寫速率規(guī)定的時間內將數據寫入指定單元。存儲器芯片讀寫速率必須與必須與CPU(CPU(或總線或總線) )的時序相配合。的時序相配合。( (三三) )存儲器組織和地址分配存儲器組織和地址分配在設計內存時，要合理分配地址空間。在設計內存時，要合理分配地址空間。 8086/8088CPU8086/8088CPU硬件復位后的開始地址為硬件復位后的開始地址為FFFF0HFFFF0H，因此，因此將其內存空間的高端將其內存空間的高端F0000HFFFFFHF0000HFFFFFH安排為安排為ROMROM區(qū)，存放區(qū)，存放BIOSBIOS程序程序( (基本輸入輸出程序基本輸入輸出程序) )。( (四四)

57、 )存儲器的擴展存儲器的擴展1.1.位擴展法位擴展法 對于數據線不滿對于數據線不滿8 8位的存儲器芯片要擴充成字節(jié)長度，位的存儲器芯片要擴充成字節(jié)長度，簡稱位數擴充。簡稱位數擴充。 假定使用假定使用8K8K1 1位的位的RAMRAM存儲器芯片，那么組成存儲器芯片，那么組成8K8K8 8位位的存儲器可采用位擴展法，此時只加大字長，而存儲器的的存儲器可采用位擴展法，此時只加大字長，而存儲器的字數與存儲器芯片字數一致，如下圖所示。字數與存儲器芯片字數一致，如下圖所示。 圖中，每一片圖中，每一片RAMRAM是是819281921 1位，故其地址線為位，故其地址線為1313條條(A0(A0A12)A12

58、)，可滿足整個存儲容量的要求。每一片對應于數，可滿足整個存儲容量的要求。每一片對應于數據的據的1 1位位( (只有只有1 1條數據線條數據線) )，故只需將它們分別接到數據總，故只需將它們分別接到數據總線上的相應位即可。在這種連接方式中，對片選信號均按線上的相應位即可。在這種連接方式中，對片選信號均按已被選中來考慮。每一條地址總線接有已被選中來考慮。每一條地址總線接有8 8個負載，每一條數個負載，每一條數據線接有一個負載。據線接有一個負載。圖圖 位擴展法組成位擴展法組成8K8K8 RAM8 RAM2. 2. 字擴展法字擴展法 字擴展即擴充字節(jié)容量字擴展即擴充字節(jié)容量( (或稱為地址擴充或稱為地

59、址擴充) )，而位數不變，而位數不變，因此將芯片的地址線、數據線、讀，因此將芯片的地址線、數據線、讀/ /寫控制線并聯(lián)，而由寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址，故片選信號端連接到選片譯碼器片選信號來區(qū)分各片地址，故片選信號端連接到選片譯碼器的輸出端。的輸出端。 下圖為用下圖為用16K16K8 8位位的芯片采用字擴展法組成的芯片采用字擴展法組成64K64K8 8位位的的存儲器連接圖。圖中存儲器連接圖。圖中4 4個芯片的數據端與數據總線個芯片的數據端與數據總線D0D0D7D7相相連，地址總線低位地址連，地址總線低位地址A A0 0A A1313與各芯片的與各芯片的1414位地址線相連，位地址

60、線相連，兩位高位地址兩位高位地址A A1414、A A1515經經2-42-4譯碼器分別與譯碼器分別與4 4個片選端相連。這個片選端相連。這4 4個芯片的地址空間分配如下表所示。個芯片的地址空間分配如下表所示。 假定一個存儲器的容量為假定一個存儲器的容量為M MN N位，若使用位，若使用e ek k位的芯片位的芯片(eM(eM，kN)k88譯碼器，有三個譯碼器，有三個“選選擇輸入端擇輸入端”C C、B B、A A和三和三個個“使能輸入端使能輸入端” ” G G1 1、G G2A2A，G G2B2B以及以及8 8個輸出端個輸出端 Y Y7 7-Y-Y0 0 圖圖 譯碼芯片譯碼芯片74LS1387