數(shù)字電子技術(shù)基礎(chǔ)ch03

1、前續(xù)補(bǔ)充前續(xù)補(bǔ)充 2.1 2.1 半導(dǎo)體的基本知識(shí)半導(dǎo)體的基本知識(shí)純凈的半導(dǎo)體晶體稱為本征半導(dǎo)體1. 本征半導(dǎo)體的共價(jià)鍵結(jié)構(gòu)（硅）：硅原子外層軌道4個(gè)價(jià)電子，它與相鄰原子靠得很近，使價(jià)電子成為兩個(gè)原子公有，形成共價(jià)鍵結(jié)構(gòu)。+4+4+4+4共價(jià)鍵共價(jià)鍵中的兩個(gè)電子圖212. 本征半導(dǎo)體的特點(diǎn)： 在T = 0 K（絕對(duì)零度）和無(wú)外界激發(fā)，沒(méi)有自由運(yùn)動(dòng)的帶電粒子載流子； T ，受熱激發(fā)，如 T = 300K（室溫），少數(shù)價(jià)電子會(huì)掙脫束縛成為自由電子，留下空穴本征激發(fā)。3. 本征半導(dǎo)體中的兩種載流子： 自由電子 空穴（價(jià)電子掙脫束縛后留下的空位）a. 帶正電，所帶電量與電子相等；b. 可以“ 移動(dòng)”；

2、c. 本征半導(dǎo)體中，自由電子和空穴成對(duì)出現(xiàn)，數(shù)目相等。4. 本征半導(dǎo)體中的載流子濃度kTEGeTApn223iini：自由電子的濃度pi：空穴的濃度A：系數(shù)（與半導(dǎo)體材料有關(guān)）T：絕對(duì)溫度EG：價(jià)電子掙脫共價(jià)鍵所需能量, 又叫禁帶寬度K：波爾茲曼常數(shù)結(jié)論：半導(dǎo)體材料一定，載流子濃度隨溫度按指數(shù)規(guī)律增大。半導(dǎo)體的導(dǎo)電能力取決于載流子的數(shù)目，本征半導(dǎo)體受熱激發(fā)只產(chǎn)生少量電子空穴對(duì)，載流子濃度很低，外加電場(chǎng)作用，電流極其微弱； 若在本征半導(dǎo)體中摻入微量雜質(zhì)，則導(dǎo)電性能大為改觀，摻入百萬(wàn)分之一的雜質(zhì)，載流子濃度增加1百萬(wàn)倍。1. N型半導(dǎo)體 形成本征摻雜： 本征半導(dǎo)體得到大量電子（無(wú)空穴）磷本征激發(fā)：

3、得到少量電子空穴對(duì)+4+4+4+5磷原子多余電子圖22 特點(diǎn)a. 自由電子為多數(shù)載流子（多子） 空穴為少數(shù)載流子 （少子）；b. 磷原子被稱為施主雜質(zhì)，本身因失去電子而成為正離子。 N型半導(dǎo)體可簡(jiǎn)化成+圖232. P型半導(dǎo)體 形成本征摻雜： 本征半導(dǎo)體得到大量空穴（無(wú)電子）硼+4+4+4+3圖2 4硼原子空穴本征激發(fā)：得到少量電子空穴對(duì) 特點(diǎn)a. 空穴為多數(shù)載流子 （多子） 自由電子為少數(shù)載流子（少子）；b. 硼原子被稱為受主雜質(zhì)，本身因獲得電子而成為負(fù)離子。 P型半導(dǎo)體可簡(jiǎn)化成圖25 2.2 PN2.2 PN結(jié)的形成結(jié)的形成用化學(xué)方法把N型半導(dǎo)體和P型半導(dǎo)體結(jié)合在一起。圖26P型+N型濃度差

4、別多子擴(kuò)散空間電荷區(qū) 當(dāng)擴(kuò)散和漂移達(dá)到動(dòng)平衡，即形成PN結(jié)。內(nèi)電場(chǎng)內(nèi)電場(chǎng)少子漂移+P型區(qū)N型區(qū)空間電荷區(qū)圖27內(nèi)電場(chǎng)V0把PN結(jié)封殼，引線即成二極管。其符號(hào)和PN結(jié)相同。陽(yáng)極陰極1. 正偏: P + ，N PN結(jié)變窄（由11到22） PN結(jié)正向電阻很小。 內(nèi)電場(chǎng)變?。?由V0變到V0 VF ） 形成擴(kuò)散電流即正向電流 IF ； VF， IF ；利于擴(kuò)散12122 121PN VF IF圖282. 反偏 P ，N + PN結(jié)變寬（由11到22） PN結(jié)反向電阻很大。 內(nèi)電場(chǎng)變大（由V0變到V0 + VF ） 形成漂移電流即反向（飽和）電流 IS ； VR， IS 不變；利于漂移21211 212

5、PN VR IF圖19IR(或IS )總結(jié)：二極管(PN結(jié))正向電阻小，反向電阻大， 這就是它的單向?qū)щ娦浴?正向死區(qū)死區(qū)電壓：硅0.5V 鍺0.1V圖210OV(V)ISIFI(mA)+IV 正向?qū)▍^(qū))1(.TSFVVeIIIaIS ：反向飽和電流VT ：溫度的電壓當(dāng)量 T =300K時(shí)， VT =26mVb. 當(dāng) V VTTSVVeII I 和V成指數(shù)關(guān)系 反向截止區(qū)I = IS 反向擊穿區(qū) 反向電流急劇增加, 管子被擊穿。反向電壓反向電流 PN結(jié)允許的耗散功率稱為熱擊穿。熱擊穿管子損壞，是不可逆的。1. 最大整流電流 IF：管子長(zhǎng)期運(yùn)行時(shí)，允許通過(guò)的最大正向平均電流；2. 反向擊穿電壓

6、 VBR：管子反向擊穿時(shí)的電壓值一般手冊(cè)上給出的最高反向工作電壓約為擊穿電壓的一半。圖313AX22低頻鍺3AD6低頻大功率管3DG6高頻硅圖32N 集電區(qū)N 發(fā)射區(qū)P 基區(qū)ebc集電結(jié)發(fā)射結(jié)集電極發(fā)射極基極三區(qū)兩結(jié)三極下圖是NPN管的結(jié)構(gòu)及符號(hào)ebc圖33P 集電區(qū)P 發(fā)射區(qū)N 基區(qū)ebc集電結(jié)發(fā)射結(jié)集電極發(fā)射極基極PNP管的結(jié)構(gòu)及符號(hào)如下：符號(hào)中的箭頭表示BJT導(dǎo)通時(shí)的電流方向bec放大的條件：內(nèi)部條件：內(nèi)部條件：發(fā)射區(qū)摻雜濃度高；基區(qū)薄且摻雜濃度低。外部條件：外部條件：發(fā)射結(jié)正偏；集電結(jié)反偏。NNPJeJcV0VEEV0+VCC1. BJT內(nèi)部載流子的傳輸圖34 bVEEIBeIEcVC

7、CIC電子流復(fù)合圖35 IBbVEEVCCecIEICNNP電子流BI ICBOInC2. 電流分配關(guān)系一個(gè)三極管制定后，發(fā)射區(qū)發(fā)射的電子傳輸?shù)郊娊Y(jié)所占比例一定，這個(gè)比例系數(shù)用表示，稱為共基極電流放大系數(shù)。EnCII發(fā)射極注入的電流傳輸?shù)郊姌O的電流CBOnCCIII代入CBOECIII通常忽略 ICBOECII一般為 0.9 0.99假設(shè) =0.99，則發(fā)射100個(gè)電子，擴(kuò)散99個(gè)，復(fù)合1個(gè)。3. 共發(fā)射極連接方式 BJT的三種連接方式a. 共基極連接信號(hào)從e極輸入，從集電極c輸出。圖36EICIEEVCCVb. 共發(fā)射極連接：信號(hào)從b極輸入，從c極輸出c. 共集電極連接：信號(hào)從b極輸入，

8、從e極輸出 共射連接方式的電流放大作用a. 由于VBB、Rb的作用，發(fā)射結(jié)正偏。由于VCC VBB ，調(diào)節(jié)Rc，使VCE VBE，則VC VB， 集電結(jié)反偏滿足放大的外部條件。圖37VBBRbVCCICRcIBPNNb. 下面推導(dǎo)IC和IB的關(guān)系IE = IB + ICCBOECIII代入CBOCBCIIII1 令CBOBC)1( III則整理式得11CBOBCIIICBOCEO)1( II令I(lǐng)CEO：基極開(kāi)路，c流到e的電流，稱穿透電流把 ICEO 代入，得CEOBCIII忽略ICEO BC IIc. 之實(shí)質(zhì)BnCEE)1(1IIII共射電流放大系數(shù)為擴(kuò)散電子數(shù)/復(fù)合電子數(shù) 為幾十 幾百倍若

9、 = 0.99，則 = 99 共射電路具有電流放大作用歸納： BJT滿足內(nèi)部條件和外部條件，具有放大作用； BJT的放大作用，按電流分配實(shí)現(xiàn)，稱之為電流控制元件； 電流放大系數(shù)共基電路：共射電路：1ECIIBCII圖38vBEvCEiCiBPNNvBE(V)iB(mA)C25802040600.20.40.60.8O1. 輸入特性曲線常數(shù)CE)(BEBvvfi圖39vCE=0VVCE 1V vCE = 0，相當(dāng)于二極管的正向特性 vCE 1V后， vCE， iC基本不變， iB亦基本不變 vCE = 1V，曲線右移（原因是集電結(jié)反偏， iE 大部分被拉到集電區(qū)， iB ） 工程上vCE = 1

10、V的曲線即可代表vCE 1V的情況。vCE(V)iC(A)C2543210 2 4 6 82. 輸出特性曲線常數(shù)B)(CECivfi圖310100806020iB=0ICE0iB=40(A) 先看iB=40A的一條曲線 要想改變iC ，得改變iB ，這樣，得到一組曲線簇；vCE 很小時(shí)，集電結(jié)反偏小，收集載流子能力弱， vCE iC 當(dāng)vCE 1V后， iC 大致與橫軸平行；CE0BC Iii1. 電流放大系數(shù)共射：BCEOCIII為直流電流放大系數(shù) 若IC ICEO 則BCII交流放大系數(shù)用 表示BCII如圖3115 .37A40A5 . 1m4040605 . 13 . 2vCE(V)iC

11、(A)C2543210 2 4 6 8圖3112.31.5ICIBQ100806040iB=20(A) 若滿足條件： ICEO很小時(shí)，可忽略； 管子工作在線性區(qū)。表示。，都用工程上則可以為共基：表示。，都用，同理，工程上不區(qū)別2. 集電極基極反向飽和電流 ICBO發(fā)射極開(kāi)路，c、b間加上一定反向電壓時(shí)的反向電流，（由少數(shù)載流子引起）硅管：1A小功率鍺管：約為10A。圖312VCCeA+cb ICBO3. 集電極發(fā)射極反向飽和電流ICE0（穿透電流）基極開(kāi)路，c、e間加一定反向電壓時(shí)的集電極電流圖313VCCecb ICEOACBOCEO)1(II4. 極限參數(shù)a. 集電極最大允許電流 ICM。

12、三極管的參數(shù)變化不超過(guò)允許值時(shí)集電極允許的最大電流。當(dāng)電流超過(guò)ICM，管子性能下降，甚至燒壞。b. 集電極最大允許功率 PCM。集電結(jié)上允許損耗功率的最大值。超過(guò)此值會(huì)使管子性能變壞或燒毀。c. 反向擊穿電壓 VBR。例例31 在晶體管放大電路中，測(cè)得三個(gè)晶體管的各個(gè)電極的電位如圖。試判斷各晶體管的類型（是NPN管還是PNP管，是硅管還鍺管），并區(qū)分e、b、c三個(gè)電極。2V2.7V6V2.2V5.3V6V4V1.2V1.4V(a)(b)(c)(a) NPN硅， e，b，c(b) PNP硅管， c，b，e(c) PNP鍺管， c，e，b解：解：(1)依|VBE|=0.7V(或|VBE|= 0.2

13、V)確定硅還是鍺。(2)找出c極：極間電壓不是0.7V或0.2V的為c極。(3)VB、VE、VC三個(gè)電位中，VC最低，是PNP管； VC最高，是NPN管。(4)PNP管： VC VBVBVE。以確定b, e極。 放大要求：幅度放大，波形不失真放大要求：幅度放大，波形不失真 放大實(shí)質(zhì)：實(shí)現(xiàn)能量轉(zhuǎn)換與控制放大實(shí)質(zhì)：實(shí)現(xiàn)能量轉(zhuǎn)換與控制 放大對(duì)象：交流量放大對(duì)象：交流量(即變化量即變化量)+Cb1Cb2Vi300k12V4k12VVBBVCCRCRBV0圖圖314VCC, VBB ：直流電源RC, RB ：分別為集電極負(fù)載電阻、基極偏置電阻Cb1, Cb2 ：耦合電容。（隔直濾交）極性：把交流短路，直

14、流電位高的端接電容之正極：“ 地”。vi . v0 . VBB . VCC之公共端，又叫參考點(diǎn)，此點(diǎn)電位為0。+Cb1Cb2Vi300k12V4k12VVBBVCCRCRBV0圖圖314 取VBB = VCC。見(jiàn)圖314(a) 省略電源VCC的符號(hào)，只標(biāo)出VCC的非接地端的電壓數(shù)值及極性。見(jiàn)圖314(b)+Cb1Cb2300kVCCRcRb4k12V+IBviv0(a)Cb1Rb300kRc4kCb2+VCCIBICec+12V(b)v0vi圖314靜態(tài)：靜態(tài)：當(dāng)放大電路vi=0時(shí)，電路中各處的電壓、電流都為直流，稱為直流工作狀態(tài)或靜止?fàn)顟B(tài)，簡(jiǎn)稱靜態(tài)。靜態(tài)工作點(diǎn)靜態(tài)工作點(diǎn)：靜態(tài)下，IB、 IC

15、、 VCE在管子特性曲線上有一確定的點(diǎn)，此點(diǎn)為靜態(tài)工作點(diǎn)，又叫Q點(diǎn)。動(dòng)態(tài)：動(dòng)態(tài)：當(dāng)放大電路輸入信號(hào)后（vi0），電路中各處的電壓、電流處于變動(dòng)狀態(tài)，這時(shí)電路處于動(dòng)態(tài)工作情況，簡(jiǎn)稱動(dòng)態(tài)。1. 估算法確定靜態(tài)工作點(diǎn)見(jiàn)圖314(b)bBECCBRVVIVBE：硅管約為0.7V。 鍺管約為0.2V。一般 VCC VBEbCCB RVIBC IICCCCCERIVVCb1Rb300kRc4kCb2VCCIBICec12Vv0vi圖314 (b)2. 圖解法確定靜態(tài)工作點(diǎn)圖315 (a)+Cb1300kRbviVBB12VVCC12V4kRc+vCECb2+v0iBiC20F20F非線性電路部分線性電路部

16、分顯然， 既滿足特性曲線，又要滿足直線， 曲線和直線的交點(diǎn)即Q點(diǎn)。思路：左邊為 IB= 40A的一條特性曲線。iC與 vCE是非線性關(guān)系。右邊iC與 vCE是直線關(guān)系。 VCE = VCCiC RCvCE(V)0 2 4 6 8 10 12100iC(mA)8060201432直流負(fù)載線 步驟：a. 作三極管的輸出特性曲線圖315(b)b. 作直流負(fù)載線vCE =12 4 iCc. 計(jì)算IBA40bCCBRVId. 確定Q點(diǎn)IB =40A所對(duì)應(yīng)的特性曲線和直流負(fù)載線的交點(diǎn)即Q點(diǎn)。 6v1.5mA A 40 CECBVIIQ點(diǎn)為：IB = 40(A)QIC=1.5MN圖316+Cb1300kRb

17、viVBB12VVCC12V4kRc+vCECb2+iBiC+vBEttv0t目的：得出v0與vi的相位關(guān)系和動(dòng)態(tài)范圍。1. 放大電路接入正弦信號(hào)時(shí)的工作情況vCEtiCv0tviiBvi設(shè) vi = 0.02sint (V) 依vi 在輸入特性上求 iB。圖317iB(A)OtiB(A)vBE(V)2040600.20.40.6 0.8OIBQQQvBE(V)OtVBEv0 = 3sint (V) 依iB在輸出特性上求iC 和vCEvCE(V)O 3 6 9 12100iC(mA)8060IB = 40Q201432MQQtiC(mA)ICtvCE(V)vceVCEOON圖317總結(jié)：a.

18、iB = IB + ib iC = IC + ic vCE = VCE + vce它們?yōu)槊}動(dòng)直流；（在直流量的基礎(chǔ)上迭加了 一個(gè)交流量）b. v0是與vi同頻率的正弦波；c. v0與vi反相，此為共射電路特有的倒相作用。2. 交流負(fù)載線輸出端接負(fù)載，由于Cb2的隔直作用，不影響靜態(tài)工作點(diǎn)，但動(dòng)態(tài)工作情況會(huì)發(fā)生變化。 交流通路： 不考慮直流，交流信號(hào)通過(guò)的路徑。原則：a. 隔直電容視為短路；b. VCC視為短路。+ VCC+12V4kRLCb2+iC20FCb120FRc4kRb300kiBviv0圖318 (a)Rb+ibviRLRc+v0icRc和 RL并聯(lián)，此并聯(lián)值為交流負(fù)載電阻LRLcL

19、/ RRR圖318 (b) 作交流負(fù)載線由圖318(b)可見(jiàn)交流 v0 = vcevce = ic RL交流量等于脈動(dòng)直流量減直流量。vCE VCE = (iC Ic ) LRvCELLcCE RRIVCi交流負(fù)載線，此交流負(fù)載線斜率為L(zhǎng)1R此交流負(fù)載線一定過(guò)Q點(diǎn)。Q1.5。的直線即為交流負(fù)載線點(diǎn)作斜率為過(guò)L1RQ交流負(fù)載線直流負(fù)載線vCE(V)0 3 6 9 12100iC(mA)8060IB = 40A20143256圖319斜率為 定出的負(fù)載線為直流負(fù)載線。C1R Q點(diǎn)的選擇：Q點(diǎn)應(yīng)選在交流負(fù)載線的中央點(diǎn)應(yīng)選在交流負(fù)載線的中央Q點(diǎn)選得太低，出現(xiàn)截止失真；點(diǎn)選得太低，出現(xiàn)截止失真；Q點(diǎn)選得

20、太高，出現(xiàn)飽和失真。點(diǎn)選得太高，出現(xiàn)飽和失真。3. BJT的三個(gè)工作區(qū)域圖320 截止區(qū)：IB= 0以下部分為截止區(qū)發(fā)射結(jié)零偏或反偏I(xiàn)C = ICEO = 0 VCE =VCC管子c、e間如同斷開(kāi)O 1 2 3 4 5 6 12 3 4vCE(V)iC(mA)40(A)080120160200Q2QQ1NM飽和區(qū)放大區(qū)截止區(qū) 放大區(qū)：(線性區(qū))平坦部分發(fā)射結(jié)正偏，集電結(jié)反偏I(xiàn)C = IB VCE = VCC IC RC圖320O 1 2 3 4 5 6 12 3 4vCE(V)iC(mA)40(A)080120160200Q2QQ1NM飽和區(qū)放大區(qū)截止區(qū) 飽和區(qū)：輸出特性的上升和彎曲部分發(fā)射結(jié)

21、正偏，集電結(jié)正偏 IB IC VCE = VCES = 0.3V(硅)VCE = VCES = 0.1V(鍺)管子c、e間如同短接圖320O 1 2 3 4 5 6 12 3 4vCE(V)iC(mA)40(A)080120160200Q2QQ1NM飽和區(qū)放大區(qū)截止區(qū)例例32 判斷下列管子的工作狀態(tài)02V3V(a)00.7V3V(b)2.3V3V2.6V(c)03V(d)0.2V解：解： (a) 發(fā)射結(jié)反偏 管子截止(b) 發(fā)射結(jié)正偏，集電結(jié)反偏， 管子放大(c) 發(fā)射結(jié)正偏，集電結(jié)正偏， 管子飽和(d) 發(fā)射結(jié)正偏，集電結(jié)反偏， 管子放大直觀、全面了解放大器工作情況；大致估算動(dòng)態(tài)范圍。能合理

22、安排Q點(diǎn)；費(fèi)事、不精確，除能分析出電壓放大倍數(shù)外，分析其他指標(biāo)有困難。3 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路*3.3 射極耦合邏輯門電路射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題3.6 邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題* 3.7 用用VerilogHDL描述邏輯門電路描述邏輯門電路教學(xué)基本要求：教學(xué)基本要求：1、了解半導(dǎo)體器件的開(kāi)關(guān)特性。了解半導(dǎo)體器件的開(kāi)關(guān)特性。2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、異或基本邏輯門（與、或、與非、或非

23、、異或門）、三態(tài)門、門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功能。門）和傳輸門的邏輯功能。3、學(xué)會(huì)門電路邏輯功能分析方法。學(xué)會(huì)門電路邏輯功能分析方法。4、掌握掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。3. 邏輯門電路邏輯門電路3.1 MOS邏輯門邏輯門3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門的一般特性邏輯門的一般特性3.1.3 MOS開(kāi)關(guān)開(kāi)關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門電路邏輯門電路3.1.6 CMOS漏極開(kāi)路門和三態(tài)輸出漏極開(kāi)路門和三態(tài)輸出門電路門電路3.1.7 CMOS

24、傳輸門傳輸門3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)1 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74

25、VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門電路的

26、一般特性邏輯門電路的一般特性1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平 vO vI 驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出低電平的上限值輸出低電平的上限值 VOH(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI VN

27、H 當(dāng)前級(jí)門輸出高電平的最小當(dāng)前級(jí)門輸出高電平的最小值時(shí)值時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：負(fù)載門輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門輸出低電平的最大當(dāng)前級(jí)門輸出低電平的最大值時(shí)值時(shí)允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力示門電路的抗干擾能力

28、 1 驅(qū)動(dòng)驅(qū)動(dòng)門門 vo 1 負(fù)載門負(fù)載門 vI 噪聲噪聲 類型類型參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門電路開(kāi)關(guān)速度傳輸延遲時(shí)間是表征門電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門電路在輸入脈沖波的參數(shù)，它說(shuō)明門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入

29、 50% 50% 10% 90% 4. 4. 功耗功耗靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。5. 5. 延時(shí)延時(shí) 功耗積功耗積是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功耗積功耗積，用符號(hào)，用符號(hào)DP表示表示扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于對(duì)于TTL門電路來(lái)說(shuō)，靜態(tài)功耗

30、是主要的。門電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路有動(dòng)態(tài)功耗門電路有動(dòng)態(tài)功耗扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)a)帶拉電流負(fù)載帶拉電流負(fù)載當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個(gè)數(shù)。個(gè)數(shù)。)(I)(IN負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):

31、IOH : :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH : :負(fù)載門的輸入電流為負(fù)載門的輸入電流為。(b)帶灌電流負(fù)載帶灌電流負(fù)載)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門ILOLOL 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起將增加，同時(shí)也將引起輸出低電壓輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸?shù)纳?。?dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值。出低電平的上限值。IOL ：驅(qū)動(dòng)門的輸出端為低電平電流：驅(qū)動(dòng)門的輸出端為低電平電流IIL ：負(fù)載門輸入端電流之和：負(fù)載門輸入端電流之和電路類型電路類型電源電電源電壓壓

32、/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲積功耗延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 10

33、31.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3 MOS開(kāi)關(guān)及其等效電路開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VTMOS管相當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的控制的無(wú)觸點(diǎn)開(kāi)關(guān)。無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“斷開(kāi)斷開(kāi)”輸出為低電平。輸出為低電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平

34、時(shí)：3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( P溝道溝道MOS管輸出特性曲線坐標(biāo)變換管輸出特性曲線坐標(biāo)變換輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況輸入低電平時(shí)的工作情況作圖分析：作圖分析：2. 電壓電壓傳輸特性和電流傳輸特

35、性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性3.CMOS反相器反相器的工作速度的工作速度在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1.CMOS 與非門與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB

36、&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3.1.5 CMOS 邏輯門邏輯門或非門或非門BAL 2.2.CMOS 或非門或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的

37、結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3. 異或門電路異或門電路BA BABAXBAL BABA BA =A B4.4.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。（1 1）輸入端保護(hù)電路）輸入端保護(hù)電路: :(1) 0 vA VDD + vDF 二極管導(dǎo)通電壓：二極

38、管導(dǎo)通電壓：vDF(3) vA vDF 當(dāng)輸入電壓不在正常電壓范圍時(shí)當(dāng)輸入電壓不在正常電壓范圍時(shí), ,二極管導(dǎo)通，限制了電容兩端二極管導(dǎo)通，限制了電容兩端電壓的增加電壓的增加, ,保護(hù)了輸入電路。保護(hù)了輸入電路。D1、D2截止截止D1導(dǎo)通導(dǎo)通, D2截止截止vG = VDD + vDFD2導(dǎo)通導(dǎo)通, D1截止截止vG = vDFRS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓延遲且衰減后到柵極。延遲且衰減后到柵極。 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO BABAL （

39、2）CMOS邏輯門的緩沖電路邏輯門的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能能為與非功能1 1.CMOS漏極開(kāi)路門漏極開(kāi)路門1.）CMOS漏極開(kāi)路門的提出漏極開(kāi)路門的提出輸出短接，在一定情況下會(huì)產(chǎn)輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。輸出是高電平還是低電平。 3.1.6 CMOS漏極開(kāi)路（漏極開(kāi)路（OD）門和三態(tài)輸出門電路

40、）門和三態(tài)輸出門電路 +VDDTN1TN2AB+VDDAB01C D RP VDD L A B & & （2）漏極開(kāi)路門的結(jié)構(gòu)與邏輯符號(hào)漏極開(kāi)路門的結(jié)構(gòu)與邏輯符號(hào)(c) (c) 可以實(shí)現(xiàn)線與功能可以實(shí)現(xiàn)線與功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號(hào)邏輯符號(hào)(b)(b)與非邏輯不變與非邏輯不變RP VDD L A B 漏極開(kāi)路門輸出連接漏極開(kāi)路門輸出連接21PPL RP VDD L A B C D (a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;(2) (2) 上拉電阻對(duì)上拉電阻

41、對(duì)OD門動(dòng)態(tài)性能的影響門動(dòng)態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過(guò)允且可能使輸出電流超過(guò)允許的最大值許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過(guò)允許的最大值過(guò)允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢開(kāi)關(guān)速度因而愈慢。最不利的情況：最不利的情況：只有一

42、個(gè)只有一個(gè) OD門導(dǎo)通，門導(dǎo)通，110為保證低電平輸出為保證低電平輸出OD門的門的輸輸出電流不能超過(guò)允許的最大值出電流不能超過(guò)允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。當(dāng)當(dāng)VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)當(dāng)當(dāng)VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的為

43、使得高電平不低于規(guī)定的VIH的的最小值，則最小值，則Rp的選擇不能過(guò)大。的選擇不能過(guò)大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 2.三態(tài)三態(tài)(TSL)輸出門電路輸出門電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止截止截止X1邏輯功能：高電平有效的同相邏輯門邏輯功能：高電平有效的同相邏輯門0 13.1.7 CMOS傳輸門傳輸門( (雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) ) 1

44、 1. CMOS傳輸門電路傳輸門電路TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路2、CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止TP vI /vO TN vO /vI C C +5V 5V 1）當(dāng)）當(dāng)c=0， c =1時(shí)時(shí)c=0=-5V， c c =1=+5V C TP vO/vI vI/vO +5V 5V TN C +5V

45、5V GSP= 5V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN導(dǎo)通導(dǎo)通a、 I= 5V3VTN導(dǎo)通，導(dǎo)通，TP導(dǎo)通導(dǎo)通 GSP |VT|, TP導(dǎo)通導(dǎo)通C、 I= 3V3VIOvv 2）當(dāng)）當(dāng)c=1， c =0時(shí)時(shí)傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通導(dǎo)通, TG2斷開(kāi)斷開(kāi) L=XTG2導(dǎo)通導(dǎo)通, TG1斷開(kāi)斷開(kāi) L=YC=1傳輸門的應(yīng)用傳輸門的應(yīng)用CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到或者超過(guò)到或者超過(guò)TTLTTL器件的水平。

46、器件的水平。CMOS器件的功耗低、扇出數(shù)大，器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。參數(shù)參數(shù)系列系列傳輸延遲時(shí)間傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗功耗(mW)延時(shí)功耗積延時(shí)功耗積(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)CMOS門電路各系列的性能比較門電路各系列的性能比較3.2 TTL邏輯門邏輯門3.2.1 BJ

47、T的開(kāi)關(guān)特性的開(kāi)關(guān)特性3.2.2 基本基本BJT反相器的動(dòng)態(tài)特性反相器的動(dòng)態(tài)特性3.2.3 TTL反相器的基本電路反相器的基本電路3.2.4 TTL邏輯門電路邏輯門電路3.2.5 集電極開(kāi)路門和三態(tài)門集電極開(kāi)路門和三態(tài)門3.2.6 BiMOS門電路門電路3.2 TTL邏輯門邏輯門3.2.1 BJT的開(kāi)關(guān)特性的開(kāi)關(guān)特性iB 0，iC 0，vOVCEVCC，c、e極之間近似于開(kāi)路極之間近似于開(kāi)路,vI=0V時(shí)時(shí):iB 0，iC 0，vOVCE0.2V，c、e極之間近似于短路極之間近似于短路,vI=5V時(shí)時(shí):iCICSVRCCc很小，約為數(shù)很小，約為數(shù)百歐，相當(dāng)于百歐，相當(dāng)于開(kāi)關(guān)閉合開(kāi)關(guān)閉合可變可變

48、 很大，約為很大，約為數(shù)百千歐，相數(shù)百千歐，相當(dāng)于開(kāi)關(guān)斷開(kāi)當(dāng)于開(kāi)關(guān)斷開(kāi) c、e間等間等效內(nèi)阻效內(nèi)阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管壓降管壓降 且不隨且不隨iB增加而增加而增加增加ic iBiC 0集電極電集電極電流流 發(fā)射結(jié)和集電發(fā)射結(jié)和集電結(jié)均為正偏結(jié)均為正偏 發(fā)射結(jié)正偏，發(fā)射結(jié)正偏，集電結(jié)反偏集電結(jié)反偏 發(fā)射結(jié)和集發(fā)射結(jié)和集電結(jié)均為反偏電結(jié)均為反偏偏置情況偏置情況工工作作特特點(diǎn)點(diǎn) iB iB0條件條件飽飽 和和放放 大大截截 止止工作狀態(tài)工作狀態(tài)BJT的開(kāi)關(guān)條件的開(kāi)關(guān)條件 0 iB CSI CSI2. BJT的開(kāi)關(guān)時(shí)間的開(kāi)關(guān)時(shí)間從截止到導(dǎo)通從截止到導(dǎo)通開(kāi)通時(shí)

49、間開(kāi)通時(shí)間ton(=td+tr)從導(dǎo)通到截止從導(dǎo)通到截止關(guān)閉時(shí)間關(guān)閉時(shí)間toff(= ts+tf)BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成?；マD(zhuǎn)換需要一定的時(shí)間才能完成。CL的充、放電過(guò)程均需經(jīng)歷一定的充、放電過(guò)程均需經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出電壓的時(shí)間，必然會(huì)增加輸出電壓 O波波形的上升時(shí)間和下降時(shí)間，導(dǎo)致基形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的本的BJT反相器的開(kāi)關(guān)速度不高。反相器的開(kāi)關(guān)速度不高。3.2.2基本基本BJT反相器的動(dòng)態(tài)性能反相器的動(dòng)態(tài)性能若帶電容負(fù)載若帶電容負(fù)載故需設(shè)計(jì)有較快開(kāi)關(guān)速度的實(shí)用型故需設(shè)計(jì)有較快開(kāi)關(guān)速度的實(shí)用型TTL門電路。門電

50、路。 輸出級(jí)輸出級(jí)T3、D、T4和和Rc4構(gòu)構(gòu)成推拉式的輸出級(jí)。成推拉式的輸出級(jí)。用于提高開(kāi)關(guān)速度用于提高開(kāi)關(guān)速度和帶負(fù)載能力。和帶負(fù)載能力。中間級(jí)中間級(jí)T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電結(jié)和發(fā)射的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作位相反的信號(hào)，作為為T T3 3和和T T4 4輸出級(jí)的輸出級(jí)的驅(qū)動(dòng)信號(hào)；驅(qū)動(dòng)信號(hào)； Rb1 4k Rc2 1.6k Rc4 130 T4 D T2 T1 + vI T3 + vO 負(fù)載 Re2 1K VCC(5V) 輸入級(jí)輸入級(jí) 中間級(jí)中間級(jí)輸出級(jí)輸出級(jí) 3.2.3 TTL反相器的基本電路反相器的基本電路1. 1.

51、電路組成電路組成輸入級(jí)輸入級(jí)T1和電阻和電阻Rb1組成。用于提組成。用于提高電路的開(kāi)關(guān)速度高電路的開(kāi)關(guān)速度2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）反相器的工作原理（邏輯關(guān)系、性能改善） （1 1）當(dāng)輸入為低電平（）當(dāng)輸入為低電平（ I I = 0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1Ii T1 深度飽和深度飽和V 3.6V 70705DBE4B4O ).(vvvv截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止飽和飽和低電平低電平T4D4T3T2T1輸入輸入高電平高電平輸出輸出T2 、 T3截止，截止，T4 、D導(dǎo)通導(dǎo)通（2）當(dāng)輸入為高電平（）當(dāng)輸入為高電平（

52、I = 3.6 V） T2、T3飽和導(dǎo)通飽和導(dǎo)通 T1:倒置的放大狀態(tài)。倒置的放大狀態(tài)。 T4和和D截止。截止。使輸出為低電平使輸出為低電平.vO=vC3=VCES3=0.2V輸入輸入A輸出輸出L0110邏輯真值表邏輯真值表 邏輯表達(dá)式邏輯表達(dá)式 L = A 飽和飽和截止截止T4低電平低電平截止截止截止截止飽和飽和倒置工作倒置工作高電平高電平高電平高電平導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止飽和飽和低電平低電平輸出輸出D4T3T2T1輸入輸入（3 ）采用輸入級(jí)以提高工作速度）采用輸入級(jí)以提高工作速度 當(dāng)當(dāng)TTL反相器反相器 I由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后

53、于T1管，仍處于導(dǎo)通管，仍處于導(dǎo)通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極電流（管射極電流（1+ 1 ） iB1很快地從很快地從T2的基區(qū)抽的基區(qū)抽走多余的存儲(chǔ)電荷走多余的存儲(chǔ)電荷,從而從而加速了輸出由低電平到加速了輸出由低電平到高電平的轉(zhuǎn)換。高電平的轉(zhuǎn)換。 （4）采用推拉式輸出級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力）采用推拉式輸出級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力當(dāng)當(dāng) O=0.2V時(shí)時(shí)當(dāng)輸出為低電平時(shí)，當(dāng)輸出為低電平時(shí)，T4截止，截止，T3飽和導(dǎo)通，其飽和電流全飽和導(dǎo)通，其飽和電流全部用來(lái)驅(qū)動(dòng)負(fù)載部用來(lái)驅(qū)動(dòng)負(fù)載a)帶負(fù)載能力帶負(fù)載能力當(dāng)當(dāng) O O=

54、 =3.6V時(shí)時(shí) O由低到高電平跳變的瞬間，由低到高電平跳變的瞬間，CL充電，其時(shí)間常數(shù)很小使充電，其時(shí)間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)輸出波形上升沿陡直。而當(dāng) O由高變低后，由高變低后， CL很快放電，很快放電，輸出波形的下降沿也很好。輸出波形的下降沿也很好。 T T3 3截止，截止，T T4 4組成的電壓跟隨組成的電壓跟隨器的輸出電阻很小，輸出高器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。強(qiáng)。輸出端接負(fù)載輸出端接負(fù)載電容電容CL時(shí)時(shí)，b)輸出級(jí)對(duì)提高開(kāi)關(guān)速度的作用輸出級(jí)對(duì)提高開(kāi)關(guān)速度的作用1. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e

55、 bc eeb cA& BALB3.2.4 TTL邏輯門電路邏輯門電路TTL與非門與非門電路的工作原理電路的工作原理 任一輸入端為低電平時(shí)任一輸入端為低電平時(shí): :TTL與非門各級(jí)工作狀態(tài)與非門各級(jí)工作狀態(tài) IT1T2T4T5 O輸入全為高電輸入全為高電平平 (3.6V)倒置使用的放大倒置使用的放大狀態(tài)狀態(tài)飽和飽和截止截止飽和飽和低電平低電平（0.2V）輸入有低電平輸入有低電平 (0.2V)深飽和深飽和截止截止放大放大截止截止高電平高電平（3.6V）當(dāng)全部輸入端為高電平時(shí)：當(dāng)全部輸入端為高電平時(shí)： 輸出低電平輸出低電平 輸出高電平輸出高電平 2. TTL或非門或非門 若若A、B中有一個(gè)

56、為高電平中有一個(gè)為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D飽和，飽和，輸出為高電平。輸出為高電平。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸出為低電平。BAL 邏輯表達(dá)式邏輯表達(dá)式vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸出級(jí)的損壞級(jí)的損壞3.2.5 集電極開(kāi)路門和三態(tài)門電路集電極開(kāi)路門和三態(tài)門電路1.1.集電極開(kāi)路門電路集電極開(kāi)路門電路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1

57、 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 a） 集電極開(kāi)路與非門電路集電極開(kāi)路與非門電路b） 使用時(shí)的外電路連接使用時(shí)的外電路連接C） 邏輯功能邏輯功能L = A BOC門輸出端連接實(shí)現(xiàn)線與門輸出端連接實(shí)現(xiàn)線與VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 2. 三態(tài)與非門三態(tài)與非門(TSL ) 當(dāng)當(dāng)CS= 3.6V時(shí)時(shí)CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB100101110111

58、00三態(tài)與非門真值表三態(tài)與非門真值表 當(dāng)當(dāng)CS= 0.2V時(shí)時(shí)CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端L LAB10010111011100高阻高阻高電平高電平使能使能高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 ZL ABLCS = 0_CS =1真值表真值表邏輯符號(hào)邏輯符號(hào)ABCS & L EN特點(diǎn)特點(diǎn): :功耗低、速度快、驅(qū)動(dòng)力強(qiáng)功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6 BiCMOS門電路門電路 I I為高電平為高電平: :MN、M1和和T2導(dǎo)通，導(dǎo)通，MP、M2和和T1截止，輸出截止，輸出 O O為低電平。為低電平。工作原理工作原理: :M1的導(dǎo)通的導(dǎo)通, , 迅速拉走迅速拉走T1的基區(qū)存儲(chǔ)的基區(qū)存

59、儲(chǔ)電荷電荷; ; M2截止截止, , MN的輸出電流全的輸出電流全部作為部作為T2管的驅(qū)動(dòng)電流管的驅(qū)動(dòng)電流, , M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換 I I為低電平為低電平: :MP、M2和和T1導(dǎo)通，導(dǎo)通，MN、M1和和T2截止，輸出截止，輸出 O O為高電平。為高電平。T2基區(qū)的存儲(chǔ)電荷通過(guò)基區(qū)的存儲(chǔ)電荷通過(guò)M2而消散。而消散。 M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換電電路的開(kāi)關(guān)速度可得到改善路的開(kāi)關(guān)速度可得到改善M1截止，截止，MP的輸出的輸出電流全部作為電流全部作為T1的驅(qū)動(dòng)電流。的驅(qū)動(dòng)電流。3.5.1 正負(fù)邏輯問(wèn)題正負(fù)邏輯問(wèn)題3.5 邏輯描述中的幾個(gè)問(wèn)題邏

60、輯描述中的幾個(gè)問(wèn)題3.5.2 基本邏輯門的等效符號(hào)及其應(yīng)用基本邏輯門的等效符號(hào)及其應(yīng)用3.5.1 正負(fù)邏輯問(wèn)題正負(fù)邏輯問(wèn)題1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負(fù)邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯_或非門或非門采用負(fù)邏輯采用負(fù)邏輯與非與非 或非或非負(fù)邏輯負(fù)邏輯 正邏輯正邏輯2.