微機(jī)原理第七章-基于ARM內(nèi)核的微處理器-芯-片介紹課件

1、1第7章 基于ARM內(nèi)核的微處理器芯片簡介2學(xué)時(shí)27.1 ARM926EJ-S處理器內(nèi)核ARM9系列的通用可綜合宏單元處理器內(nèi)核采用v5TEJ的ARM指令集體系結(jié)構(gòu)ARM9EJ-S整型內(nèi)核存儲(chǔ)器管理單元(MMU)獨(dú)立的指令和數(shù)據(jù)AMBA AHB總線接口獨(dú)立的指令和數(shù)據(jù)緊耦合存儲(chǔ)器(TCM)接口提供對(duì)外部協(xié)處理器的支持3ARM926EJ-S外部接口圖復(fù)位、時(shí)鐘、中斷調(diào)試接口JTAG調(diào)試接口其他配置接口ETM接口數(shù)據(jù)存儲(chǔ)器接口指令存儲(chǔ)器接口數(shù)據(jù)AHB接口指令A(yù)HB接口協(xié)處理器接口4ARM926EJ-S系統(tǒng)控制協(xié)處理器CP15寄存器編號(hào)讀操作對(duì)象寫操作對(duì)象c0ID編碼寄存器未知c0緩存類型寄存器未知

2、c0TCM狀態(tài)寄存器未知c1控制寄存器控制寄存器c2變換表基址寄存器變換表基址寄存器c3域訪問控制寄存器域訪問控制寄存器c4保留保留c5數(shù)據(jù)故障狀態(tài)寄存器數(shù)據(jù)故障狀態(tài)寄存器c5指令故障狀態(tài)寄存器指令故障狀態(tài)寄存器c6故障地址寄存器故障地址寄存器c7緩存操作寄存器緩存操作寄存器c8未知TLB操作寄存器c9緩存鎖定寄存器緩存鎖定寄存器c9TCM區(qū)域寄存器TCM區(qū)域寄存器c10TLB鎖定寄存器TLB鎖定寄存器c11和c12保留保留c13FCSE PID寄存器FCSE PID寄存器c13上下文ID寄存器上下文ID寄存器c14保留保留c15測試與調(diào)試寄存器測試與調(diào)試寄存器5ARM926EJ-S系統(tǒng)控制協(xié)

3、處理器CP15系統(tǒng)控制協(xié)處理器(CP15)用于配置和控制ARM926EJ-S處理器。緩存、緊耦合存儲(chǔ)器、存儲(chǔ)器管理單元以及大部分其他系統(tǒng)選項(xiàng)都由CP15寄存器控制。用戶只能在特權(quán)模式下使用MRC和MCR指令來訪問CP15寄存器。 除以下情況外，所有已定義的CP15寄存器位在復(fù)位時(shí)都被清零： 在復(fù)位時(shí)若信號(hào)VINITHI為低電平，則V位被清零；若信號(hào)VINITHI為高電平，則V位被置位。 在復(fù)位時(shí)若信號(hào)BIGENDINIT為低電平，則B位被清零；若信號(hào)BIGENDINIT為高電平，則B位被置位。 在復(fù)位時(shí)若INITRAM引腳為高電平，則TCM指令被使能。處理器將指令I(lǐng)TCM區(qū)域寄存器的指令I(lǐng)TC

4、M允許位置位，并從指令TCM引導(dǎo)系統(tǒng)。6ARM926EJ-S存儲(chǔ)器管理單元MMUCache和寫緩沖器緊耦合存儲(chǔ)器接口總線接口單元非高速緩存取指嵌入式跟蹤宏單元電源管理 對(duì)各模塊簡要了解即可77.2 ARM9微處理器飛思卡爾MC9328MX21Atmel公司AT91SAM9263三星S3C2440A意法半導(dǎo)體STR91x8飛思卡爾MC9328MX21飛思卡爾公司采用ARM內(nèi)核的微處理器命名為i.MX系列，該系列主要包含以下子系列：i.MXS，i.MXL，i.MX1，i.MX21，i.MX27，i.MX31，i.MX35，i.MX37和i.MX51。該系列微處理器主要應(yīng)用于智能手機(jī)、便攜式多媒體播

5、放器、便攜式導(dǎo)航設(shè)備、視頻監(jiān)控、銷售終端機(jī)系統(tǒng)和條碼掃描儀等消費(fèi)類、工業(yè)、健康等領(lǐng)域的產(chǎn)品。除i.MX系列微處理器以外，飛思卡爾公司還有少數(shù)其他產(chǎn)品也采用了ARM內(nèi)核，例如適用于便攜式多媒體播放器和導(dǎo)航設(shè)備的STMP37XX系列產(chǎn)品。9飛思卡爾MC9328MX21i.MX21采用32.768 KHz的實(shí)時(shí)時(shí)鐘，最大內(nèi)核工作時(shí)鐘可達(dá)266 MHz內(nèi)核采用1.5 V供電，外圍及I/O接口采用3.3 V供電，使用289腳的PBGA封裝集成了MPEG4編解碼器、LCD控制器、USB OTG接口、CMOS傳感器接口和AC97主控制器i.MX21集成了NAND Flash控制器接口，設(shè)計(jì)者可以選用廉價(jià)的N

6、AND Flash器件作為系統(tǒng)的非易失存儲(chǔ)器通過i.MX21內(nèi)部集成的PCMCIA/CF，USB和MMC/SD等接口，可以進(jìn)行WLAN和藍(lán)牙等多種功能的擴(kuò)展10MC9328MX21內(nèi)部結(jié)構(gòu)框圖11Atmel公司AT91SAM9263Atmel公司采用ARM內(nèi)核的微處理器命名為AT91系列，該系列主要包含以下子系列：AT91M42800A，AT91M55800AAT91RM9200，AT91SAM7AAT91SAM7L(低功耗)，AT91SAM7SAT91SAM7SE，AT91SAM7XAT91SAM9，AT91SAM9XE和AT91X4012Atmel公司AT91SAM926313Atmel公

7、司AT91SAM9263基于ARM926EJ-S內(nèi)核的32位微處理器帶有MMU存儲(chǔ)器管理單元，支持DSP擴(kuò)展指令和JAVA硬件加速，當(dāng)運(yùn)行在200MHz時(shí)擁有220MIPS的運(yùn)算性能AT91SAM9263具備兩組獨(dú)立的外部存儲(chǔ)器總線EBI0和EBI1，可以連接多種內(nèi)存設(shè)備和大容量IDE硬盤設(shè)備內(nèi)部嵌有LCD控制器，可支持2D圖形加速、雙通道DMA和圖像傳感器接口集成了多種標(biāo)準(zhǔn)外設(shè)接口，例如USART，SPI，TWI，定時(shí)計(jì)數(shù)器，PWM，多媒體卡接口和CAN控制器等14AT91SAM9263內(nèi)部結(jié)構(gòu)框圖15三星S3C2440ASamsung公司采用ARM內(nèi)核的微處理器主要按照應(yīng)用來劃分。通用型3

8、2位MCU主要采用ARM7TDMI內(nèi)核，面向CAN/LIN總線、以太網(wǎng)、發(fā)動(dòng)機(jī)控制和RFID等應(yīng)用場合。Samsung公司的更多采用ARM內(nèi)核的微處理器主要面向消費(fèi)類便攜式設(shè)備，例如：采用ARM7TDMI內(nèi)核的S3C44B0和S3C3410采用ARM926EJ-S內(nèi)核的S3C2412，S3C2413，S3C2416，S3C2450和S3C24A0采用ARM920T內(nèi)核的S3C2410，S3C2440，S3C2442和S3C2443采用ARM1176JZF內(nèi)核的S3C6400等16三星S3C2440A采用ARM920T內(nèi)核，實(shí)現(xiàn)了存儲(chǔ)器管理單元MMU，AMBA總線和哈佛架構(gòu)的高速緩沖體系結(jié)構(gòu)。在

9、高速緩存方面采用了獨(dú)立的16 KB的I-cache和16 KB的D-cache。采用0.13 m CMOS工藝標(biāo)準(zhǔn)宏單元和存儲(chǔ)器單元，其低功耗、簡潔的結(jié)構(gòu)和全靜態(tài)電路設(shè)計(jì)特別適合對(duì)成本和功耗敏感的應(yīng)用。為了降低整機(jī)系統(tǒng)的成本，S3C2440A提供了各類豐富的功能模塊，在系統(tǒng)設(shè)計(jì)中無需配置額外的外部組件。 17S3C2440A內(nèi)部結(jié)構(gòu)框圖18存儲(chǔ)器接口單字節(jié)的Boot ROM 設(shè)計(jì)：19存儲(chǔ)器接口用字節(jié)EEPROM/FLASH 設(shè)計(jì)半字Boot ROM： 20存儲(chǔ)器接口用半字EEPROM/FLASH 設(shè)計(jì)半字BOOT ROM： 21存儲(chǔ)器接口用字節(jié)EEPROM/FLASH 設(shè)計(jì)的字Boot RO

10、M22意法半導(dǎo)體STR91xST(意法半導(dǎo)體)公司采用ARM內(nèi)核的微處理器主要包括三個(gè)系列：采用Cortex-M3內(nèi)核的STM32系列、采用ARM7TDMI內(nèi)核的STR7系列和采用ARM966E-S內(nèi)核的STR9系列。STM32系列包含STM32101，STM32102和STM32103子系列；STR7系列包含STR710，STR730和STR750子系列；STR9系列包含STR910，STR911和STR912子系列。 23意法半導(dǎo)體STR91x采用96 MHz ARM966E-S內(nèi)核，帶有單周期的DSP指令和與介質(zhì)無關(guān)的聯(lián)網(wǎng)功能；具有優(yōu)化DMA數(shù)據(jù)流的10/100 M以太網(wǎng)接口；具有容量高

11、達(dá)96 KB的SRAM，544 KB的雙體閃存，SRAM或閃存都可以用于指令或數(shù)據(jù)存儲(chǔ)；支持USB，CAN，SPI，I2C，UART/IrDA和多個(gè)計(jì)時(shí)器，最多80個(gè)5 V兼容的GPIO；帶有10位ADC并具有全方位的CPU監(jiān)控功能；靈活的功耗和時(shí)鐘管理功能，具有多種低功耗模式和帶鬧鐘功能的低功耗實(shí)時(shí)時(shí)鐘。這一架構(gòu)允許同時(shí)訪問代碼和數(shù)據(jù)，從閃存執(zhí)行代碼的最高速度可達(dá)96 MIPS；同時(shí)，在外設(shè)和SRAM之間能夠?qū)崿F(xiàn)高達(dá)384 Mbps的DMA數(shù)據(jù)傳輸。大容量存儲(chǔ)器可滿足復(fù)雜的應(yīng)用、實(shí)時(shí)操作系統(tǒng)(RTOS)、通信協(xié)議棧和數(shù)據(jù)存儲(chǔ)的需求；雙體閃存是實(shí)現(xiàn)在線編程(IAP)和E2PROM仿真的理想結(jié)構(gòu)

12、。 24STR91x內(nèi)部結(jié)構(gòu)框圖257.3 構(gòu)造ARM微處理器最小硬件系統(tǒng)最小硬件系統(tǒng)通常是指以嵌入式處理器為核心，包含電源、時(shí)鐘和復(fù)位等保障處理器正常工作的基本硬件電路 通常還包括用于引導(dǎo)和裝載基本程序的存儲(chǔ)器電路，以及用于系統(tǒng)調(diào)試和監(jiān)控的調(diào)試接口電路。 26S3C2440A最小硬件系統(tǒng)ARM微處理器；電源模塊，包括CPU內(nèi)核和I/O接口電源電源；時(shí)鐘模塊，包括系統(tǒng)主時(shí)鐘和實(shí)時(shí)時(shí)鐘；復(fù)位模塊，包括系統(tǒng)上電復(fù)位、手動(dòng)復(fù)位和內(nèi)部復(fù)位；存儲(chǔ)器模塊，包括程序保存存儲(chǔ)器和程序運(yùn)行存儲(chǔ)器；JTAG調(diào)試接口模塊。27基于S3C44BOX開發(fā)的通用嵌入式系統(tǒng)的系統(tǒng)框架圖28電源模塊電源模塊是系統(tǒng)工作的能量來

13、源，其電壓、紋波、內(nèi)阻和驅(qū)動(dòng)能力等性能直接影響到系統(tǒng)工作的穩(wěn)定性，因此電源模塊在系統(tǒng)設(shè)計(jì)中至關(guān)重要。電源電壓一定要在系統(tǒng)需求的范圍之內(nèi)電源的驅(qū)動(dòng)能力一定要能滿足整個(gè)系統(tǒng)的功率需求電源紋波和電路干擾的處理在設(shè)計(jì)PCB時(shí)需要對(duì)模擬電源和數(shù)字電源進(jìn)行物理上的隔離29電源模塊30時(shí)鐘模塊時(shí)鐘模塊為系統(tǒng)提供同步工作信號(hào)，其穩(wěn)定性直接關(guān)系到系統(tǒng)的工作穩(wěn)定性 在ARM嵌入式系統(tǒng)中通常包括頻率較高的系統(tǒng)主時(shí)鐘和頻率較低的實(shí)時(shí)時(shí)鐘 S3C2440A時(shí)鐘模塊：16.9344 MHz的系統(tǒng)主時(shí)鐘32.768 KHz的實(shí)時(shí)時(shí)鐘 31時(shí)鐘模塊經(jīng)鎖相環(huán)后得到FCLK，HCLK，PCLK和UCLK四組時(shí)鐘信號(hào)：FCLK：A

14、RM920T內(nèi)核HCLK：AHB總線、存儲(chǔ)器控制器、中斷控制器、LCD控制器、DMA控制器和USB主機(jī)模塊PCLK：訪問APB總線的外設(shè)，如WDT，I2S，I2C，PWM定時(shí)器，MMC接口，ADC，UART，GPIO，RTC和SPI等模塊UCLK：USB模塊需要的48 MHz時(shí)鐘32時(shí)鐘模塊33復(fù)位模塊系統(tǒng)上電復(fù)位、手動(dòng)復(fù)位和內(nèi)部復(fù)位一般來說系統(tǒng)對(duì)外部復(fù)位信號(hào)波形有一定的要求，若不能滿足要求(例如持續(xù)時(shí)間過短)，則系統(tǒng)將不能正常工作。 34存儲(chǔ)器模塊存儲(chǔ)器模塊為系統(tǒng)程序的保存和運(yùn)行提供空間，在系統(tǒng)設(shè)計(jì)中主要根據(jù)處理器的存儲(chǔ)器接口選擇合適的存儲(chǔ)器芯片（存儲(chǔ)類型、容量、速度和接口類型 ）存放程序的

15、NAND Flash存儲(chǔ)器和用于程序運(yùn)行的SDRAM存儲(chǔ)器 “Steppingstone” 用于引導(dǎo)系統(tǒng)35存儲(chǔ)器模塊36調(diào)試接口ARM微處理器一般都采用JTAG作為調(diào)試接口nTRST，TMS，TCK，TDI和TDOLED燈對(duì)應(yīng)S3C2440引腳LED0S3C2410_GPC7LED1S3C2410_GPC5LED2S3C2410_GPH9LED3S3C2410_GPB4LED4S3C2410_GPG5LED5S3C2410_GPG6LED6S3C2410_GPG7LED7S3C2410_GPG8 LED接口及驅(qū)動(dòng)設(shè)計(jì)3838RegisterAddressR/WDescriptionReset

16、 valueGPGCON0 x56000060R/WConfigures the pins of port G0 x0GPGDAT0 x56000064R/WThe data register of port GUndefGPGUP0 x56000068R/WPull-up disable register of port G0 xfc00GPGCON是GPIO G端口的配置寄存器，它決定每個(gè)管腳使用什么功能，它可以配置管腳為輸入，輸出等功能GPGDAT是GPIO G端口的數(shù)據(jù)寄存器，如果端口被配置為輸出端口，則數(shù)據(jù)可以寫入到G口的數(shù)據(jù)寄存器中；如果端口被配置為輸入端口，則數(shù)據(jù)從G口的數(shù)據(jù)寄存

17、器中讀出數(shù)據(jù)GPGUP是GPIO G端口的上拉寄存器，它控制G口的上拉功能是否有效，為0時(shí)，上拉有效，為1時(shí)，上拉無效與GPIO（LED接口）相關(guān)的控制寄存器GPG817:1600=input10=EINT1601=Output11=ReservedGPG715:1400=input10=EINT1501=Output11=ReservedGPG613:1200=input10=EINT1401=Output11=ReservedGPG511:1000=input10=EINT1301=Output11=Reserved PORT G控制寄存器功能描述及控制字設(shè)置 ;設(shè)置GPG5GPG8(即L

18、ED4-LED7)為output GPGCON EQU 0 x56000060 ldr r0,=GPGCON ldr r1,r0 bic r1,r1,#0 x0003fc00 orr r1,r1,#0 x00015400 str r1,r0PORT G上拉寄存器功能描述及控制字設(shè)置GPGUPBitDescriptionGPG15:015:00: the pull up function attached to to the corresponding port pin is enabled.1: the pull up function is disabled ;禁止GPG5GPG8(即LED

19、4-LED7)端口的上拉電阻 GPUP EQU 0 x56000068ldr r0,=GPGUP ldr r1,r0 orr r1,r1,#0 x01e0 str r1,r0GPGDATBitDescriptionGPG15:015:0When the port is configured as an input port, the corresponding bit is the pin state.When the port is configured as an output port, the pin state is the same as the corresponding bit.When the port is configured as functional pin, the undefined value will be read. ; 點(diǎn)亮LED4，即GPG5(即LED4) 輸出為0 GPGDAT EQU 0 x56000064ldr r2,=GPGDAT ldr r3,r2orr r3,r3,#0 x01e0bic r3,r3,#0 x0020 str r3,r2 PORT G數(shù)據(jù)寄存器功能描述及操作 RS232串行接口設(shè)計(jì) RS232 COM PORT 原理圖（1）UART0行控制寄存器：主