計(jì)算機(jī)組成原理試題組合

1、計(jì)算機(jī)組成原理試題組合選擇題1下列數(shù)中最小的數(shù)是(B.(42)8兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位相同時(shí)會(huì)有可能產(chǎn)生溢出，在最高位不同時(shí)()。c.定不會(huì)產(chǎn)生溢出運(yùn)算器的主要功能是進(jìn)行()。c.邏輯運(yùn)算和算術(shù)運(yùn)算長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為()。前者可表示的數(shù)的范圍大但精度低計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是()程序。A.機(jī)器語(yǔ)言堆找尋址的原則是()。B.后進(jìn)先出組成組合邏輯控制器的主要部件有(B.PC、IR微程序控制器中，機(jī)器指令與微指令的關(guān)系是()。B.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行R

2、AM芯片串聯(lián)的目的是(),并聯(lián)的目的是()B.增加存儲(chǔ)單元數(shù)量，增加存儲(chǔ)器字長(zhǎng)在CPU與主存之間加入Cache,能夠提高CPU訪問存儲(chǔ)器的速率，一般情況下Cache的容量命中率，因此Cache容量.(c.越大，越高，只要幾十或幾百K就可達(dá)90%以上在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠()來(lái)區(qū)分的。不同的地址和指令代碼12.在釆用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是()。在DMA控制器本身發(fā)出的控制信號(hào)控制下完成的某機(jī)字長(zhǎng)32位，釆用定點(diǎn)整數(shù)表后，符號(hào)位為1位，尾數(shù)為31位，則原碼表示法可表示的最大正整數(shù)為，最小負(fù)整數(shù)為.(A.十(2311)，一(231_1)定點(diǎn)數(shù)補(bǔ)碼如法具有兩個(gè)特點(diǎn):一

3、是符號(hào)位與數(shù)值位一起參與運(yùn)算;二是相加后最高位上的進(jìn)位(。要舍去在定點(diǎn)運(yùn)算器中，無(wú)論釆用京符號(hào)位還是釆用單符號(hào)位，都必須要有溢出判斷電路，它一般用()來(lái)實(shí)現(xiàn)。C.異或門加法器釆蹲并行進(jìn)位的自的是(A.提高加法器的速度輸入輸出援令的功能是()oc.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送變址尋址方式中，操作數(shù)的有效地址等于()o變址寄存器內(nèi)容加上形式地址在控制器中，部件()用于接收并保存從內(nèi)存讀出的捕令內(nèi)容，在執(zhí)行本條指令的過(guò)程中提供本條指令的主要信息。C.結(jié)令寄存器IR每一條指令執(zhí)行時(shí)通常有分析指令、讀取指令、執(zhí)行指令等幾個(gè)步驟，他們的執(zhí)行順序應(yīng)該是()o讀取指令、分析指令、執(zhí)行指令若主存每個(gè)存儲(chǔ)

4、單元為16位，則()oC.其地址線與16無(wú)關(guān)CPU通過(guò)指令訪問主存所用的程序地址叫做()oA邏輯地址在獨(dú)立編址方式下，存儲(chǔ)單元和1/0設(shè)備是靠()來(lái)區(qū)分的。c不同的指令或不同的控制信號(hào)在中斷源設(shè)置一個(gè)中斷屏蔽觸發(fā)器，CPU可以根據(jù)需要對(duì)其執(zhí)行置1或清0操作，便可實(shí)現(xiàn)對(duì)該中斷源的()管理。B.中斷請(qǐng)求二、判斷題海明校驗(yàn)碼是對(duì)多個(gè)數(shù)據(jù)位使用多個(gè)校驗(yàn)位的一種檢錯(cuò)糾錯(cuò)編碼方案，不僅可以發(fā)現(xiàn)是否出錯(cuò)，還能發(fā)現(xiàn)是哪一位出錯(cuò)。(7直接尋址是在指令字中直接給出操作數(shù)本身而不再是操作數(shù)地址。(x)計(jì)算機(jī)中的流水線是把一個(gè)重復(fù)的過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程與其他子過(guò)程并行運(yùn)行。(7)CPU訪問存儲(chǔ)器的時(shí)間是

5、由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的時(shí)間越長(zhǎng)。(x)隨著CPU速度的不斷提升，程序查詢方式很少被釆用的原因是CPU與外設(shè)串行工作。(7)長(zhǎng)度相同缸格式不間的2種浮點(diǎn)數(shù)，前者尾數(shù)長(zhǎng)、階碼短，后者尾數(shù)姐、黯碼長(zhǎng)，其他規(guī)定均相同，則前者可褒示的數(shù)的荒圍大鼓樓度低。(X)輯對(duì)等址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與健移囊之和。(7)在多周期CPU系統(tǒng)中，不是所有指令使用梧間的執(zhí)行時(shí)間，前是指令籬要幾個(gè)周期就為其分配幾個(gè)周期。(7)徨相聯(lián)挾像可以轉(zhuǎn)化為直接映象或金相聯(lián)映象，所在說(shuō)，它是室接映象租金招模映象的普遍第式。(7)在釆用DMA方式高逮傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是通過(guò)為DMA專

6、設(shè)的數(shù)據(jù)總錢傳輸?shù)摹?x)三、簡(jiǎn)答題共29分)計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來(lái)自哪些部件？(8分)答:(l)CPU內(nèi)部的通用寄存器。此時(shí)應(yīng)在指令字中給出用到的寄存器編號(hào)(寄存器名)，通用寄存器的數(shù)量一般為幾個(gè)、十幾個(gè)，故在指令字中須為其分配2、3、4、5或更多一點(diǎn)的位數(shù)來(lái)表示一個(gè)寄存器。外圍設(shè)備(接口)中的一個(gè)寄存器。通常用設(shè)備編號(hào)、或設(shè)備入出端口地址、或設(shè)備映像地址(與內(nèi)存儲(chǔ)器地址統(tǒng)一編址的一個(gè)設(shè)備地址編號(hào))來(lái)表示。內(nèi)存儲(chǔ)器的一個(gè)存儲(chǔ)單元。此時(shí)應(yīng)在指令字中給出該存儲(chǔ)單元的地址。硬連線控制器是使用什么子部件來(lái)區(qū)分和表示指令不同的執(zhí)行步驟的？它的基本工作原理是什么？答:在硬連線控制器中，由節(jié)

7、拍發(fā)生器(timing)來(lái)區(qū)分指令不同的執(zhí)行步驟的。節(jié)拍發(fā)生器是由幾個(gè)觸發(fā)器電路實(shí)現(xiàn)的典型的時(shí)序邏輯電路，它為指令的每一個(gè)執(zhí)行步驟提供一個(gè)節(jié)拍狀態(tài)信號(hào)，而節(jié)拍狀態(tài)的變換標(biāo)明了一條指令執(zhí)行步驟的改序關(guān)系。計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)設(shè)計(jì)是如何實(shí)現(xiàn)容量大、速度快和成本低的要求的？答:將存儲(chǔ)器系統(tǒng)設(shè)計(jì)成由高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器組成的多級(jí)結(jié)構(gòu)。其中高速緩沖存儲(chǔ)器的存取速度與CPU速度處于同一個(gè)數(shù)量級(jí)，但其具有價(jià)格高、功挺大、集成度低的特點(diǎn)，所以不適合用作大容量的存儲(chǔ)器E主存儲(chǔ)器的存取速度略低，價(jià)格略高，具有集成度高、功耗低的特點(diǎn)，用來(lái)存儲(chǔ)經(jīng)常使用的數(shù)據(jù)或程序;輔助存儲(chǔ)器是存取速度相對(duì)較慢但存儲(chǔ)容量

8、較大的存儲(chǔ)器，用來(lái)存儲(chǔ)不太常用的大部分程序和數(shù)據(jù)。什么是總線周期？答:總線周期，通常指的是通過(guò)總線完成一次內(nèi)存讀寫操作或完成一次輸入/輸出設(shè)備的讀寫操作所必需的時(shí)間。依據(jù)具體的操作性質(zhì)，可以把一個(gè)總線周期分為內(nèi)存讀周期，內(nèi)存寫周期，1/0讀周期，I/O寫周期4種類型。什么是指令屬期？舉例說(shuō)明一個(gè)指令周期往往要包含哪幾個(gè)執(zhí)有步驟？答:指令周期通常是指計(jì)算機(jī)執(zhí)行一條指令所用的時(shí)間。一個(gè)指令周期往往要包含幾個(gè)執(zhí)行步驟，例如可能包括讀取指令、指令譯碼和讀寄存器組、ALU執(zhí)行運(yùn)算、讀寫內(nèi)存或接口、數(shù)據(jù)寫回寄存器組這5個(gè)步暖。簡(jiǎn)述微程序控制器的基本工作原理。答:微程序控制棒是用多條數(shù)指令解釋執(zhí)行每一條指令

9、的功能，硬件組成中的核心線路是一個(gè)被稱為控制存儲(chǔ)器的部件用ROM芯片實(shí)瓏)，用于保存自敢指令(指令一個(gè)執(zhí)行步費(fèi)用到的控制信號(hào)的集合組成的微程序。在程序執(zhí)行過(guò)程中，將按照指令及其執(zhí)行步驟，依次從控錨存錨器中讀出一條微指令，用擻指令中的微命令字段控制各執(zhí)衍部件的運(yùn)行功能，并用下地址字政形成下一條微指令的地址，使得微程序可以連續(xù)運(yùn)行。在計(jì)算機(jī)中釆用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)，是建立在程序的什么原理之上的？這一原理主要體現(xiàn)在哪些方面？答:多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)的運(yùn)行原理是建立在程序運(yùn)行的局部性原理之上的。它主要體現(xiàn)在如于3個(gè)方面:時(shí)間方面，在一小段時(shí)間內(nèi)，最近被訪問過(guò)的程序和數(shù)據(jù)很可能再次被訪問;空間方面，這

10、些最近被訪問過(guò)的程序和數(shù)據(jù)，往往集中在一小片存儲(chǔ)區(qū)域中;在指令執(zhí)行順序方面，指令的順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性要大。8什么是數(shù)據(jù)傳送控制牛的異步通信方式？答:交換數(shù)據(jù)的過(guò)程中，通信設(shè)備的雙方都需要對(duì)時(shí)間上的配合關(guān)系進(jìn)行控制，這就是數(shù)據(jù)傳送控制，或稱為總線通信控制，通常又稱為同步問題。數(shù)據(jù)傳送時(shí)雙方使用各自的時(shí)鐘信號(hào)的通信方式稱為異步通信方式。異步通信的雙方釆用應(yīng)答方式”(又稱握手方式)解決數(shù)據(jù)傳輸過(guò)程中的時(shí)間配合關(guān)系，而不是使用同一個(gè)時(shí)鐘信號(hào)進(jìn)行同步。為此，CPU必須再提供一個(gè)時(shí)鐘信號(hào)，通知接收設(shè)備接受已發(fā)送過(guò)去的數(shù)據(jù)。接收設(shè)備還將用這一時(shí)鐘信號(hào)作為自己接收數(shù)據(jù)時(shí)的選通信號(hào)。四、計(jì)算題把正確的答

11、案或選擇寫進(jìn)括號(hào)內(nèi)(二進(jìn)制需要小數(shù)點(diǎn)后保留8位)。(0.625)Y、-Y10=(0.011000100101)BCD=(0.101)2=(0.A)16(lAA)16=(000110101010)2=(426)16已知定點(diǎn)小數(shù)的真值X=0.1001,Y=0.0101,分別計(jì)算:(l)X原、X補(bǔ)、-X補(bǔ);解:X原=(1.1001)，X補(bǔ)=(1.0111)，-X補(bǔ)=(0.1001)(2)Y原、Y補(bǔ)補(bǔ);Y原=（0.0101），Y補(bǔ)=（0.0101），-Y補(bǔ)=（1.1011）（3）X十Y補(bǔ)和Y-X補(bǔ)。X十Y補(bǔ)=（1.1100），Y-X補(bǔ)=（0.1110）四、計(jì)算題每小題10分，共20分將十進(jìn)制數(shù)0.276和47化成二進(jìn)制數(shù)，再寫出各自的原碼、反碼、補(bǔ)碼表示（符號(hào)位和數(shù)值位共8位）。(-3.275=(-0