全套課件·《微型計(jì)算機(jī)原理與接口技術(shù)》1

1、微型計(jì)算機(jī)原理與接口技術(shù) 目 錄 第一章微型計(jì)算機(jī)概論 第二章Intel80 x86微處理器 第三章半導(dǎo)體存儲(chǔ)器及其接口 第四章微型計(jì)算機(jī)輸入/輸出系統(tǒng)概述 第五章并行接口技術(shù) 第六章定時(shí)/計(jì)數(shù)技術(shù)及其接口 第七章串行通信及串行接口技術(shù) 第八章中斷技術(shù)及中斷控制器 第九章DMA技術(shù)及DMA控制器 第十章總線技術(shù) 第十一章人機(jī)接口技術(shù)微型計(jì)算機(jī)概述微型計(jì)算機(jī)系統(tǒng)的組成計(jì)算機(jī)中數(shù)和字符的表示二進(jìn)制運(yùn)算習(xí)題與思考 第一章 微型計(jì)算機(jī)概述 目 錄幫助退 出下一章 第二章 Intel 8086微處理器 Intel 8086微處理器80 x86高檔微處理器習(xí)題與思考上一章目 錄幫助退 出下一章 第三章 半

2、異體存儲(chǔ)器及其接口 存儲(chǔ)器概述隨機(jī)存取存儲(chǔ)器RAM只讀存儲(chǔ)器ROM半導(dǎo)體存儲(chǔ)器接口存儲(chǔ)體系結(jié)構(gòu)習(xí)題與思考上一章目 錄幫助退 出下一章上一章目 錄幫助退 出下一章 第四章 微機(jī)接口技術(shù)概述 微機(jī)接口技術(shù)概述輸入/輸出控制方式習(xí)題與思考上一章目 錄幫助退 出下一章目 錄幫助退 出下一章 第五章 并行接口技術(shù) 并行通信及并行接口可編程并行接口8255A8255A的應(yīng)用習(xí)題與思考上一章目 錄幫助退 出下一章第六章 定時(shí)/計(jì)數(shù)技術(shù)及其接口 定時(shí)/計(jì)數(shù)技術(shù)概述可編程定時(shí)器/計(jì)數(shù)器82538253的應(yīng)用習(xí)題與思考上一章目 錄幫助退 出下一章第七章 串行通信及串行接口技術(shù) 串行通信概述可編程串行接口8251A

3、8251A的應(yīng)用習(xí)題與思考上一章目 錄退 出下一章幫助第八章 中斷技術(shù)及中斷控制器中斷技術(shù)概述8086中斷系統(tǒng)8259A中斷控制器8259A在微機(jī)系統(tǒng)中的應(yīng)用習(xí)題與思考上一章目 錄退 出下一章幫助第九章 DMA技術(shù)及DMA控制器直接存儲(chǔ)器存?。―MA）概述可編程DMA控制器8237ADMA技術(shù)在微機(jī)系統(tǒng)中的應(yīng)用習(xí)題與思考上一章目 錄退 出下一章幫助總線技術(shù)概述 系統(tǒng)總線 局部總線 習(xí)題與思考 第十章 總線技術(shù) 上一章目 錄退 出下一章上一章目 錄退 出下一章幫助第十一章 人機(jī)接口技術(shù)鍵盤及其接口技術(shù) 鼠標(biāo)器及其接口技術(shù)顯示器及其接口技術(shù) 打印機(jī)及其接口技術(shù)外存儲(chǔ)器及其接口 其它人機(jī)接口設(shè)備習(xí)題

4、與思考上一章目 錄退 出幫助1.1 微型計(jì)算機(jī)概述微型計(jì)算機(jī)是以微處理器為核心，配以存儲(chǔ)器、輸入/輸出接口電路和系統(tǒng)總線構(gòu)成的計(jì)算機(jī)。以微處理器的發(fā)展為標(biāo)志，自1971年出現(xiàn)微處理器開始，已推出六代產(chǎn)品：第一代微處理器（19711973）以4位微處理器和低檔8位微處理器為代表第二代微處理器（19741978）以中高檔8位微處理器為代表第三代微處理器（19791984）以16位微處理器為代表第四代微處理器（19851992）以32位微處理器為代表第五代微處理器（19932000）以超級(jí)32位微處理器為代表1.1.1 微型計(jì)算機(jī)的產(chǎn)生與發(fā)展第六代微處理器（2001年以后）以64位微處理器為代表幫

5、助1.1.2 微型計(jì)算機(jī)的特點(diǎn)1體積小、重量輕、功耗低 2功能強(qiáng)3可靠性高 4價(jià)格廉 5結(jié)構(gòu)靈活，適應(yīng)性強(qiáng) 6使用方便、維護(hù)容易 1、按字長(zhǎng)分類：1.1.3 微型計(jì)算機(jī)的分類 4位機(jī) / 8位機(jī) / 16位機(jī) / 32位機(jī) / 64位機(jī)2、按結(jié)構(gòu)分類：?jiǎn)纹瑱C(jī) / 單板機(jī) / 多板機(jī) / 微型計(jì)算機(jī)3、按制造工藝分類：MOS型微機(jī) / 雙極型微機(jī) 1.1.4 微型計(jì)算機(jī)的主要性能指標(biāo)（1）字長(zhǎng)（2）內(nèi)存容量（3）主頻（4）運(yùn)算速度（5）指令系統(tǒng)（6）可靠性（7）兼容性（8）性能價(jià)格比1.1.5 微型計(jì)算機(jī)的應(yīng)用1、科學(xué)計(jì)算2、信息管理3、過程控制4、計(jì)算機(jī)網(wǎng)絡(luò)與通信5、計(jì)算機(jī)輔助教學(xué)、設(shè)計(jì)、制造

6、6、儀器儀表與家電控制1.2 微型計(jì)算機(jī)系統(tǒng)的組成1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng)CPUROMI/O接口1I/O接口nAB外部設(shè)備1外部設(shè)備nDBCBRAM1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng) 存儲(chǔ)器 運(yùn)算器 控制器輸入設(shè)備輸入接口輸出設(shè)備輸出接口微處理器微型計(jì)算機(jī)1.2 微型計(jì)算機(jī)系統(tǒng)的組成1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng)1 微處理器2 內(nèi)存儲(chǔ)器3 輸入/輸出接口4 系統(tǒng)總線5 外部設(shè)備1.2 微型計(jì)算機(jī)系統(tǒng)的組成1、系統(tǒng)軟件:操作系統(tǒng) 服務(wù)型程序 語(yǔ)言處理程序 2、應(yīng)用軟件 :定制應(yīng)用軟件通用應(yīng)用軟件1.2 微型計(jì)算機(jī)系統(tǒng)的組成1.2.2 微型計(jì)算機(jī)的軟件系統(tǒng) 微處理器：又稱微處理機(jī)，是由一片

7、或幾片大規(guī)模集成電路組成的具有運(yùn)算器和控制器功能的中央處理器部件 微型計(jì)算機(jī)：又稱主機(jī)或微機(jī)，是以微處理器為核心部件，再配上內(nèi)存儲(chǔ)器、輸入/輸出接口電路及系統(tǒng)總線所構(gòu)成的計(jì)算機(jī) 微型計(jì)算機(jī)系統(tǒng)：是以微型計(jì)算機(jī)為核心，配以相應(yīng)的輸入/輸出外設(shè)、電源、輔助電路以及指揮微型計(jì)算機(jī)工作的系統(tǒng)軟件所構(gòu)成的系統(tǒng) 1.2.3 微處理器、微型計(jì)算機(jī)及微型計(jì)算機(jī)系統(tǒng)硬件系統(tǒng)軟件系統(tǒng)主機(jī)外部設(shè)備電源、機(jī)箱、輔助電路微型計(jì)算機(jī)系統(tǒng) 微處理器 內(nèi)存儲(chǔ)器 I/O接口電路 系統(tǒng)總線算術(shù)邏輯單元控制單元寄存器組ROMRAM地址總線數(shù)據(jù)總線控制總線輸入/輸出設(shè)備外存儲(chǔ)器系統(tǒng)軟件應(yīng)用軟件操作系統(tǒng)服務(wù)型程序語(yǔ)言處理程序1.2.3

8、 微處理器、微型計(jì)算機(jī)及微型計(jì)算機(jī)系統(tǒng)1.3 計(jì)算機(jī)中數(shù)和字符的表示1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換進(jìn)位計(jì)數(shù)制是一種計(jì)數(shù)方法，十進(jìn)制數(shù)是人們最熟悉、最常用的，計(jì)算機(jī)中采用二進(jìn)制數(shù)，為了表示方便，我們有時(shí)使用十六進(jìn)制數(shù)或八進(jìn)制數(shù)1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換（3E9F.A8）16或3E9F.A8H逢十六進(jìn)一，借一當(dāng)十六0123456789ABCDEF16十六進(jìn)制（1234.56）10或1234.56D逢十進(jìn)一，借一當(dāng)十012345678910十進(jìn)制（4527.06）8或4527.06Q逢八進(jìn)一，借一當(dāng)八012345678八進(jìn)制（1010.01）2或1010.01B逢二進(jìn)一，借一當(dāng)二

9、0 12二進(jìn)制表示方法示例進(jìn)位規(guī)則有效數(shù)碼基數(shù)計(jì)數(shù)制1.3 計(jì)算機(jī)中數(shù)和字符的表示二進(jìn)制數(shù) 十進(jìn)制數(shù)：各位二進(jìn)制數(shù)碼乘以對(duì)應(yīng)位的權(quán)之和 十六進(jìn)制數(shù)十進(jìn)制數(shù)：各位十六進(jìn)制數(shù)碼乘以對(duì)應(yīng)位的權(quán)之和 1、2、例如：= 122 +121 + 020 + 02-1 + 12-2 D= 6. 25 D= 5161 + 11160 + 1216-1D= 91. 75 D110.01B5B.CH1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換十進(jìn)制數(shù) 二進(jìn)制數(shù)：（整數(shù)部分） 除2取余，直至商為 0十進(jìn)制數(shù) 二進(jìn)制數(shù)：（小數(shù)部分） 乘 2 取整，直至積為 0 ，或達(dá)到精度要求例如：6.

10、 25 D= 110.01B6/2 商3 余03/2 商1 余11/2 商0 余10.252 積 0.5整數(shù)部分為00.52 積 1.0 整數(shù)部分為 10.0 3、1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換十進(jìn)制數(shù) 十六進(jìn)制數(shù)：（整數(shù)部分） 除16取余，直至商為 0十進(jìn)制數(shù) 十六進(jìn)制數(shù)：（小數(shù)部分） 乘 16 取整，直至積為 0 ，或達(dá)到精度要求例如：91.75 D= 5B.CH91/16 商5 余11即B5/16 商0 余 5 0.7516 積 12.0 整數(shù)部分為C0.0 4、1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換二進(jìn)制數(shù) 十六進(jìn)制數(shù)：一位十六進(jìn)制數(shù)唯一對(duì)應(yīng) 4 位二進(jìn)制數(shù) 例如：= 0110

11、.0100B5 B.CH110.01B= 6. 4H= 0101 1011.1100B= 1011011.11B5、數(shù)值型數(shù)據(jù)：無符號(hào)數(shù)、帶符號(hào)數(shù)二進(jìn)制帶符號(hào)數(shù)的符號(hào)位表示：使用二進(jìn)制編碼的最高位，“0”表示“正”，“1”表示“負(fù)”機(jī)器數(shù)：將符號(hào)位與數(shù)值位一起予以數(shù)值化的數(shù)真值：機(jī)器數(shù)所代表的數(shù)值為該機(jī)器數(shù)的真值常用帶符號(hào)數(shù)編碼：原碼、反碼、補(bǔ)碼、過余碼等1.3.2 計(jì)算機(jī)中數(shù)值信息的表示1.3.2 計(jì)算機(jī)中數(shù)值信息的表示1、原碼 最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，其余各位表示數(shù)值的絕對(duì)值大小 以機(jī)器字長(zhǎng)為8位為例： + 1 原 = 00000001B =01H+127原= 011111

12、11B =7FH + 0 原 = 00000000B =00H - 1 原 = 10000001B =81H-127原 = 11111111B =FFH - 0 原 = 10000000B =80H1.3.2 計(jì)算機(jī)中數(shù)值信息的表示2、反碼 最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的反碼與原碼的表示相同，負(fù)數(shù)的反碼為其原碼除符號(hào)位之外的其余各位按位取反 以機(jī)器字長(zhǎng)為8位為例： + 1 反= 00000001B =01H+127反=01111111B =7FH + 0 反= 00000000B =00H - 1 反= 10000001B =11111110B =FEH-127反= 11111

13、111B =10000000B =80H - 0 反= 10000000B =11111111B =FFH1.3.2 計(jì)算機(jī)中數(shù)值信息的表示、補(bǔ)碼 正數(shù)的補(bǔ)碼與原碼的表示相同，負(fù)數(shù)的補(bǔ)碼為其原碼除符號(hào)位之外的各位按位取反后再加1以機(jī)器字長(zhǎng)為8位為例： + 1 補(bǔ) = 00000001B =01H+127補(bǔ)= 01111111B =7FH + 0 補(bǔ) = 00000000B =00H - 1 補(bǔ) = 10000001B +1 =11111110B+1 =FFH-127補(bǔ) = 11111111B+1 =10000000B+1 =81H - 0 補(bǔ) = 10000000B+1 =11111111B+

14、1 =00H4、過余碼 又稱移碼，是將真值在數(shù)軸上往正方向平移2n-1后得到的編碼。即將真值加上一個(gè)正數(shù)2n-1，這個(gè)加上去的正數(shù)稱為過余量 以機(jī)器字長(zhǎng)為8位，過余量為128為例： + 1 過余 = 128+1 = 129 = 100000001B+127過余= 128+127 = 255 = 11111111B + 0 過余 = 128+0 = 128 = 100000000B - 1 過余 = 128-1 = 127 = 01111111B-127過余 = 128-127 = 1 = 000000001B - 0 過余 = 128-0 = 128 = 100000000B1.3.2 計(jì)算機(jī)

15、中數(shù)值信息的表示5、補(bǔ)碼與真值的轉(zhuǎn)換 正數(shù)的補(bǔ)碼等于其真值，即正數(shù)補(bǔ)碼的真值就等于正數(shù)補(bǔ)碼本身的二進(jìn)制值1.3.2 計(jì)算機(jī)中數(shù)值信息的表示以機(jī)器字長(zhǎng)為8位為例：X補(bǔ)=01010011B時(shí)，正數(shù)，即X=+1010011B+83X補(bǔ)=10101101B時(shí)，負(fù)數(shù)，將X補(bǔ)按位取反再加1，得到01010011B83，即X-83對(duì)于負(fù)數(shù)的補(bǔ)碼首先確定其符號(hào)位，然后將補(bǔ)碼按位全部取反再加1，即得到其真值的絕對(duì)值1、定點(diǎn)數(shù)：小數(shù)點(diǎn)位置固定不變定點(diǎn)整數(shù)：小數(shù)點(diǎn)隱含于最末位的后面定點(diǎn)小數(shù)：小數(shù)點(diǎn)隱含于最高位的前面2、浮點(diǎn)數(shù)：小數(shù)點(diǎn)位置可以改變符號(hào)位階碼尾碼1.3.3 數(shù)的定點(diǎn)和浮點(diǎn)表示1、ASCII碼（美國(guó)信息交

16、換標(biāo)準(zhǔn)代碼）ASCII碼表包括52個(gè)大小寫英文字母、09數(shù)字、一些運(yùn)算符號(hào)、標(biāo)點(diǎn)符號(hào)、其它專用符號(hào)、控制符號(hào)一個(gè)ASCII碼由7 位二進(jìn)制編碼組成，在一個(gè)字節(jié)中最高一位空閑，用0補(bǔ)充5AH42H41HASCII碼zba字符7AH62H61HASCII碼Z39H920H空格0DH回車B31H10AH換行A30H007H響鈴字符ASCII碼字符ASCII碼字符常用ASCII碼1.3.4 計(jì)算機(jī)中文字信息的表示1.3.4 計(jì)算機(jī)中文字信息的表示2、BCD碼用4位二進(jìn)制數(shù)來表示1位十進(jìn)制數(shù)的編碼方法稱為二進(jìn)制編碼的十進(jìn)數(shù)或稱為二十進(jìn)制數(shù)，簡(jiǎn)稱BCD碼11117011111106011011015010

17、1110040100101130011ABCDEF10102001091001100018100000000十進(jìn)制數(shù)BCD編碼十進(jìn)制數(shù)BCD編碼這六種情況在BCD碼中不允許出現(xiàn)8421-BCD編碼表1.3.4 計(jì)算機(jī)中文字信息的表示3、漢字編碼 漢字輸入碼：利用鍵盤輸入漢字的輸入編碼數(shù)字編碼、字音編碼、字形編碼、音形編碼 漢字交換碼：用2個(gè)7位表示的標(biāo)準(zhǔn)編碼國(guó)標(biāo)碼（一級(jí)漢字3755個(gè)、二級(jí)漢字3008個(gè)） 漢字內(nèi)碼：計(jì)算機(jī)系統(tǒng)內(nèi)部存儲(chǔ)和處理漢字信息時(shí)所使用的編碼 漢字字形碼：表示漢字形狀的編碼點(diǎn)陣字形、輪廓字形1.4 二進(jìn)制運(yùn)算1.4.1 補(bǔ)碼的加減法運(yùn)算X補(bǔ)- Y補(bǔ)=X補(bǔ)+-Y補(bǔ)X+Y補(bǔ) =

18、 X補(bǔ)+Y補(bǔ)X-Y補(bǔ) = X補(bǔ)- Y補(bǔ)補(bǔ)碼加減法運(yùn)算公式：二進(jìn)制加法運(yùn)算規(guī)則：二進(jìn)制減法運(yùn)算規(guī)則：0+0=0 0-0=0 0+1=1 0-1=1 (有借位) 1+0=1 1-0=11+1=0 (有進(jìn)位) 1-1=0 1.4 二進(jìn)制運(yùn)算1.4. 邏輯運(yùn)算與運(yùn)算規(guī)則：或運(yùn)算規(guī)則：0與0=0 0或0=0 0與1=0 0或1=1 1與0=0 1或0=11與1=1 1或1=1 異或運(yùn)算規(guī)則：非運(yùn)算規(guī)則：0異或0=0 非0=1 0異或1=1 非1=0 1異或0=1 1異或1=0習(xí)題與思考 簡(jiǎn)述微型計(jì)算機(jī)系統(tǒng)的組成及各部分作用 填空1、微型計(jì)算機(jī)系統(tǒng)由_子系統(tǒng)和_子系統(tǒng)兩部分組成2、計(jì)算機(jī)軟件分為_軟件和_

19、軟件硬件軟件系統(tǒng)應(yīng)用 舉例說明微型計(jì)算機(jī)的特點(diǎn)及其應(yīng)用( ) 15H=21D=1000101B( ) 求一個(gè)數(shù)的補(bǔ)碼就是對(duì)其求補(bǔ)( ) 8位二進(jìn)制補(bǔ)碼0D8H表示的真值是40 判斷對(duì)錯(cuò)2.1 Intel8086微處理器 第二章2.1.1 8086微處理的主要特性 數(shù)據(jù)總線：16位端口地址線：16位 地址總線：20位時(shí)鐘頻率：5MHz 內(nèi)存空間：CPU可直接尋址1MB內(nèi)存空間 指令系統(tǒng)：90多條指令 尋址方式：7種基本尋址方式 中斷功能：內(nèi)部中斷、外部中斷，256級(jí)中斷 工作模式：?jiǎn)翁幚砥鞴ぷ髂Ｊ健⒍嗵幚砥鞴ぷ髂Ｊ?流水線工作方式：取指令、執(zhí)行指令并行進(jìn)行 兼容性：與8080、8085兼容 2.

20、1.2 8086微處理的內(nèi)部結(jié)構(gòu)執(zhí)行單元（EU）總線接口單元（BIU） 總線控制邏輯 指令指針寄存器IP 段寄存器 地址加法器 指令隊(duì)列緩沖器1、BIU第二章執(zhí)行單元（EU）總線接口單元（BIU） 算術(shù)邏輯單元（ALU） EU控制電路 寄存器組、U2.1.2 8086微處理的內(nèi)部結(jié)構(gòu)第二章 CPU取指過程2.1.2 8086微處理的內(nèi)部結(jié)構(gòu)執(zhí)行單元（EU）總線接口單元（BIU）存儲(chǔ)器DBCBAB第二章 CPU向內(nèi)存寫數(shù)過程2.1.2 8086微處理的內(nèi)部結(jié)構(gòu)執(zhí)行單元（EU）總線接口單元（BIU）存儲(chǔ)器DBCBAB第二章 EU取指、譯碼過程2.1.2 8086微處理的內(nèi)部結(jié)構(gòu)執(zhí)行單元（EU）總線

21、接口單元（BIU）存儲(chǔ)器DBCBAB第二章 8086EUBIUBUS取指1忙取指2忙執(zhí)指1取指3忙執(zhí)指2取指4忙執(zhí)指3取指5忙執(zhí)指4ttt3、8086的內(nèi)部結(jié)構(gòu)特點(diǎn)： 指令的提取與執(zhí)行分別由BIU和EU兩部件完成，二者既獨(dú)立又相互配合并行工作。第二章執(zhí)指5忙2.1.2 8086微處理的內(nèi)部結(jié)構(gòu)2.1.3 8086寄存器結(jié)構(gòu)第二章 1、數(shù)據(jù)寄存器AX、BX、CX、DX (16位) AX、AL（累加器）用于完成各種運(yùn)算和傳送移位等操作，在乘法、除法指令中約定使用AX、AH、AL存放相關(guān)數(shù)據(jù)，在I/O指令中約定使用AX、AL存放I/O數(shù)據(jù)BX（基址寄存器）在存儲(chǔ)器間接尋址時(shí)用于存放段內(nèi)偏移地址CX（

22、計(jì)數(shù)寄存器）在循環(huán)處理指令和串處理指令中約定使用CX存放循環(huán)次數(shù)，實(shí)現(xiàn)計(jì)數(shù)控制，在移位指令中約定使用CL存放移位次數(shù) DX（數(shù)據(jù)寄存器）在間接尋址的I/O指令中用于存放端口地址，在字乘法、字除法指令中也約定使用DX存放雙字?jǐn)?shù)據(jù)的高位部分 第二章 2、專用寄存器SP、BP、SI、DI (16位) 用來存放操作數(shù)或偏移地址SP（堆棧指針寄存器）用來指示棧頂?shù)钠频刂?，一般用于訪問堆棧的棧頂單元BP（基址指針寄存器）用來指示堆棧段某一操作數(shù)所在單元的偏移地址，一般用于訪問堆棧段內(nèi)任意單元SP、BP一般與SS寄存器聯(lián)用以確定堆棧段中某一存儲(chǔ)單元的地址SI（源變址寄存器）用來存放源操作數(shù)偏移地址 DI（

23、目的變址寄存器）用來存放目的操作數(shù)偏移地址 SI、DI一般與DS聯(lián)用,用來確定數(shù)據(jù)段中某一存儲(chǔ)單元的地址，在串操作指令中DI默認(rèn)與ES聯(lián)用2.1.3 8086寄存器結(jié)構(gòu)第二章用來存放代碼段、數(shù)據(jù)段、堆棧段、附加段的段基址 3、段寄存器CS、DS、SS、ES(16位) 用來存放代碼段中的指令的偏移地址 4、指令指針寄存器IP(16位) 在程序運(yùn)行的過程中，IP自動(dòng)加“1” ，始終指向下一條指令首字節(jié)，它與CS寄存器聯(lián)用確定下一條指令的物理地址，是用來控制指令序列的執(zhí)行流程的寄存器2.1.3 8086寄存器結(jié)構(gòu)第二章6個(gè)狀態(tài)位記錄指令操作后結(jié)果的狀態(tài)信息，由CPU根據(jù)結(jié)果自動(dòng)設(shè)置CF 進(jìn)位標(biāo)志SF

24、 符號(hào)標(biāo)志OF 溢出標(biāo)志PF 奇偶標(biāo)志ZF 零標(biāo)志AF 輔助進(jìn)位標(biāo)志CFPFAFZFOFSFTFIFDF3 個(gè)控制位控制處理器的操作，根據(jù)需要由程序用指令設(shè)置DF 方向標(biāo)志IF 中斷允許標(biāo)志TF 陷阱標(biāo)志 5、標(biāo)志寄存器FLAG (16位) 2.1.3 8086寄存器結(jié)構(gòu)2.1.4 8086總線的工作周期第二章指令周期：執(zhí)行一條指令所需的時(shí)間，不同指令的指令周期不等長(zhǎng)總線周期：CPU訪問內(nèi)存或I/O端口存/取一個(gè)數(shù)據(jù)或指令所用的時(shí)間，一個(gè)基本的總線周期由個(gè)時(shí)鐘周期組成時(shí)鐘周期：時(shí)鐘脈沖的重復(fù)周期 典型的8086總線周期時(shí)序 T1T2T3T4T1T2T3TwT4TITIT1T2T3TwTwT4空

25、閑周期CLK等待周期等待周期2.1.5 8086的引腳及工作模式第二章 1、工作模式 最小模式：?jiǎn)挝⑻幚砥髂Ｊ?，系統(tǒng)中只有一個(gè)8086微處理器，所有的總線控制信號(hào)均由CPU直接產(chǎn)生，因此系統(tǒng)中的總線控制電路少，控制信號(hào)較少，一般不必接總線控制器最大模式：多微處理器模式，系統(tǒng)中可包含2個(gè)或2個(gè)以上微處理器，其中一個(gè)8086為主處理器，其他的微處理器為協(xié)處理器（如8087、8089）系統(tǒng)中控制信號(hào)較多，需要通過總線控制器與總線相連，控制總線驅(qū)動(dòng)能力較強(qiáng) 2.1.5 8086的引腳及工作模式第二章 2、引腳功能 80862.1.5 8086的引腳及工作模式第二章 3、8086最小模式下的典型配置 2

26、.1.5 8086的引腳及工作模式第二章 4、8086最大模式下的典型配置 第二章2.1.6 8086的存儲(chǔ)器組織及I/O組織 線性地址 微型計(jì)算機(jī)的內(nèi)存儲(chǔ)器以字節(jié)為基本單位存儲(chǔ)信息，每個(gè)字節(jié)占用一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元給定一個(gè)惟一的地址，這個(gè)地址稱為物理地址，物理地址以二進(jìn)制無符號(hào)整數(shù)形式從0開始編號(hào)，順序增1 內(nèi)存儲(chǔ)器編址00000H00001H00002H00003H00004H00005H00006H00007H1、8086存儲(chǔ)器組織第二章1、8086存儲(chǔ)器組織2.1.6 8086的存儲(chǔ)器組織及I/O組織 數(shù)據(jù)存儲(chǔ) 例：字節(jié)：（0006H）=34H 規(guī)則字：（0006H）=1234H

27、 非規(guī)則字：（0009H）=5678H 第二章2.1.6 8086的存儲(chǔ)器組織及I/O組織 分段技術(shù) 8086系統(tǒng)把1MB的內(nèi)存空間分為若干個(gè)段，要求：每段的容量不超過64KB段內(nèi)起始地址必須能被16整除各段的功能因具體用途而定，可分為代碼段、數(shù)據(jù)段、堆棧段、附加段段內(nèi)起始單元地址的高16位（低4位為0）稱為段基址，段內(nèi)某單元距首單元的位移量稱為偏移地址/有效地址0000 H0001 H0002 H0003 H0004 H12340H12341H12342H12343H12344H.物理地址段內(nèi)偏移地址段基址偏移地址0000 H0001 H0002 H0003 H0004 H.1234 H 1

28、、8086存儲(chǔ)器組織第二章2.1.6 8086的存儲(chǔ)器組織及I/O組織 分段技術(shù) 在8086系統(tǒng)中，每個(gè)存儲(chǔ)單元都可以用兩種地址表示：物理地址 是內(nèi)存中信息存儲(chǔ)的實(shí)際地址邏輯地址（段基址：偏移地址）是允許在程序中編排的地址CPU必須按照物理地址對(duì)對(duì)內(nèi)存進(jìn)行尋址，訪存時(shí)首先把邏輯地址轉(zhuǎn)換為物理地址，然后再對(duì)內(nèi)存單元進(jìn)行讀/寫物理地址與邏輯地址：000016位段基址20位物理地址地址加法器16位段基址16位偏移地址1、8086存儲(chǔ)器組織第二章5128位奇地址存儲(chǔ)體5128位偶地址存儲(chǔ)體00000H00002H00004H.00001H00003H00005H.2.1.6 8086的存儲(chǔ)器組織及I/

29、O組織 分體結(jié)構(gòu) 1、8086存儲(chǔ)器組織D7D0偶地址存儲(chǔ)體SEL A19A1D7D0奇地址存儲(chǔ)體SEL A19A1DBD7D0D15D8ABA19A1A0BHE第二章2.1.6 8086的存儲(chǔ)器組織及I/O組織2、8086的I/O空間8086系統(tǒng)與外部設(shè)備之間通過I/O接口芯片聯(lián)系每個(gè)I/O芯片內(nèi)部都有一個(gè)或幾個(gè)I/O端口（寄存器），每個(gè)端口對(duì)應(yīng)一個(gè)端口號(hào)（又稱端口地址），8086系統(tǒng)允許有64K個(gè)8位端口，兩個(gè)相鄰的8位端口可以組成一個(gè)16位的端口指令系統(tǒng)提供了IN及OUT指令訪問端口，CPU在執(zhí)行這樣的指令時(shí)，會(huì)從硬件上產(chǎn)生有效的RD信號(hào)或WR信號(hào)，同時(shí)使M/IO信號(hào)變?yōu)榈碗娖?，通過外部

30、邏輯電路的組合產(chǎn)生對(duì)I/O端口的讀/寫信號(hào)第二章 一臺(tái)微機(jī)在運(yùn)行過程中，需要CPU執(zhí)行許多操作，8086CPU的操作主要有以下幾種： 系統(tǒng)復(fù)位與啟動(dòng)操作 總線讀/寫操作 中斷操作 最小模式下的總線保持請(qǐng)求響應(yīng)操作 最大模式下的總線請(qǐng)求/允許/釋放操作2.1.7 8086的總線操作及時(shí)序第二章1、系統(tǒng)復(fù)位與啟動(dòng)操作8086的復(fù)位和啟動(dòng)操作是通過RESET引腳的觸發(fā)信號(hào)執(zhí)行的， 8086要求復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期的高電平，若是初次上電則要求至少維持50s的高電平當(dāng)RESET信號(hào)一進(jìn)入高電平，8086就會(huì)結(jié)束現(xiàn)行操作，進(jìn)入內(nèi)部復(fù)位狀態(tài)，并將CPU內(nèi)部將全部寄存器置為初值0000H其它寄存器空指

31、令隊(duì)列0000HES寄存器0000HSS寄存器0000HDS寄存器FFFFHCS寄存器0000H指令指針I(yè)P0000H標(biāo)志寄存器系統(tǒng)復(fù)位重新啟動(dòng)時(shí)，便從內(nèi)存的FFFF0H單元開始執(zhí)行程序。一般在FFFF0H處存放一條JMP指令，轉(zhuǎn)移到系統(tǒng)程序入口處，保證系統(tǒng)一啟動(dòng)就可以自動(dòng)進(jìn)入系統(tǒng)程序第二章8086復(fù)位操作時(shí)序RESET輸入內(nèi)部RESET三態(tài)門輸出信號(hào)不作用狀態(tài)浮空CLK12T12T4T后1T后 在RESET信號(hào)變成高電平后，經(jīng)過1個(gè)時(shí)鐘周期，所有的三態(tài)輸出線被置為高阻態(tài)，并一直維持高阻態(tài)（浮空）直到RESET信號(hào)變?yōu)榈碗娖綖橹?，但在高阻態(tài)的前半個(gè)時(shí)鐘周期，三態(tài)輸出線被置為不作用狀態(tài)，當(dāng)時(shí)鐘信

32、號(hào)又變成高電平時(shí)，才置為高阻態(tài)置為高阻態(tài)的三態(tài)輸出線包括：AD15AD0、A19/S6A16/S3、BHE/S7、M/IO、DT/R、DEN、WR、RD、INTA。另外幾條控制線在復(fù)位后處于無效狀態(tài)，但不浮空，它們是ALE、HLDA、RQ/GT0、RQ/GT1、QS0、QS1CLKA19/S6A16/S3AD15AD0ALEM/IOBHE/S7RDDT/RDEN第二章2、 最小模式下存儲(chǔ)器或I/O端口讀操作T1T2T3TWT4BHE輸出高：讀內(nèi)存 低：讀I/O地址輸出狀態(tài)輸出地址輸出數(shù)據(jù)輸入T1狀態(tài) M/IO信號(hào)指出CPU訪問的對(duì)象，=1訪問內(nèi)存，=0訪問外設(shè)。該信號(hào)的有效電平一直保持到總線周

33、期結(jié)束的T4狀態(tài)。 20位地址信號(hào)通過多路復(fù)用總線分別輸出訪問內(nèi)存或外設(shè)的端口地址。 作為奇存儲(chǔ)體的選擇信號(hào)BHE信號(hào)有效。 ALE引腳上輸出一個(gè)正脈沖作為地址鎖存信號(hào)。在T1狀態(tài)結(jié)束時(shí)，ALE的下降沿用做地址鎖存器的選通信號(hào)，使地址鎖存。 若系統(tǒng)中接有數(shù)據(jù)收發(fā)器8286，在T1狀態(tài)時(shí)，DT/R 輸出低電平，控制其接收數(shù)據(jù)。T2狀態(tài) A19/S6A16/S3上輸出狀態(tài)信息S6S3，并持續(xù)到T4狀態(tài) 地址信號(hào)消失，AD15AD0進(jìn)入高阻態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備 BHE/S7引腳輸出狀態(tài)信息S7 RD信號(hào)有效，送出訪問內(nèi)存或I/O端口的讀信號(hào)。 若系統(tǒng)中接有數(shù)據(jù)收發(fā)器, 則DEN信號(hào)低電平有效，作為其

34、選通信號(hào)。T3狀態(tài) 在基本總線周期的T3狀態(tài)，存儲(chǔ)單元或I/O端口將數(shù)據(jù)送到了數(shù)據(jù)總線上，CPU通過AD15AD0接收數(shù)據(jù)。 T2狀態(tài)的各信號(hào)電平持續(xù)到T3狀態(tài)。Tw狀態(tài) CPU在T3狀態(tài)的前沿采樣READY信號(hào)，為低電平,說明數(shù)據(jù)總線上沒有數(shù)據(jù)，就在T3與T4之間插入等待周期Tw，以后CPU在每個(gè)Tw的前沿處采樣READY，確定是否繼續(xù)插入Tw ，直到READY為高電平，才進(jìn)入T4狀態(tài)。Tw與T3狀態(tài)各控制信號(hào)的電平狀態(tài)一致。T4狀態(tài)CPU在T3與T4交界處采樣數(shù)據(jù)，然后在T4狀態(tài)的后半周期，數(shù)據(jù)從數(shù)據(jù)總線上撤消，各個(gè)控制信號(hào)和狀態(tài)信號(hào)進(jìn)入無效狀態(tài)，DEN無效，總線收發(fā)器不工作，一個(gè)讀總線周

35、期結(jié)束第二章與最小模式下的讀總線周期不同之處： 在T1狀態(tài)，DT/R信號(hào)為高電平，表示本總線周期為寫總線周期，即CPU將數(shù)據(jù)寫入存儲(chǔ)單元或I/O單元。 在T2狀態(tài)，地址信號(hào)發(fā)出后，CPU立即向地址/數(shù)據(jù)線AD15AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信號(hào)保持到T4狀態(tài)，使存儲(chǔ)器或外設(shè)一旦準(zhǔn)備好數(shù)據(jù)即可從數(shù)據(jù)總線取走數(shù)據(jù)。在T2狀態(tài)，寫信號(hào)WR（而不是讀信號(hào)）有效，維持到T4狀態(tài)，選通存儲(chǔ)器或I/O端口2、 最小模式下存儲(chǔ)器或I/O端口寫操作第二章與最小模式下的讀總線周期的不同之處： 在最大模式下，ALE、RD、DT/R、DEN 信號(hào)由8288提供，分別表示為：*ALE、*MRDC、*IORC、*DT/R、*DE

36、N 在T3狀態(tài)，當(dāng)CPU讀取數(shù)據(jù)后，S2、S1、S0全部進(jìn)入高電平即無源狀態(tài)，并一直持續(xù)到T4狀態(tài)，一旦進(jìn)入無源狀態(tài)，意味著很快就可以啟動(dòng)一個(gè)新的總線周期。在T4狀態(tài)，數(shù)據(jù)從總線上消失，S7S3進(jìn)入高阻態(tài)，而S2、S1、S0按照下一個(gè)總線周期的操作類型產(chǎn)生電平變化Tw狀態(tài)的插入與最小模式相同3、 最大模式下存儲(chǔ)器或I/O端口讀操作第二章與最大模式下的讀總線周期的不同之處： 8288持續(xù)輸出的*DT/R信號(hào)為高電平 在T2狀態(tài)，CPU就把數(shù)據(jù)送到數(shù)據(jù)總線AD15AD0上 3、 最大模式下存儲(chǔ)器或I/O端口寫操作第二章 CPU在每個(gè)指令周期的最后一個(gè)T狀態(tài)檢測(cè)可屏蔽中斷請(qǐng)求線INTR，若INTR引

37、腳有一個(gè)高電平，且標(biāo)志寄存器中斷允許標(biāo)志IF=1時(shí)，CPU在執(zhí)行完當(dāng)前的指令后，執(zhí)行中斷響應(yīng)周期。 CPU對(duì)可屏蔽中斷請(qǐng)求的響應(yīng)過程要執(zhí)行兩個(gè)連續(xù)的INTA總線周期，每個(gè)總線周期包括4個(gè)時(shí)鐘周期。 在第1個(gè)INTA總線周期，CPU在T2T4狀態(tài)發(fā)出中斷響應(yīng)信號(hào)INTA，作為對(duì)中斷請(qǐng)求設(shè)備的響應(yīng)，若是最大模式，CPU還啟動(dòng)LOCK信號(hào)，封鎖總線，使系統(tǒng)中其它總線設(shè)備不能訪問總線，LOCK信號(hào)將持續(xù)到下一個(gè)總線周期的T2狀態(tài) 在第2個(gè)INTA總線周期，CPU在T2T4狀態(tài)發(fā)出中斷響應(yīng)信號(hào)INTA，通知中斷請(qǐng)求設(shè)備把中斷類型碼送到數(shù)據(jù)總線的低8位在執(zhí)行中斷響應(yīng)周期時(shí)，兩個(gè)INTA總線之間要3個(gè)空閑周

38、期TI4、中斷操作第二章 1、HOLD信號(hào)變?yōu)楦唠娖胶?，CPU要在下一個(gè)時(shí)鐘周期的上升沿才檢測(cè)到。然后用T4或T1狀態(tài)的下降沿使HLDA變成高電平，若采樣到HOLD信號(hào)時(shí)，不在T4或T1狀態(tài)，可能會(huì)延遲幾個(gè)時(shí)鐘周期，等到T4或T1狀態(tài)才發(fā)出HLDA信號(hào)T1或T4HOLDCLKHLDA浮空AD15AD0A19/S6A16/S3RD.WR.INTAM/IO.DEN.DT/R 2、CPU一旦讓出總線控制權(quán)，就使地址/數(shù)據(jù)線、地址/狀態(tài)線及控制信號(hào)RD、WR、INTA、M/IO、DEN及DT/R處于浮空狀態(tài)，但ALE信號(hào)不浮空。 3、HOLD信號(hào)影響8086CPU的總線接口部件BIU的工作（總線浮空）

39、，但執(zhí)行部件EU繼續(xù)執(zhí)行指令隊(duì)列中的指令，直到遇到需要使用總線的指令時(shí)，EU才停下來。 4、當(dāng)總線請(qǐng)求結(jié)束，HOLD和HLDA信號(hào)變?yōu)榈碗娖綍r(shí)，CPU不立即驅(qū)動(dòng)總線，這些引腳繼續(xù)浮空，直到CPU執(zhí)行一條總線操作時(shí)，才結(jié)束帶這些引腳的浮空狀態(tài)。因此，為了防止總線控制切換時(shí)，因沒有任何主模塊的驅(qū)動(dòng)而造成控制線電平漂移到最小電平以下，在控制線和電源之間要連接一個(gè)提拉電阻5、最小模式下總線保持請(qǐng)求/響應(yīng)操作第二章 1、外部主模塊請(qǐng)求使用總線時(shí)，在RQ/GT引腳上向CPU發(fā)出負(fù)脈沖RQ，脈沖寬度為1個(gè)時(shí)鐘周期 2、CPU在每個(gè)時(shí)鐘周期的上升沿檢測(cè)RQ信號(hào)，若檢測(cè)到負(fù)脈沖，則在下一個(gè)T4或TI狀態(tài)從同一引

40、腳上向請(qǐng)求者發(fā)出總線允許信號(hào)GT，它也是一個(gè)負(fù)脈沖，寬度為1個(gè)時(shí)鐘周期 3、CPU發(fā)出允許脈沖后，地址/數(shù)據(jù)線、地址狀態(tài)線及控制線RD、LOCK、S2、S1、S0、BHE/S7便處于高阻態(tài) 4、外部主模塊收到CPU發(fā)來的允許脈沖后，得到了總線控制權(quán)，可以占用總線1個(gè)或幾個(gè)總線周期，總線使用完畢后，外部主模塊在RQ/GT引腳上向CPU發(fā)一個(gè)寬度為1個(gè)時(shí)鐘周期的釋放負(fù)脈沖，CPU檢測(cè)到該脈沖后，在下一個(gè)時(shí)鐘周期收回總線使用權(quán)5、與最小模式下執(zhí)行總線保持請(qǐng)求保持響應(yīng)周期情況一樣，CPU發(fā)出總線允許負(fù)脈沖，釋放總線后，仍可執(zhí)行已經(jīng)進(jìn)入指令緩沖隊(duì)列的指令，直到需要使用總線周期為止6、最大模式下總線請(qǐng)求/

41、允許/釋放操作1、CPU及輔助器件構(gòu)成的CPU子系統(tǒng)2、ROM和RAM構(gòu)成的存儲(chǔ)器子系統(tǒng)3、各種I/O芯片構(gòu)成的接口部件子系統(tǒng)4、連接各種外設(shè)適配器以及存儲(chǔ)器擴(kuò)充板的PC總線I/O擴(kuò)展槽第二章IBM PC/XT的核心是安裝在機(jī)箱底部的系統(tǒng)主板，系統(tǒng)主板上的電路可以分成四個(gè)主要功能模塊：2.1.8 IBM PC/XT微型計(jì)算機(jī)系統(tǒng)簡(jiǎn)介1、CPU子系統(tǒng)8088微處理器8284A時(shí)鐘發(fā)生器8282/8283/74LS373 地址鎖存器8286/8287/74LS245 數(shù)據(jù)收發(fā)器8288總線控制器第二章2、存儲(chǔ)器子系統(tǒng)第二章3、I/O子系統(tǒng)第二章I/O控制8255A-5定時(shí)計(jì)數(shù)器8253-5中斷控制

42、器8259ADMA控制器8237A-5PA口：方式0先輸出當(dāng)前檢測(cè)點(diǎn)標(biāo)志， 后輸入鍵盤掃描碼PB口：方式0輸出系統(tǒng)各控制信號(hào)PC口：方式0輸入系統(tǒng)各工作狀態(tài)計(jì)數(shù)器0:電子時(shí)間基準(zhǔn)8259A的IR0計(jì)數(shù)器1:DRAM刷新定時(shí)信號(hào)8237A的DREQ0計(jì)數(shù)器2:送揚(yáng)聲器，控制發(fā)聲音調(diào)IR0：來自8253-5計(jì)數(shù)器0的OUT0IR2IR7來自I/O擴(kuò)展槽的各擴(kuò)展板通道0：控制DRAM刷新IR1：來自鍵盤接口電路通道1：用戶保留通道2：軟盤數(shù)據(jù)傳送通道3：硬盤數(shù)據(jù)傳送I/O子系統(tǒng)內(nèi)存8284828880888282828682538255A8259A62芯PC總線I/O擴(kuò)展槽8237ADB第二章IBM

43、-PC/XT系統(tǒng)板部件框圖S2S1S0CLKMEMRMEMWDREQ1用戶保留DREQ2軟盤數(shù)據(jù)傳送DREQ3硬盤數(shù)據(jù)傳送IR1鍵盤接口電路IR2.IR7來自I/O擴(kuò)展槽上的擴(kuò)展板DREQ0DRAM刷新定時(shí)OUT1IR0電子時(shí)鐘基準(zhǔn)定時(shí)OUT0PAPCPBGATE2PB0PB1OUT2決定揚(yáng)聲器音調(diào)CLK0CLK1CLK2PCLK二分頻后1.19MHZ 1.19MHZHLDAHRQRQ/GT0INTAINTAINTRINT74LS138CSCSCSCSAB 系統(tǒng)板上RAM由DRAM2164（64K1位）構(gòu)成，共4個(gè)體，每體9片（8個(gè)數(shù)據(jù)位，一個(gè)奇偶校驗(yàn)位），即36片2164構(gòu)成256KB常規(guī)R

44、AM 2164DRAM使用時(shí)要求每2ms對(duì)內(nèi)部刷新一次，因此要求每?jī)纱嗡⑿虏僮鞯臅r(shí)間間隔為2ms128=15.6s（每片512個(gè)單元為一組同時(shí)刷新，共128組）（36片同時(shí)刷新） 由8253-5計(jì)數(shù)器1（方式2計(jì)數(shù)初值為12H，每隔12H1.19MHz =15.12s向8237-5通道0發(fā)出一次刷新請(qǐng)求信號(hào) 由8237A-5向CPU請(qǐng)求DMA，對(duì)DRAM進(jìn)行周期性的刷新 8253-5的計(jì)數(shù)器0工作于方式3，計(jì)數(shù)初值為0000H，每隔655361.19MHz=55ms向8259A的IR0請(qǐng)求一次中斷 8259A的IR0請(qǐng)求一次中斷，CPU調(diào)用一次08H中斷，進(jìn)行系統(tǒng)時(shí)間修改 計(jì)算機(jī)自檢后8255

45、A-5的A口輸入鍵盤掃描碼；C口輸入系統(tǒng)各類工作狀態(tài)；PB0、PB1及8253的計(jì)數(shù)器2控制揚(yáng)聲器發(fā)聲8237A-5的通道2、通道3用作軟盤數(shù)據(jù)傳送及硬盤數(shù)據(jù)傳送2.2 80 x86高檔微處理器 （1）80386微處理器擁有32位數(shù)據(jù)總線和32位地址總線，可直接尋址4GB物理存儲(chǔ)空間，具有虛擬存儲(chǔ)能力，虛擬存儲(chǔ)空間達(dá)64TB。存儲(chǔ)器采用分段結(jié)構(gòu)第二章2.2.1 80386微處理1、80386的主要特點(diǎn)（2）系統(tǒng)采用流水線和指令重疊技術(shù)、虛擬存儲(chǔ)技術(shù)、片內(nèi)存儲(chǔ)器管理技術(shù)、存儲(chǔ)器管理分段、分頁(yè)保護(hù)技術(shù)等，系統(tǒng)實(shí)現(xiàn)了多用戶多任務(wù)操作 （3）提供32位的指令，可支持8位、16位、32位的數(shù)據(jù)類型，具有

46、8個(gè)通用的32位寄存器（4）首次在芯片內(nèi)使用Cache，以使內(nèi)存速度能更好地與運(yùn)算器的速度相匹配，從而大大提高指令的執(zhí)行速度和工作效率（5）提供32位外部總線接口，最大數(shù)據(jù)傳輸速率為32Mbps。系統(tǒng)可同高速的DRAM芯片接口，支持動(dòng)態(tài)總線寬度控制，能動(dòng)態(tài)地切換32位/16位數(shù)據(jù)總線 （6）具有片內(nèi)集成的存儲(chǔ)器管理部件MMU，可支持虛擬存儲(chǔ)和特權(quán)保護(hù)，片內(nèi)具有多任務(wù)機(jī)構(gòu)，能快速完成任務(wù)的切換（7）通過配置浮點(diǎn)協(xié)處理器80387實(shí)現(xiàn)數(shù)據(jù)高速處理，加快了浮點(diǎn)運(yùn)算速度 （8）80386系統(tǒng)能在12.5MHz或16MHz時(shí)鐘頻率下可靠工作，指令的執(zhí)行速度可達(dá)3MIPS4MIPS以上 2、80386的工

47、作模式實(shí)模式、保護(hù)模式、虛擬8086模式第二章3、80386的內(nèi)部結(jié)構(gòu)2.2.1 80386微處理（1）在CISC（復(fù)雜指令集計(jì)算機(jī)）技術(shù)的基礎(chǔ)上，首次采用了RISC（精簡(jiǎn)指令集計(jì)算機(jī)）技術(shù)，使得大多數(shù)常用指令可以在一個(gè)時(shí)鐘周期內(nèi)完成，從而大大加快了指令的執(zhí)行速度 第二章1、80486的主要特點(diǎn)2、80486的工作模式實(shí)模式、保護(hù)模式、虛擬8086模式2.2.2 80486微處理（2）將浮點(diǎn)運(yùn)算部件、Cache及其控制器集成于80486微處理器芯片內(nèi)，使得數(shù)據(jù)和指令的存取速度、數(shù)據(jù)的運(yùn)算速度進(jìn)一步提高。采用突發(fā)式總線技術(shù)，從而大大加快CPU與內(nèi)存之間的數(shù)據(jù)交換速度 （3）微處理器內(nèi)部為全32位

48、結(jié)構(gòu)，即寄存器、ALU和內(nèi)部數(shù)據(jù)總線寬度都是32位，地址總線也為32位。而CPU與浮點(diǎn)運(yùn)算部件之間的數(shù)據(jù)通道為64位，CPU與Cache、Cache與Cache控制器之間數(shù)據(jù)通道為128位 （4）增加了多處理器指令，增強(qiáng)了多重處理系統(tǒng)，片上硬件確保了超高速緩存一致性協(xié)議，并支持多級(jí)超高速緩存結(jié)構(gòu)。80486可以模擬多個(gè)80286CPU來提供更多層次的多任務(wù)功能 （5）80486具有內(nèi)裝自測(cè)試功能，可以廣泛地測(cè)試片上邏輯電路、超高速緩存和片上分頁(yè)轉(zhuǎn)換高速緩存；支持硬件測(cè)試、Intel軟件和擴(kuò)展的第三者軟件；調(diào)試性能包括執(zhí)行指令和存取數(shù)據(jù)時(shí)的斷點(diǎn)設(shè)置功能 第二章3、80486的內(nèi)部結(jié)構(gòu)2.2.2

49、80486微處理（1）采用超標(biāo)量流水線結(jié)構(gòu)。它是Pentium微處理器的核心技術(shù)，它由U和V兩條指令流水線構(gòu)成，每一流水線都擁有自己的ALU、地址生成電路和數(shù)據(jù)Cache的接口，使微處理器的運(yùn)行速度成倍提高 第二章1、 Pentium系列微處理的主要特點(diǎn)2.2.3 Pentium系列微處理（2）采用雙Cache結(jié)構(gòu)，指令Cache和數(shù)據(jù)Cache同時(shí)分別預(yù)取指令和操作數(shù)，且數(shù)據(jù)Cache有兩個(gè)接口，能同時(shí)與U、V兩條流水線交換數(shù)據(jù)，數(shù)據(jù)Cache還采用回寫方式，以適應(yīng)共享內(nèi)存儲(chǔ)器多機(jī)系統(tǒng)的需要（3）將常用指令進(jìn)行固化。一些常用的指令（如MOV、DEC、PUSH等）改用硬件實(shí)現(xiàn)，不再使用微代碼操

50、作，使指令的執(zhí)行速度進(jìn)一步提高（4）采用全新設(shè)計(jì)的增強(qiáng)型浮點(diǎn)運(yùn)算器（FPU），F(xiàn)PU采用了超級(jí)流水線技術(shù)，其執(zhí)行過程分為8級(jí)流水線，浮點(diǎn)運(yùn)算部件對(duì)一些指令采用新的算法，并用電路進(jìn)行固化，硬件實(shí)現(xiàn)，使浮點(diǎn)運(yùn)算速度大大提高 （5）處理器內(nèi)部采用指令預(yù)取和分支預(yù)測(cè)技術(shù)，保證流水線的指令預(yù)取步驟不會(huì)空置，從而大大提高了流水線的執(zhí)行效率 （6）系統(tǒng)可工作于實(shí)模式、保護(hù)模式、虛擬8086模式以及具有特色的系統(tǒng)管理模式（SMM）。系統(tǒng)復(fù)位時(shí)自動(dòng)進(jìn)入實(shí)模式，并可以從一種模式切換到另一種模式 （7）系統(tǒng)使用64位的外部數(shù)據(jù)總線，提高了數(shù)據(jù)傳輸速度；采用PCI局部總線；系統(tǒng)內(nèi)部還增強(qiáng)了錯(cuò)誤檢測(cè)與報(bào)告、支持多重處理

51、等功能 第二章2、 Pentium系列微處理的內(nèi)部結(jié)構(gòu)2.2.3 Pentium系列微處理第二章習(xí)題與思考 簡(jiǎn)述8086CPU中BIU和EU的功能 Pentium微處理器的數(shù)據(jù)Cache和指令Cache各有 何作用？ 填空 決定8086/8088工作方式的引腳是 _ 8086的1個(gè)總線周期包括_4個(gè)時(shí)鐘周期 物理地址_地址16_地址T1、T2、T3、T4基偏移 名詞解釋指令周期、總線周期、時(shí)鐘周期 MN/MX 判斷對(duì)錯(cuò)( ) 當(dāng)CPU執(zhí)行OUT 25H，AL指令時(shí)，其引腳 M/IO=0，RD=1，WR=0，A7A0組合為00100101B3.1 存儲(chǔ)器概述第三章3.1.1 存儲(chǔ)器的分類1、按在

52、系統(tǒng)中的作用分類內(nèi)存(主存儲(chǔ)器或主存) / 外存(輔助存儲(chǔ)器或輔存)3、按存儲(chǔ)介質(zhì)類半導(dǎo)體存儲(chǔ)器 / 磁存儲(chǔ)器 / 光存儲(chǔ)器4、按存儲(chǔ)器的存取方式分類只讀存儲(chǔ)器 / 隨機(jī)存取存儲(chǔ)器 / 順序存取存儲(chǔ)器 / 直接存取存儲(chǔ)器2、按存儲(chǔ)信息的可保存性分類易失性存儲(chǔ)器 / 非易失性存儲(chǔ)器3.1.2 存儲(chǔ)器的主要性能指標(biāo)微型計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的性能指標(biāo)很多，如存儲(chǔ)容量、存取速度、存儲(chǔ)器的可靠性、功耗、價(jià)格、性能價(jià)格比及電源種類等，最重要的性能指標(biāo)是存儲(chǔ)容量和存取速度1、存儲(chǔ)器容量存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息的總量2、存取速度存取時(shí)間：從CPU發(fā)出有效的存儲(chǔ)器地址到讀出或?qū)懭霐?shù)據(jù)完畢所經(jīng)歷的時(shí)間存

53、儲(chǔ)周期：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器讀寫操作所需的最小時(shí)間間隔第三章3.1.3 主存儲(chǔ)器的基本結(jié)構(gòu)第三章存儲(chǔ)控制邏輯地址寄存器地址譯碼器存儲(chǔ)體讀寫驅(qū)動(dòng)器數(shù)據(jù)寄存器控制總線地址總線（n 位）數(shù)據(jù)總線（m 位）3.1.4 半導(dǎo)體存儲(chǔ)器第三章半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）雙極型RAMMOS型RAM掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）3.2 隨機(jī)存取存儲(chǔ)器 RAM1、SRAM的基本存儲(chǔ)電路基本存儲(chǔ)電路是指存儲(chǔ)一位二進(jìn)制數(shù)的電路，又稱單元電路，是組成存儲(chǔ)器的基礎(chǔ)和核心第三章

54、3.2.1 靜態(tài)RAM（SRAM）T5T6T1T2T3T4VccBA字線位線DD位線2、SRAM的結(jié)構(gòu)第三章3.2.1 靜態(tài)RAM（SRAM） 存儲(chǔ)體 地址譯碼器 讀寫控制電路 I/O電路3、典型SRAM芯片第三章靜態(tài)RAM Intel 2114引腳圖123456789A6A5A4A3A0A1A2CSGNDVccA7A8A9I/O1I/O2I/O3I/O4WE1817161514131211102114靜態(tài)RAM Intel 6116引腳圖A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CSD7D6D5D4D3123456789101112611624232221

55、20191817161514133.2.1 靜態(tài)RAM（SRAM）3.2.2 動(dòng)態(tài)RAM（DRAM）1、單管DRAM基本存儲(chǔ)電路第三章刷新放大器T行選擇線列選擇線C數(shù)據(jù)輸入/輸出線第三章3、典型DRAM芯片Intel 2164引腳圖NCDinWERASA0A1A2VccVssCASDoutA6A3A4A5A71234567816151413121110921642、DRAM的刷新方式周期性地對(duì)動(dòng)態(tài)存儲(chǔ)器進(jìn)行讀出、放大、再寫回 3.2.2 動(dòng)態(tài)RAM（DRAM）3.3 只讀存儲(chǔ)器 ROM第三章3.3.1 掩膜只讀存儲(chǔ)ROM掩模式ROM在制造時(shí)設(shè)計(jì)掩模版，用其來控制存儲(chǔ)內(nèi)容，在出廠時(shí)已完全固定下來

56、，用戶使用時(shí)無法更改D2D1D0VccD3單元0（0101）字地址譯碼器字線1字線2字線3字線4單元1（1101）單元2（1010）單元3（0100）A1A03.3.2 可編程只讀存儲(chǔ)器PROM第三章PROM存儲(chǔ)矩陣內(nèi)所有字線與位線的交叉處均連接有二極管或三級(jí)管，即出廠時(shí)，存儲(chǔ)單元的內(nèi)容是全“1”（或全“0”），使用時(shí)，用戶根據(jù)自己的需要，將某些位的內(nèi)容改寫（燒斷熔絲）即可，但只能改寫一次PROM基本存儲(chǔ)電路字線Vcc位線熔絲3.3.3 可擦除可編程只讀存儲(chǔ)器EPROM第三章SiO2浮柵P+P+DSN襯底+ + + + EPROM基本存儲(chǔ)電路EPROM芯片的頂部有一個(gè)圓形的石英窗口，通過紫外線

57、的照射可將片內(nèi)所有存儲(chǔ)信息擦除，根據(jù)需要可利用EPROM的專用編程器對(duì)其編程寫入，寫入后的信息可長(zhǎng)久保持， EPROM芯片可反復(fù)使用 3.3.4 電可擦除可編程只讀存儲(chǔ)器E2PROM第三章E2PROM是一種可用電擦除和編程的只讀存儲(chǔ)器，既可以像RAM一樣隨機(jī)地進(jìn)行在線改寫，又可以像ROM一樣在掉電的情況下非易失地保存數(shù)據(jù)，其擦寫次數(shù)可達(dá)1萬次以上，數(shù)據(jù)可保存10年以上，可作為系統(tǒng)中可靠保存數(shù)據(jù)的存儲(chǔ)器，故E2PROM比EPROM具有更大的優(yōu)越性 3.3.5 快擦除讀寫存儲(chǔ)器Flash Memory第三章Flash Memory兼有ROM和RAM的性能和高密度性，具有可靠的非易失性、快速電擦除性

58、，其制造成本低、功耗低、可重復(fù)使用，可以擦寫百萬次以上自編程序，用于工業(yè)控制或電器中 PROM用于產(chǎn)品試制階段試編程序 EPROMIC卡上存儲(chǔ)信息 E2PROM固態(tài)盤、IC卡 Flash Memory固化程序、微程序控制器 ROM主存儲(chǔ)器 DRAMCacheSRAM應(yīng) 用存儲(chǔ)器3.4 半導(dǎo)體存儲(chǔ)器接口3.4.1 存儲(chǔ)器芯片與CPU連接時(shí)必須注意的問題1、CPU總線的負(fù)載能力2、CPU時(shí)序與存儲(chǔ)器芯片存取速度之間的匹配3、存儲(chǔ)器的地址分配第三章3.4.2 存儲(chǔ)器的選址（1）線選法 （2）部分譯碼法 （3）全譯碼法第三章A15A03.4.3 存儲(chǔ)器容量擴(kuò)展64K1位I/OWE CE64K1位I/O

59、WE CE64K1位I/OWE CE64K1位I/OWE CE64K1位I/OWE CE64K1位I/OWE CE64K1位I/OWE CE64K1位I/OWE CED7D6D5D4D3D2D1D0讀/寫片選1、位擴(kuò)展位數(shù)的擴(kuò)展：地址線、片選線和讀寫信號(hào)線并聯(lián)，數(shù)據(jù)線單獨(dú)引出第三章RDWEA13A02、字?jǐn)U展單元個(gè)數(shù)的擴(kuò)展：地址線、讀寫信號(hào)線和數(shù)據(jù)線并聯(lián),片選線單獨(dú)引出地址譯碼器Y3Y2Y1Y0BAA15A14D7D0WECERDP016K8位WECERDP116K8位WECERDP216K8位WECERDP316K8位第三章3.4.3 存儲(chǔ)器容量擴(kuò)展第三章 A15 A14 A13 A12 A

60、11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0上圖中各芯片的地址范圍：D7D0RDWEA13A0地址譯碼Y3Y2Y1Y0BAA15A14WECERDP016K8位WECERDP116K8位WECERDP216K8位WECERDP316K8位P0P1P2P30 00 11 01 10 0 （0000H ）1 1 1 1 1 1 1 1 1 1 1 1 1 （3FFFH）0 0 （4000H ）1 1 1 1 1 1 1 1 1 1 1 1 1 （7FFFH）0 0 （8000H ）1 1 1 1 1 1 1 1 1 1 1 1 1 （BFFFH）0 0 （C000H ）