電子技術基礎數(shù)字部分第五版答案康華光電子技術基礎第五版康華光課后答案

1、電子技術基礎（數(shù)字部分）第五版答案康華光 電 子技術基礎第五版康華光課后答案第一章數(shù)字邏輯習題1、1數(shù)字電路與數(shù)字信號圖形代表的二進制數(shù)0001、1、4 一周期性數(shù)字波形如圖題所示，試計算：周期；頻率；占空比例MSBLSB0121112解：因為圖題所示為周期性數(shù)字波，所以兩個相鄰的上升沿之間持續(xù)的時間為周期，T=10ms頻率為周期的倒數(shù)，f=1/T=1/=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%數(shù)制將下列進制數(shù)轉換為二進制數(shù)，八進制數(shù)和六進制數(shù)127解：D=-1=B-1=B=O=H72D=B=O=H二進制代碼第1頁共33頁將下列進制數(shù)轉換為 842

2、1BC刑：43解：D=BCD試用六進制寫書下列字符繁榮 ASQI碼的表示：P28+ you43解：首先查出每個字符所對應的二進制表示的ASC!碼，然后將二進制碼轉換為六進制數(shù)表示?！?” 白ASC1碼為 0011,貝U B=H勺 ASC!碼為 1000000,B=Hyou的ASC!碼為本1111001,1111,1101,對應的六進制數(shù)分別為 79,6F,7543的ASC1碼為0100,0110011,對應的六緊張數(shù)分別為 34,33邏輯函數(shù)及其表示方法在圖題1、中，已知輸入 信號A, B的波形，畫出各門電路輸出 L的 波形。解：為與非，為同或非，即異或第二章邏輯代數(shù)習題解答用真值表證明下列恒

3、等式ABABA B =+=AB+AB解：真值表如下A第2頁共33頁BABABABABAB+AB111111111111由最右邊2欄可知，與AB+AB勺真值表完全相同 用邏輯代數(shù)定律證明下列等式AABCACDCDEACDE+=+解：AABCACDCDE+第3頁共33頁ABCACDCDE=+AACDCDE=+ACDCDE=+ACDE=+用代數(shù)法化簡下列各式ABCBC+解：ABCBC+ABABABAB =+、+BABAB=+ABB=+AB=+AB=ABCDABDBCDABCBDBC+解：ABCDABDBCDABCBDBC+ABCDDABDBCDCBACADCDBACADBACDABBCBD=+ =+

4、 =+ =+ =+畫出實現(xiàn)下列邏輯表達式的 邏輯電路圖，限使用非門和二輸 入與非門LABAC=+第4頁共33頁LDAC=+LABCDBCDBCDBCDABD=+用卡諾圖化簡下列個式ABCDABCDABADABC+解：ABCDABCDABADABC+ABCDABCDABCCDDADBBCCABCDD=+ABCDABCDABCDABCDABCDABCDABCD=+LABCDmd=+2解：LAD=+LABCDmd=+2解：LADACAB=+已知邏輯函數(shù)LABBCCA=+試用真值表,卡諾圖和邏輯圖表示解:1由邏輯函數(shù)寫出真值表ABCL111第5頁共33頁1111111111111112由真值表畫出卡諾

5、圖3由卡tg圖,得邏輯表達式LABBCAC=+用摩根定理將與或化為與非表達式LABBCACABBCAC=+=4由已知函數(shù)的與非-與非表達式畫出邏輯圖第三章習題MO建輯門電路第6頁共33頁根據表題所列的三種邏輯門電路的技術參數(shù)，試選擇一種最合適工作在高噪聲 環(huán)境下的門電路。表題邏輯門電路的技術參數(shù)表/OHVVVOL/V/IHVV/ILVV邏輯門A2邏輯門B邏輯門C解：根據表題所示邏輯門的參數(shù)，以及式和式，計算出邏輯 門A的高電平和低電平噪聲容限分別為：NHAV=2V= OHVIHVNLAV= ILVOLV同理分別求出邏輯門B和C的噪聲容限分別為：NHBV=1VNLBV=NHCV=1VNLCV=第

6、7頁共33頁電路的噪聲容限愈大，其抗干擾能力愈強，綜合考慮選擇邏輯門C根據表題所列的三種門電路的技術參數(shù),計算出它們的延時-功耗積,并確定哪一種邏輯門性能最好表題邏輯門電路的技術參數(shù)表/pLHtn/pHLtn/DPmW邏輯門A116邏輯門B568邏輯門C10101解:延時-功耗積為傳輸延長時間與功耗的乘積,即DP= tpdPD第8頁共33頁根據上式可以計算出各邏輯門的延時-功耗分別為ADP =2PLHPHLtt+DP=2ns+*16mw=* =同理得出:BDP=44PJ CDP=10PJ,邏輯門的DP值愈小，表明它 的特性愈好，所以邏輯門C的 性能最好、為什么說74HC系列CMO安非門在+5V

7、電源工作時,輸入端在 以下四種接法下都屬 于邏輯0:輸入端接地；輸入端接低于的電 源；輸入端接同類與非門的輸出低電壓；輸入端接10kQ的電阻到地、解:對于74HC系列CMOS1電路來說,輸出和輸入低電平的標 準電壓值為：OLV=, ILV=,因止匕有:=0由于CMOS1的柵極電流非常小，通常小于1uA,在10kQ電阻 上產生的壓降小于10mV即Vi求圖題所示電路的輸出邏輯表達式、解：圖解所示電路中L1=AB,L2=BC,L3=D,L4實現(xiàn)與功能,即 L4=L1L2L3,而第9頁共33頁L=4LE、，所以輸出邏輯表達式為 L=ABBCDE、圖題表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中 n個三態(tài)門的輸

8、出接到數(shù)據傳輸總 線，D1, D2, , , Dn為數(shù)據輸入端，CS1, CS2 , CSn為片選信號輸入端、試問：CS信號如何進行控制，以便數(shù)據D1,D2, , , Dn通過該總線進 行正常傳輸；CS信號能 否有兩個或兩個以上同時有效 ？如果出現(xiàn) 兩個或兩個以上有效,可能發(fā)生什么情況？如果所有CS信號均無 效，總線處在什么狀態(tài)？解：根據圖解可知，片選信號CS1, CS2 , CSn為高電平有效 當CSi=1時第i個三態(tài)門被選中,其輸入數(shù)據被送到數(shù)據傳輸總線上，根據數(shù)據傳 輸?shù)乃俣?分時地給CS1, CS2, , CSn端以正脈沖信號,使其相應 的三態(tài)門的輸出數(shù)據能分時地到達總線上、CS信號不

9、能有兩個或兩個以上同時有效 ,否則兩個不同的信號 將在總線上發(fā)生沖突，即總線不能同時既為0又為1、如果所有CS信號均無效，總線處于高阻狀態(tài)、試分析所示的CMOSI路，說明它們的邏輯功能解：對于圖題所示的 CMOS1路，當EN=0時，和均導通，和 構成的反相器正常工作，L=第10頁共33頁2PT2NT1PT1NTA當EN=1時，和均截止，無論 A為高電平還 是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解所示，該 電路是低電平使能三態(tài) 非門，其表示符號如圖題解所示。2PT2NT圖題所示CMOSI路，EN=0時，導通，或非門打開，和構成反相器正常工作，L=A;當2PT1PT1NTEN判，截止，或非門

10、輸出低電平，使截止，輸出 端處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其表示符 號如圖題解所示。2PT1NT同理可以分析圖題和圖題所示的 CMO鴕路，它們分別為高 電平使能三態(tài)緩沖器和低電平使能三態(tài)非門，其表示符號分別如圖題和圖題所示。AL111高阻第11頁共33頁11AL111高阻11高阻ENAL高阻1高阻1111第12頁共33頁為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏 輯1:輸入端懸空；輸入端接高于2V的電源；輸入端接同類與非門的輸出高電 壓；輸入端接10kQ的電阻到地。解：參見教材圖電路，當輸入端懸空時，T1管的集電結處于正偏，Vcc作用于T1的集電結和T2, T3管的發(fā)

11、射結，使T2, T3 飽和，使T2管的集電極電位Vc2=VcEs2+VBE3=+=而 T4 管若要導通VB2=VcVBE4+VD=+=故 T4截止。又因T3飽和導通，故與非門輸出為低電平，由上分 析，與非門輸入懸空時相當于輸入邏輯1。當與非門輸入端接高于2V的電源時，若T1管的發(fā)射結導 通，則VBE俁，T1管的 基極電位VB2+ C1=o而VB1)時，將 會使T1的集電結處于正偏，T2, T3處于飽 和狀態(tài)，使T4截止， 與非門輸出為低電平。故與非門輸出端接高于2V的電源時，相當于輸入邏輯1。與非門的輸入端接同類與非門的輸出高電平輸出時，若 T1管 導通，則VB1=+=而若VB1時，將使T1的

12、集電結正偏，T2, T3處于 飽和狀態(tài)，這時VB1被鉗位在，即T1的發(fā)射結不可能處于導通狀 態(tài)，而是處于反偏截止。由， 當VB1),與非門輸出為低電平。第13頁共33頁與非門輸入端接10kQ的電阻到地時，教材圖的與非門輸入 端相當于解圖 所示。這時輸入電壓為 VI=10=O若T1導通，則VBI=+ VBE=+= V。彳1 VBI是個不可能大于的。當 VBI=時， 將使T1管的集電結正偏，T2, T3處于飽和，使VBI被鉗位在，因 此，當RI=10kQ時，T1將處于截止狀態(tài)，由這時相當于輸入端 輸入局電平。設有一個74LS04反相器驅動兩個74ALs04反相器和四個 74LS04反相器。問 驅動

13、門是否超載？若超載，試提出一改進方 案；若未超載，問還可增加幾個 74LS04門？解：根據題意，74LS04為驅動門，同時它有時負載門，負載 門中還有74LS04。從主教材附錄A查出74LS04和74ALs04的參數(shù)如下74LS04: =8mA,=;= OLIOHIIHI4個74LS04的輸入電流為：4=4ILI X =,4=4IHI X =2個74ALs04的輸入電流為：2=2ILI X =,2=2IHI X=o 拉電流負載情況下如圖題解所示，74LS04總的拉電流為兩部分，即4個74ALs04的高電平輸入電流的最大值 4=電流之和為+=而74LS04能提供的拉電流，并不超載。IHI第14頁

14、共33頁 灌電流負載情況如圖題解所示，驅動門的總灌電流為 +=而74LS04能提供8mA勺灌電流，也未超載。從上面分析計算可知，74LS04所驅動的兩類負載無論書灌電 流還是拉電流均未超圖題所示為集電極門74LS03驅動5個CMOSg輯門，已知 OC 門輸管 截止時的漏電流=;負載門的參數(shù)為：=4V,=1V,=1A試計 算上拉電阻的值。從主教材附錄A查得74LS03的參數(shù)為：=,=,=8mA根據式形式可以計算出上拉電阻的值。灌電流情況如圖題解所示，74LS03輸出為低電平，=5OHVOLVOLIpRDDOLOLILtotalVVIl、VmA、 Q拉電流情況如圖題解所示，74LS03輸出為高電平

15、, PR=DDHOLtotalIHtotalVVoII 、 +第15頁共33頁VmA、=Q綜上所述，PR的取值范圍為Q設計一發(fā)光二極管驅動電路,設LED的參數(shù)為FV=, DI=;若=5V, 當LED發(fā)亮時,電路的輸出為低電平,選出集成門電路的型號,并畫 出電路圖、CCV解:設驅動電路如圖題解所示,選用74LSO4作為驅動器件,它 的 輸出低電平電流=8mA,=,電路中的限流電阻 OLIOLVR=CCFOLDVVVI、=勺 444Q第四章 組合邏輯 習題解答4、1、2組合邏輯電路及輸入波形如圖題所示，試寫出 輸出 端的邏輯表達式并畫出輸出波形。解：由邏輯 電路寫出邏輯表達式LABABAB=hk

16、=、首先將輸入波形分段，然后逐段畫出輸出波形。第16頁共33頁當信號相同時，輸出為1,不同時，輸出為0,得到輸出波 形。如圖所示4、2、1試用2輸入與非門設計一個3輸入的組合邏輯電 路。當輸入的二進制碼小于 3時，輸出為0;輸入大于等于3 時，輸出為1。解：根據組合邏輯的設計過程，首先要確定輸入輸出變量，列出 真值表。由卡諾圖化簡 得到最簡與或式，然后根據要求對表達式 進行變換，畫出邏輯圖1）設入變量為輸出變量為 L,根據題意列真值表A B C L1111111111第17頁共33頁11111112）由卡諾圖化簡，經過變換得到邏輯表達式*LABCABC=+=3）用2輸入與非門實現(xiàn)上述邏輯表達式

17、4、2、7某足球評委會由一位教練和三位球迷組成，對裁判 員的判罰進行表決。當滿足以下條件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用 2輸入 與非門設計該表決電路。解：1）設一位教練和三位球迷分別用 A和表示，并且這些輸 入變量為1時表示同 意，為0時表示不同意，輸出 L表示表決結 果。L為1時表示同意判罰，為 0時表示不同意。由此列出真值表輸入輸出A B C D L11第18頁共33頁1111111111111111111111第19頁共33頁11111111111112）由真值表畫卡諾圖由卡諾圖化簡得L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上

18、式變換為兩變量的與非 與非運算式*LABACADBCDABACADBCD=3）根據L的邏輯表達式畫出由2輸入與非門組成的邏輯電路4、3、3判斷圖所示電路在什么條件下產生競爭冒險，怎樣 修改電路能消除競爭冒險？解：第20頁共33頁根據電路圖寫出邏輯表達式并化簡得 *LABBC=+當A=0, C=1時，LBBu+有可能產生競爭冒險，為消除可能產生的競爭冒險，增加乘積項使AC ,使*LABBCAC=+,修改后的電路如圖試用74HC147設計鍵盤編碼電路，個按鍵分別對應進制數(shù)0，9,編碼器的輸出 為8421BCD馬。要求按鍵9的優(yōu)先級別最高， 并且有工作狀態(tài)標志，以說明沒有按鍵按下和按鍵0按下兩種情況

19、。解：真值表電路圖用譯碼器74HC13則適當?shù)倪壿嬮T實現(xiàn)函數(shù) F二、解：將函數(shù)式變換為最小項之和的形式F=將輸入變量A、B C分別接入、端，并將使能端接有效電平。由于74HC138是低電平有效輸出，所以將最小項變換為反函數(shù)的形式L =在譯碼器的輸出端加一個與非門，實現(xiàn)給定的組合函數(shù)。七段顯示譯碼電路如圖題4、4、14所示，對應圖題第21頁共33頁4、4, 14所7K輸人波 形，試確定顯7K器顯7K的字符序列解：當LE=0時，圖題4, 4。14所示譯碼器能正常工作。所 顯示的字符即為 A2A2A1A所表示的進制數(shù)，顯示的字符序列為 0、1、6、9、4。當LE由0跳變1時，數(shù)字4被鎖存，所以持 續(xù)

20、顯示4。試用4選1數(shù)據選擇器74HC153產生邏輯函數(shù)、LABCmS解：74HC153的功能表如教材中表解所示。根據表達式列出真 值表如下。將變量A、B分別接入地址選擇輸入端、，變量 C接入輸入端。從表 中可以看出輸出L與變量C之間的關系，當AB=00時，L=C,因此 數(shù)據端1S0S0I 接 C;當 AB=01時，L=,C1I接；當AB為10和11時，L分別為0和1,數(shù)據輸入端C2I和3I分別接0和1。由此可得邏輯函數(shù)產生器，如圖解所示。輸入輸出第22頁共33頁ABCLL=C1111LC=11111111111第23頁共33頁1應用74HC151實現(xiàn)如下邏輯函數(shù)。解：+=+=D1=D4=D5=

21、1其他=0、4,4、26試用數(shù)值比較器74HC85設計一個8421BCD馬有效性測 試電路，當輸人 為8421BCD馬時，軍出為1,否則為0。解：測試電路如圖題解4、4、26所示，當輸人的08421BCD馬小于0時，F(xiàn)Av B輸出 為1,否則0為0。4、4、31由4位數(shù)加法器74HC283勾成的邏輯電路如圖題。4、31所示，M和N為控制端，試分析該電路的功能。解：分析圖題4、4, 31所示電路，根據 MNW不同取值，確定加法器74HC283的輸入端B3B2B1B0勺值。當 MN= 00時，力口法器74HC283的輸人端B3B2B1B0=第24頁共33頁0000,則加法器的輸出為 S= I。當M

22、Nk01時，輸入端 B3B2B1B生0010,力口法器 的輸出S= I +2。同理，可分析其他情 況，如表題解4、4、31 所示。該電路為可控制的加法電路。第六章習題答案已知某時序電路的狀態(tài)表如表題6、1, 6所示，輸人為A,試畫出它的狀態(tài)圖。如果 電路的 初始狀態(tài)在b,輸人信號A依次是0、1、0、1、1、1、1,試求其 相應的輸出。解：根據表題6。1、6所示的狀態(tài)表，可直接畫出與其對應的狀態(tài)圖，如圖題 解6、1。6所示。當從初態(tài)b開始，依次輸人0、1、0、1、1、1、1信 號時，該時序電路將按圖題解 6,1、6所示的順序改變狀態(tài)，因而其相應的輸出為0、 1、 0、 1、 0、 1。試分析圖題

23、6。2、1所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設電路的初始 狀態(tài)為0,試畫出在圖題6、2、1所示波形作用下，Q和z的波形圖。第25頁共33頁解：狀態(tài)方程和輸出方程：分析圖題6、2。4所示電路，寫出它的激勵方程組、狀態(tài)方程組和輸出 方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵方程狀態(tài)方程輸出方程Z=AQ1Q0根據狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解6、2、4所示，狀態(tài)圖如圖題解 6。2、4所示。分析圖題6、2、5所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路 的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵方程狀態(tài)方程輸出方程根據狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解2, 5所示，狀

24、態(tài)圖如圖題解 6。2、5所示。用JK觸發(fā)器設計一個同步時序電路，狀態(tài)表如下第26頁共33頁解：所要設計的電路有4個狀態(tài)，需要用兩個JK觸發(fā)器實 現(xiàn)。列狀態(tài)轉換真值表和激勵表由表題6。3、1所示的狀態(tài)表和JK觸發(fā)器的激勵表，可列出狀態(tài)轉換真 值表和對各觸發(fā)器的激勵信號，如表題解6、3。1所示。求激勵方程組和輸出方程由表題解6、3、1畫出各觸發(fā)器J、K端和電路輸出端y的卡諾圖，如 圖題解6、3、1所示。從而，得到化簡的激勵方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵方程話電路試用下降沿出發(fā)的D觸發(fā)器設計一同步時序電路，狀態(tài)圖如 , S0S1S2的編碼如解：圖題6、3。4以卡諾圖方式表達出所

25、要求的狀態(tài)編碼方案，即 S0 = 00, Si =01, S2 = 10, S3為無效狀態(tài)。電路需要兩個下降沿觸 發(fā)的D觸發(fā)器實現(xiàn)，設兩個觸發(fā)器的輸出為Q第27頁共33頁6。1、Q0,輸人彳言號為A,輸出彳t號為Y由狀態(tài)圖可直接列出狀態(tài)轉換真值表，如表題解3、4所示。無效狀態(tài)的次態(tài)可用無關項X表示。畫出激勵信號和輸出信號的卡諾圖。根據D觸發(fā)器的特性方程，可由狀態(tài)轉換真值表 直接畫出2個卡諾圖，如圖題解6、3。4所示。I由卡諾圖得激勵方程輸出方程Y=AQ1根據激勵方程組和輸出方程畫出邏輯電路圖，如圖題解6、3、4所示。檢查電路是否能自啟動。由 D觸發(fā)器的特性方程 QA-l = D, 可得圖題解6

26、、3, 4所示電路的狀態(tài)方程組為代入無效狀態(tài)11,可得次態(tài)為00,輸出Y=1o如圖試畫出圖題6. 5.1所示電路的輸出波形，分析電路的邏輯功 能。解：74HC194能由S1S0控制00保持，01右移10左移11并行輸入第28頁共33頁當啟動信號端輸人一低電平時，使 S1=1,這時有So =Sl =1,移位寄存器74HC194執(zhí)行并 行輸人功能，Q3Q2Q1Q0D3D2D1D01110。啟動信號撤消后，由于 Qo =0,經兩級與非門后，使S1=0,這日有S1S0= 01,寄存器開始執(zhí)行右移操作。在移位過程中，因為 Q3Q2、Q1、Q0中總有一個為0,因而能夠維持S1S0=01狀態(tài)，使右移 操作持

27、續(xù)進行下去。其移位 情況如圖題解6, 5, 1所示。由圖題解6、5。1可知，該電路能按固定的時序輸出低電平脈沖，是一 個四相時序脈沖產生 電路。試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進制加1 計數(shù)器；畫出邏輯圖解：3位二進制計數(shù)器需要用 3個觸發(fā)器。因是同步計數(shù)器， 故各觸發(fā)器的CP端接同一時 鐘脈沖源。列出該計數(shù)器的狀態(tài)表和激勵表，如表題解所示用卡諾圖化簡，得激勵方程畫出電路用JK觸發(fā)器設計一個同步六進制加 1計數(shù)器解：需要3個觸發(fā)器狀態(tài)表，激勵表用卡諾圖化簡得激勵方程第29頁共33頁畫出電路圖檢查自啟動能力。當計數(shù)器進入無效狀態(tài)110時，在CP脈沖作用下，電路的狀 態(tài)將按110-1

28、11-000變化，計數(shù)器能夠自啟動。試用74HCT161設計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù) 10011111。解：由設計要求可知，74HCT16他計數(shù)過程中要跳過 0000 1000九個狀態(tài)而保留10011111七個狀態(tài)。因此，可用“反饋量 數(shù)法”實現(xiàn)：令 74HCT161的數(shù)據輸入端 D3D2D1D0 1001,并將進 位信號TC經反相器反相后加至并行置數(shù)使能端上。所設計的電路 如圖題解6。5、15所示。161為異步清零，同步置數(shù)。試分析電路，說明電路是幾進制計數(shù)器解：兩片74HCT161級聯(lián)后，最多可能有162=256個不同的 狀態(tài)。而用“反饋置數(shù)法”構 成的圖題6、5。18所示電路

29、中，數(shù)據輸人端所加的數(shù)據00010,它所對應的進制數(shù)是82,說明該電路在置數(shù)以后從 00010態(tài)開始計 數(shù)，跳過了 82個狀態(tài)。因此，該計數(shù)器的 模M=255-82=174, 即一百七四進制計數(shù)器。試用74HCT161構成同步二四一制計數(shù)器，要求采用兩種不同 得方法。第30頁共33頁解：因為M=24有16V M 256,所以要用兩片 74HCT161將 兩芯片的CP端直接與計數(shù) 脈沖相連，構成同步電路，并將低位 芯片的進位信號連到高位芯片的計數(shù)使能端。用“反饋清零法”或“反饋置數(shù)法”跳過 256 24 = 232個多余狀態(tài)。反饋清零法：利用74HCT161的“異步清零”功能，在第 24 個計數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時，將低位芯片的Q3及高位芯片的Q0信號經與非門產生清零信號，輸 出到兩 芯片的異步清零端，使計數(shù)器從 00000000狀態(tài)開始重新計數(shù)。其 電路如圖題解6、5、19 所示。反饋置數(shù)法：利用74HCT161的“同步預置”功能，在兩片 74HCT161的數(shù)據輸入端上從高 位到低位分別加上11000,并將高 位芯片的進位信號經反相器接至并行置數(shù)使能端。這樣，在第 23個計數(shù)脈沖作用后，電路輸出狀態(tài)為11111111,使進 位信號TC=1,將并行置數(shù)使能端置零。在第 24個計數(shù)脈沖作用后，將