計(jì)算機(jī)原理第四章主存儲(chǔ)器2

1、MAR地址譯碼器存儲(chǔ)體讀寫電路MDRK位地址總線.N位數(shù)據(jù)總線 控制電路控制信號(hào)1.主存儲(chǔ)器的基本(jbn)結(jié)構(gòu)主存儲(chǔ)器的基本(jbn)組成與結(jié)構(gòu)1共三十頁4.8 半導(dǎo)體存儲(chǔ)器的組成與控制1存儲(chǔ)器容量擴(kuò)展(1)位擴(kuò)展：用多個(gè)存儲(chǔ)器器件對(duì)字長進(jìn)行擴(kuò)充主要是為了解決CPU和存儲(chǔ)器芯片的數(shù)據(jù)(shj)位數(shù)不一致的問題。位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選信號(hào)、讀寫控制端RW相應(yīng)并聯(lián)，數(shù)據(jù)端分別連到數(shù)據(jù)總線上的相應(yīng)位。2共三十頁 I/O I/O位擴(kuò)展(kuzhn)4M1 I/O I/O數(shù)據(jù)線8條D7。 。D0地址(dzh)線22條A21A0CSR/W3共三十頁(2)字?jǐn)U展字?jǐn)U展指的是增加存儲(chǔ)器中

2、字的數(shù)量。靜態(tài)存儲(chǔ)器進(jìn)行(jnxng)字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號(hào)來區(qū)分各芯片的地址范圍。4共三十頁(3)字位擴(kuò)展實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充。一個(gè)存儲(chǔ)器的容量為(MN)位，若使用(LK)位存儲(chǔ)器芯片，那么，這個(gè)(zh ge)存儲(chǔ)器共需要個(gè)(MN)/(LK)存儲(chǔ)器芯片。例: 由Intel 2114芯片經(jīng)字位擴(kuò)展而成容量為 4K8位的存儲(chǔ)器。由于Intel 2114芯片只有1K4位，所以整個(gè)存儲(chǔ)器共需 (4K8)/(1K4)8個(gè)2114芯片。5共三十頁6共三十頁 例:某機(jī)器中，已知有一個(gè)地址空間為0000H1FFFH的ROM區(qū)域(qy)，現(xiàn)在再用R

3、AM芯片（ 8K4）形成一個(gè)16K8的RAM區(qū)域(qy)，起始地址為2000H。CPU地址總線為A15 A0，數(shù)據(jù)總線為D7 D0，控制信號(hào)為R/W#，MREQ#。要求畫出邏輯圖。7共三十頁作業(yè)(zuy)1用8K*8的存儲(chǔ)器芯片構(gòu)成16k*16位的存儲(chǔ)器，共需多少片？若CPU地址線有16根，信號(hào)(xnho)線有讀寫控制信號(hào)(xnho)R/W*、訪存信號(hào)(xnho)MREQ*，存儲(chǔ)器芯片的控制信號(hào)(xnho)有CS*和WE*，請(qǐng)畫出此存儲(chǔ)器與CPU的連線圖。 8共三十頁訪存地址的譯碼方式 CPU訪問主存儲(chǔ)器時(shí)需要給出地址碼，其長度取決于CPU可直接訪問的最大存儲(chǔ)空間，一般要將其地址碼分成片內(nèi)地址

4、和選片地址兩部分。片內(nèi)地址由低端的地址碼構(gòu)成，其長度取決于所選存儲(chǔ)芯片的字?jǐn)?shù)，例如芯片容量為8KX4(位)或8KX1(位)，它們的片內(nèi)地址相同，均為13位(因?yàn)?138K)；而高端的地址碼為選片地址，經(jīng)譯碼后用來產(chǎn)生選片信號(hào)(CS)，因此訪存地址的譯碼問題(wnt)實(shí)際上只涉及到選片地址部分。 關(guān)于選片地址的譯碼有全譯碼和部分譯碼之分。9共三十頁1全譯碼方式 “全譯碼方式”是指選片地址部分必須(bx)全部有效，特點(diǎn)是 所使用的存儲(chǔ)芯片的地址范圍是惟一的。 在以下兩種情況下，必須采用全譯碼方式： (1)CPU可訪問的最大存儲(chǔ)空間與實(shí)際使用的存儲(chǔ)空間 相同 例: 某系統(tǒng)中CPU可輸出的訪存地址碼長

5、14位，即從 CPU可訪問的最大存儲(chǔ)空間為16K。存儲(chǔ)器的容量為 16KX8，采用容量為2KX4 的RAM芯片擴(kuò)展組成。則 其地址線的連接方式如下圖所示。10共三十頁11共三十頁 (2)如果實(shí)際使用的存儲(chǔ)空間小于CPU可訪問的最大存儲(chǔ)空間，而且對(duì)實(shí)際使用空間的地址范圍有嚴(yán)格的要求。 例如，CPU給出的訪存地址碼長16位(A15A0)，可訪問的最大存儲(chǔ)空間為64KB，而系統(tǒng)中實(shí)際使用的存儲(chǔ)空間只有8KB，且選用的存儲(chǔ)芯片容量(rngling)為4KX2(位)共8片，并要求其地址范圍必須在4000H5FFFH范圍內(nèi)，其地址連接方式如下圖所示。12共三十頁13共三十頁2部分譯碼方式 當(dāng)實(shí)際使用的存儲(chǔ)

6、空間比CPU可訪問的最大存儲(chǔ)空間小而且對(duì)其地址范圍沒有嚴(yán)格要求的情況下可采用(ciyng)部分譯碼方式。 特點(diǎn)：各組芯片的地址范圍不惟一 例如，CPU可提供的地址碼為16位，而實(shí)際使用的存儲(chǔ)容量為16KX8位，擬采用4KX4(位)的存儲(chǔ)芯片共8片組成，則可采用部分譯碼方式如下圖所示。14共三十頁15共三十頁由于采用部分譯碼方式，使得各組芯片(xn pin)的地址范圍不再是惟一的，以由、芯片構(gòu)成的第一組為例，其地址范圍如下表所示:16共三十頁例:利用(lyng)2764芯片（8KX8）并采用三八譯碼器進(jìn)行全譯碼，在8086系統(tǒng)（20根地址線）的最高地址區(qū)組成32KB的存儲(chǔ)區(qū)，請(qǐng)畫出這些芯片與系統(tǒng)

7、總線連接的示意圖。17共三十頁18共三十頁作業(yè)2： 利用6264芯片（8KX8）并采用全譯碼方式，在8086微機(jī)系統(tǒng)（20根地址線）中組成(z chn)40000H43FFFH的內(nèi)存區(qū)，請(qǐng)畫出這些芯片與系統(tǒng)總線的連接示意圖。19共三十頁作業(yè)(zuy)3： 某機(jī)器中，已知配有一個(gè)地址(dzh)空間為(00001FFF)16的ROM區(qū)域，現(xiàn)在用一個(gè)SRAM芯片（8K8位）形成一個(gè)16K16位的RAM區(qū)域，起始地址(dzh)為（2000）16 。CPU地址(dzh)總線共有A15A0 ，數(shù)據(jù)總線為D15D0 ，要求：1.求所需SRAM芯片數(shù)量；2.畫出ROM與RAM同CPU連接圖（地址線，數(shù)據(jù)線）。

8、20共三十頁21共三十頁作業(yè)(zuy)4：某CPU有地址線16根，數(shù)據(jù)線8根，并提供MREQ*、R/W*等訪存信號(hào)。 （10分）要求連接如下存儲(chǔ)系統(tǒng)： 主存地址分配空間：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)?，F(xiàn)有以下規(guī)格的芯片若干可供選擇：ROM：2K*8，4K*8，8K*8；RAM：1K*4，4K*8，8K*8；請(qǐng)合理(hl)選擇芯片，說明各用幾片。畫出CPU和Memory的連接圖，22共三十頁習(xí)題(xt)3.20 x= - 0.10110 , y = 0.11111 用加減交替法求x/y的商和余數(shù) 被除數(shù)（余數(shù)(ysh)） 商 操作說明 0 0 1 0 1 1

9、 0 0 0 0 0 0 0 開始 +） 1 1 0 0 0 0 1 +-y補(bǔ) 1 1 1 0 1 1 1 0 0 0 0 0 0 不夠減，商0 1 1 0 1 1 1 0 0 0 0 0 0 0 左移 +） 0 0 1 1 1 1 1 +y 0 0 0 1 1 0 1 0 0 0 0 0 1 夠減，商1 0 0 1 1 0 1 0 0 0 0 0 1 0 左移 +） 1 1 0 0 0 0 1 +-y補(bǔ) 1 1 1 1 0 1 1 0 0 0 0 1 0 不夠減，商0 1 1 1 0 1 1 0 0 0 0 1 0 0 左移 +） 0 0 1 1 1 1 1 +y 0 0 1 0 1 0 1

10、 0 0 0 1 0 1 夠減，商1 0 1 0 1 0 1 0 0 0 1 0 1 0 左移 +） 1 1 0 0 0 0 1 +-y補(bǔ) 0 0 0 1 0 1 1 0 0 1 0 1 1 夠減，商1 0 0 1 0 1 1 0 0 1 0 1 1 0 左移 +） 1 1 0 0 0 0 1 +-y補(bǔ) 1 1 1 0 1 1 1 0 1 0 1 1 0 不夠減，商0 +） 0 0 1 1 1 1 1 +y 0 0 1 0 1 1 0 23共三十頁49 多體交叉(jioch)存儲(chǔ)器 計(jì)算機(jī)中大容量的主存，可由多個(gè)存儲(chǔ)體組成，每個(gè)體都具有自己的讀寫線路、地址寄存器和數(shù)據(jù)(shj)寄存器，稱為存儲(chǔ)

11、模塊。這種多模塊存儲(chǔ)器可以實(shí)現(xiàn)重疊與交叉存取，如果在M個(gè)模塊上交叉編址（M2”），則稱為模 M交叉編址。24共三十頁1.高位交叉(jioch)編址（順序方式）M0M1M2M301n-1n+12n-1n2n+13n-12n3n+14n-13n模塊號(hào) 模塊內(nèi)地址 地址譯碼器25共三十頁2.低位交叉(jioch)編址（交叉(jioch)方式）M0M1M2M3044n-454n-3164n-2274n-13模塊內(nèi)地址 模塊號(hào)地址譯碼器26共三十頁設(shè)存儲(chǔ)器包括M個(gè)模塊，每個(gè)模塊的容量為L，各存儲(chǔ)模塊進(jìn)行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第i個(gè)模塊Mi的地址編號(hào)應(yīng)按下式給出: Mj+i（其中 j

12、=0，1,2,.,L-1 i=0,1,2,.,M-1）這種編址方式使用地址碼的低位字段經(jīng)過譯碼選擇不同的存儲(chǔ)模塊，而高位字段指向相應(yīng)的模塊內(nèi)部的存儲(chǔ)字這樣，連續(xù)地址公布在相鄰的不同模塊內(nèi)，而同一模塊內(nèi)的地址都是不連續(xù)的。在理想情況下，如果程序段和數(shù)據(jù)塊都連續(xù)地在主存中存放和讀取。那么，這種編址方式將大大地提高主存的有效訪問速度、但當(dāng)追到程序轉(zhuǎn)移或隨機(jī)訪問少量數(shù)據(jù)，訪問地址就不一定均勻(jnyn)地分布在多個(gè)存儲(chǔ)模塊之間，這樣就會(huì)產(chǎn)生存儲(chǔ)器沖突而降低了使用率，所以M個(gè)交叉模塊的使用率是變化的，大約在 M 而和M之間。27共三十頁4.9.2 重疊(chngdi)和交叉存取控制有兩種方式進(jìn)行(jnx

13、ng)訪問： 同時(shí)訪問：所有模塊同時(shí)啟動(dòng)一次存儲(chǔ)周期，相對(duì)各自的數(shù)據(jù)寄存器并行地進(jìn)行讀出或?qū)懭?。（要增加?shù)據(jù)總線的寬度；可以一次提供多條指令或多個(gè)數(shù)據(jù)） 交叉訪問：M個(gè)模塊按一定順序輪流啟動(dòng)各自的存儲(chǔ)周期，啟動(dòng)兩個(gè)相鄰模塊的最小時(shí)間間隔等于單個(gè)模塊訪問周期的1/M。28共三十頁對(duì)存儲(chǔ)器的訪問(fngwn)CPU和IOP對(duì)存儲(chǔ)器的訪問(fngwn)是由主存控制部件控制的當(dāng)CPU發(fā)出訪存請(qǐng)求后，由交叉編址位（模塊號(hào)）選擇某個(gè)存儲(chǔ)體，并查詢?cè)摯鎯?chǔ)體的“忙”觸發(fā)器（BUSYi）是否為1。如果為1，則說明該體正在進(jìn)行讀寫操作，需要等待這次操作完成后（將BUSYi 置0 ），才能響應(yīng)新的讀寫請(qǐng)求。當(dāng)存儲(chǔ)體完成讀寫操作后，向CPU發(fā)出“回答”信號(hào)，表示操作完成。若要繼續(xù)訪存，則將下一個(gè)地址碼以及讀或?qū)懨钏椭链鎯?chǔ)控制部件，重復(fù)上述過程。29共三十頁內(nèi)容摘要M。主要是為了解決CPU和存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)不一致的問題。RW相應(yīng)并聯(lián)，數(shù)據(jù)端分別連到數(shù)據(jù)總線上的相應(yīng)位。靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫控制。實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)