微型計(jì)算機(jī)原理及應(yīng)用課件：第5章 存儲(chǔ)器

1、第5章 存儲(chǔ)器存儲(chǔ)器概述5.1半導(dǎo)體存儲(chǔ)芯片結(jié)構(gòu)及使用5.216位系統(tǒng)的存儲(chǔ)器接口5.35.1 存儲(chǔ)器概述存儲(chǔ)器(Memory)是用來存儲(chǔ)程序和數(shù)據(jù)的部件，是計(jì)算機(jī)系統(tǒng)中必不可少的組成部分。從與CPU的關(guān)系來看，可分為內(nèi)存和外存。內(nèi)存通常由半導(dǎo)體存儲(chǔ)器組成，它直接與CPU的外部總線相連，是計(jì)算機(jī)主機(jī)的組成部分，用來存放當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序，是本章主要討論的內(nèi)容。外存位于主機(jī)外面，它通過接口邏輯電路與主機(jī)相連接，是作為計(jì)算機(jī)的外部設(shè)備來配置的。外存用來存放暫時(shí)不用的那些程序和數(shù)據(jù)，使用時(shí)必須先調(diào)入內(nèi)存才能執(zhí)行。半導(dǎo)體存儲(chǔ)器的分類5.1.1半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)5.1.2典型的半導(dǎo)體存儲(chǔ)器

2、芯片5.1.35.1.1 半導(dǎo)體存儲(chǔ)器的分類圖5.1隨機(jī)存取存儲(chǔ)器1只讀存儲(chǔ)器2閃速存儲(chǔ)器3圖5.1 半導(dǎo)體存儲(chǔ)器的分類1.隨機(jī)存取存儲(chǔ)器RAM存儲(chǔ)器中的信息既可以讀又可以寫。RAM中的信息在掉電后立即消失，是一種易失性存儲(chǔ)器。分為：靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)小結(jié)1)靜態(tài)RAM(SRAM)利用觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)表示“1”和“0”，最簡(jiǎn)單的TTL電路組成的SRAM存儲(chǔ)單元由兩個(gè)雙發(fā)射極晶體管和兩個(gè)電阻構(gòu)成的觸發(fā)器電路組成；而MOS管組成的SRAM存儲(chǔ)單元由6個(gè)MOS管構(gòu)成的雙穩(wěn)態(tài)觸發(fā)電路組成。只要電源不掉電，寫入SRAM的信息就不會(huì)丟失。同時(shí)對(duì)SRAM進(jìn)行讀操作時(shí)不會(huì)破壞原有

3、信息。功耗較大，容量較小，存取速度快，不需要刷新。常用于容量較小的單板機(jī)、工業(yè)控制等小系統(tǒng)中。 2)動(dòng)態(tài)RAM(DRAM)利用MOS管的柵極對(duì)其襯底間的分布電容來保存信息的。每個(gè)存儲(chǔ)單元所需要的MOS管較少，典型的由單MOS管組成，因此DRAM的集成度較高、功耗低。缺點(diǎn)：分布電容上的電荷會(huì)隨著電容器的放電過程而逐漸消失。一般信息在DRAM中保存的時(shí)間為2ms左右。為了保存DRAM中的信息，每隔12ms要對(duì)其刷新一次。刷新的過程就是“讀出”的過程，由讀出再生電路完成。因此采用DRAM的計(jì)算機(jī)必須配置刷新電路。存儲(chǔ)器速度較慢，容量較大，且功耗低。廣泛應(yīng)用于內(nèi)存容量較大的微型機(jī)系統(tǒng)。如PC機(jī)的內(nèi)存。

4、 小結(jié)雙極型RAM主要用在高速微機(jī)中。 靜態(tài)RAM不需刷新,功耗大,適于存儲(chǔ)容量較MOS型RAM 小的系統(tǒng)中使用 動(dòng)態(tài)RAM需刷新,集成度高,功耗低,適于構(gòu)成 大容量的存儲(chǔ)器系統(tǒng)2.只讀存儲(chǔ)器ROM用戶在使用時(shí)只能讀出信息，不能寫入新的信息，存儲(chǔ)信息斷電后不會(huì)丟失。用來存放固定的應(yīng)用程序、系統(tǒng)軟件、監(jiān)控程序、常數(shù)表格等。分為：掩膜式ROMPROMEPROMEEPROM1)掩膜式ROM由ROM制造廠家在生產(chǎn)時(shí)使用掩膜式工藝將信息一次性寫入，其內(nèi)部信息不再能更改，所以也稱固定存儲(chǔ)器。它適用于大批量生產(chǎn)。2)PROM由用戶使用專門的編程器自行一次性寫入的，一旦寫入就無法更改。 3)EPROM由用戶使

5、用專門的編程器自行寫入程序和數(shù)據(jù)，但寫入后的信息可用紫外線照射芯片的石英窗口來擦除，芯片中信息全部擦除后可再重新寫入新的內(nèi)容。EPROM可以多次擦除、多次寫入。4)EEPROM用電信號(hào)進(jìn)行擦除和寫入信息，芯片不離開插件板便可擦除部分或全部信息和寫入其中信息。EEPROM為經(jīng)常需要修改程序和參數(shù)的應(yīng)用領(lǐng)域提供了極大的方便，但存取速度較慢，價(jià)格較貴。 3.閃速存儲(chǔ)器又稱為快擦型存儲(chǔ)器，是一種非揮發(fā)性存儲(chǔ)器。具有功耗低、集成度高、體積小、可靠性高等特點(diǎn)。廣泛應(yīng)用于便攜式計(jì)算機(jī)的PC卡存儲(chǔ)器(固態(tài)硬盤)，以及用來存放主板上的BIOS以代替原來的EPROM的BIOS。采用Flash Memory制作的“

6、U盤”已成為大容量、高速度的移動(dòng)式存儲(chǔ)器。 5.1.2 半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)存儲(chǔ)容量1存儲(chǔ)速度21.存儲(chǔ)容量指存儲(chǔ)器可以容納的二進(jìn)制信息量。一般存儲(chǔ)器都采用一維線性編址，存儲(chǔ)器中每個(gè)存儲(chǔ)單元都被賦予一個(gè)地址。存儲(chǔ)器的存儲(chǔ)容量=2MNM是存儲(chǔ)器的地址數(shù)N是存儲(chǔ)器的每個(gè)存儲(chǔ)單元的位數(shù)。某存儲(chǔ)器芯片的地址數(shù)為16位，存儲(chǔ)字長(zhǎng)為8位，則該存儲(chǔ)器的存儲(chǔ)容量為：2168b=64KB=512Kb。2.存儲(chǔ)速度可以用兩個(gè)時(shí)間參數(shù)表示：“存取時(shí)間”TA (Access time)：從啟動(dòng)一次存儲(chǔ)操作，到完成該操作所經(jīng)歷的時(shí)間；“存儲(chǔ)周期”TM (Memory cycle)：為啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所

7、需的最小時(shí)間間隔。通常存儲(chǔ)周期TM略大于存取時(shí)間TA。5.1.3 典型的半導(dǎo)體存儲(chǔ)器芯片SRAM芯片HM61161DRAM芯片Intel 21642EPROM芯片Intel 2732A31.靜態(tài)RAM(SRAM)芯片HM6116高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器。有11條地址線A0A10、8條數(shù)據(jù)線I/O1I/O8，可構(gòu)成2KB的內(nèi)存。有3條控制線：片選信號(hào) ，用來選擇芯片；寫允許信號(hào) 控制讀/寫操作；輸出允許信號(hào) ，用來將數(shù)據(jù)輸出到數(shù)據(jù)線。常用的還有2114(1K4b)、6264(8K8b)、62128(16K8b)、62256(32K8b)、62512(64K8b)、HM628128(128K

8、8b)和HM628512(512K8b)等。圖5.2圖5.2 HM6116的引腳排列2.動(dòng)態(tài)RAM(DRAM)芯片Intel 216464K1 b。片內(nèi)要尋址64K個(gè)單元，需要16條地址線，為了減少封裝引腳，地址線分為行地址和列地址兩部分，芯片的地址引腳只有8條，片內(nèi)有地址鎖存器。由行地址選通信號(hào) 將先送入的8位行地址送到片內(nèi)行地址鎖存器，然后由列地址選通信號(hào) 將后送入的8位列地址送到片內(nèi)列地址鎖存器。16位地址信號(hào)選中64K存儲(chǔ)單元中的一個(gè)單元。當(dāng) 為高電平時(shí)，所選中單元的內(nèi)容經(jīng)過輸出三態(tài)緩沖器從DOUT引腳輸出；當(dāng)為低電平時(shí)，DIN引腳上的內(nèi)容經(jīng)過輸入三態(tài)緩沖器，對(duì)選中單元進(jìn)行寫入。行選通

9、信號(hào)和列地址選通信號(hào)也起到了片選的作用。常用的DRAM還有2116(16K1b)、21256(256K1b)、21010(1M1b)、21014(256K4b)、44100(1M4b)等。 圖5.3圖5.3 Intel2164A的引腳排列3.只讀存儲(chǔ)器(EPROM)芯片Intel 2732A存儲(chǔ)容量為4K8 b，有12條地址線A11 A0，8條數(shù)據(jù)線O7O0。 為芯片允許信號(hào)，用來選擇芯片； 為輸出允許信號(hào)及編程電源輸入線。當(dāng) 為低電平時(shí)，若 也為低電平，對(duì)存儲(chǔ)器進(jìn)行讀操作；若 加上21V編程電壓時(shí)，對(duì)存儲(chǔ)器重新編程。常用的還有：2716(2K8b)、2764(8K8b)、27128(16K8

10、b)、27256(32K8b)、27512(64K8b)等。 圖5.4圖5.4 Intel2732A的引腳排列5.2 半導(dǎo)體存儲(chǔ)芯片結(jié)構(gòu)及使用半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)5.2.1半導(dǎo)體存儲(chǔ)芯片的使用5.2.25.2.1 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)當(dāng)CPU啟動(dòng)一次存儲(chǔ)器讀操作時(shí)：CPU將地址通過地址總線送入MAR。使讀相關(guān)的控制信號(hào)有效，MAR中的地址碼經(jīng)過地址譯碼器譯碼后選中該地址對(duì)應(yīng)的存儲(chǔ)單元，并通過讀/寫驅(qū)動(dòng)器將選中單元的數(shù)據(jù)送入MDR，最后通過數(shù)據(jù)總線讀入CPU。當(dāng)CPU啟動(dòng)一次存儲(chǔ)器寫操作時(shí)：CPU將地址通過地址總線送入MAR。將數(shù)據(jù)通過數(shù)據(jù)總線送入MDR，然后使寫相關(guān)的控制信號(hào)有效，MAR中

11、的地址碼經(jīng)過地址譯碼器譯碼后選中該地址對(duì)應(yīng)的存儲(chǔ)單元，并通過讀/寫驅(qū)動(dòng)器將MDR的數(shù)據(jù)送入選中存儲(chǔ)單元。 圖5.5圖5.5 存儲(chǔ)器的基本結(jié)構(gòu)5.2.2 半導(dǎo)體存儲(chǔ)芯片的使用 半導(dǎo)體存儲(chǔ)芯片的使用1存儲(chǔ)器芯片與CPU連接時(shí)應(yīng)考慮的問題21.半導(dǎo)體存儲(chǔ)芯片的使用 CPU對(duì)存儲(chǔ)器芯片的使用，是通過軟件和硬件協(xié)調(diào)工作完成的。在軟件方面，CPU執(zhí)行相應(yīng)的指令實(shí)現(xiàn)對(duì)存儲(chǔ)器的訪問。例如： MOV AL， 1000H；讀存儲(chǔ)器操作 MOV 1000H，AL；寫存儲(chǔ)器操作在硬件方面，可以將存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、控制線與CPU的地址總線、數(shù)據(jù)總線、控制總線直接相連接，并采用譯碼電路產(chǎn)生存儲(chǔ)器芯片的片選信號(hào)，

12、實(shí)現(xiàn)CPU與半導(dǎo)體存儲(chǔ)芯片的正確連接。 地址線的連接數(shù)據(jù)線的連接控制線的連接圖5.6 由8088CPU組成的8位存儲(chǔ)器系統(tǒng) 1)地址線的連接可以根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPU的地址線兩部分：低位的地址線直接和存儲(chǔ)器芯片的地址線相連，用于芯片內(nèi)的地址譯碼，選中該存儲(chǔ)器芯片的一個(gè)存儲(chǔ)單元；剩余的高位地址線經(jīng)另加的地址譯碼器，產(chǎn)生存儲(chǔ)器芯片的片選信號(hào)，用來選中CPU所要訪問的存儲(chǔ)器芯片。圖5.6中，對(duì)存儲(chǔ)器芯片而言，片內(nèi)地址線為A15A0，直接與CPU的地址線A15A0相連接。CPU未連接的4位高位地址A19A16即剩余地址線，經(jīng)地址譯碼器譯碼后輸出作為存儲(chǔ)器芯片的片選信號(hào)。 圖

13、5.62)數(shù)據(jù)線的連接存儲(chǔ)器芯片有8條數(shù)據(jù)線，可直接同8088CPU的8位數(shù)據(jù)線相連。 圖5.63)控制線的連接CPU對(duì)存儲(chǔ)器讀/寫操作的控制信號(hào)主要有 、 和 ，前兩個(gè)可直接同存儲(chǔ)器芯片的控制信號(hào)線 和 連接， 可作為地址譯碼器的使能端實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀/寫操作。 圖5.62.存儲(chǔ)器芯片與CPU連接時(shí)應(yīng)考慮的問題存儲(chǔ)器芯片與CPU連接時(shí)，原則上可以將存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、控制線與CPU的地址總線、數(shù)據(jù)總線、控制總線直接相連接，但在實(shí)際操作時(shí)，必須考慮以下幾個(gè)問題： CPU的負(fù)載能力各種信號(hào)線的連接 CPU的時(shí)序與存儲(chǔ)器存取速度的配合存儲(chǔ)器的地址分配及片選信號(hào)的產(chǎn)生。目前存儲(chǔ)器芯片的容量仍

14、然是有限的，所以常常需要多片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)器系統(tǒng)，這就要求正確選擇片選信號(hào)。通常，片選信號(hào)是由CPU剩余的高位地址線譯碼產(chǎn)生，譯碼電路既可采取集成電路地址譯碼器，也可采用基本門電路實(shí)現(xiàn)。5.3 16位系統(tǒng)的存儲(chǔ)器接口 16位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口5.3.1存儲(chǔ)器容量的擴(kuò)展5.3.25.3.1 16位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口5.3.2 存儲(chǔ)器容量的擴(kuò)展 存儲(chǔ)器的擴(kuò)展：存儲(chǔ)芯片的容量是有限的，實(shí)際系統(tǒng)需要更大存儲(chǔ)容量時(shí)，就必須采用多片現(xiàn)有的存儲(chǔ)器芯片構(gòu)成較大容量的存儲(chǔ)器模塊。擴(kuò)展存儲(chǔ)器的方法有：位擴(kuò)展1字?jǐn)U展2字位擴(kuò)展31.位擴(kuò)展 (1)芯片的地址線全部并聯(lián)，并與CPU地址總線中相應(yīng)

15、的地址線相連。(2)芯片的數(shù)據(jù)線分別與CPU數(shù)據(jù)總線的相應(yīng)位連接。(3)芯片的讀/寫控制信號(hào)線并聯(lián)，接CPU控制總線中的讀/寫控制線；芯片的片選信號(hào)并聯(lián)，可接CPU控制總線中的存儲(chǔ)器選擇信號(hào)，也可接地址線高位或地址譯碼器輸出端。 2.字?jǐn)U展當(dāng)存儲(chǔ)芯片的存儲(chǔ)字長(zhǎng)(存儲(chǔ)單元的位數(shù))滿足需要，而存儲(chǔ)字的數(shù)量不滿足需要時(shí)，就需要增加存儲(chǔ)字的數(shù)量，即進(jìn)行字?jǐn)U展。字?jǐn)U展時(shí)，各存儲(chǔ)芯片的信號(hào)線的連接方法如下：芯片的地址線全部并聯(lián)，并與CPU地址總線中相應(yīng)的地址線相連。芯片的數(shù)據(jù)線全部并聯(lián)，并與CPU數(shù)據(jù)總線中相應(yīng)的數(shù)據(jù)線連接。芯片的讀/寫控制信號(hào)線并聯(lián)，接CPU控制總線中的讀/寫控制線；芯片的片選信號(hào)分別接

16、地址線高位或地址譯碼器輸出端。實(shí)現(xiàn)片選控制的方法有三種：線選法部分譯碼法全譯碼法1)線選法線選法是指利用地址總線的高位地址線直接作為存儲(chǔ)器芯片的片選信號(hào)，低位地址線和存儲(chǔ)器地址相連。采用線選法需保證每次尋址時(shí)只能有一個(gè)片選信號(hào)有效。優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是地址空間浪費(fèi)大。由于部分地址線未參與譯碼，會(huì)出現(xiàn)大量地址重疊。此外，當(dāng)通過線選的芯片增多時(shí)，還可能出現(xiàn)地址空間不連續(xù)的情況。 圖5.11圖5.11 16位系統(tǒng)線選法字?jǐn)U展接線圖表5.2表5.3 圖5.11存儲(chǔ)器芯片的地址范圍 2)部分譯碼法部分譯碼法是將高位地址線中部分地址進(jìn)行譯碼，產(chǎn)生存儲(chǔ)器的片選信號(hào)。對(duì)被選中的芯片而言，未參與譯碼的高位地址線可以為0，也可以為1，即每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址。使用時(shí)一般將未用地址設(shè)為0。采用部分譯碼法，可簡(jiǎn)化譯碼電路，但由于地址重疊，會(huì)造成系統(tǒng)地址空間資源的部分浪費(fèi)。 圖5.12圖5.12 16位系統(tǒng)部分譯碼法字?jǐn)U展接線圖表5.3表5.4 圖5.12存儲(chǔ)器芯片的地址范圍3)全譯碼法全譯碼法是指將地址總線中除片內(nèi)地址以外的全部剩余高位地址參加譯碼，產(chǎn)生各存儲(chǔ)芯片的片選信號(hào)。采用全譯碼法，每個(gè)存儲(chǔ)單元的