第二課：嵌入式硬件基礎(chǔ)

1、2C H A P T E R嵌入式硬件基礎(chǔ)1嵌入式系統(tǒng)硬件部分嵌入式系統(tǒng)軟件部分如人的大腦，決定了硬件的操作模式。通過良好的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到極至。如人的手、腳、神經(jīng)等部位，決定了嵌入式系統(tǒng)的先天功能。如運(yùn)算能力和I/O接口等。2RISC和CISC馮諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)流水線嵌入式微處理器體系結(jié)果總線高速輸入輸出接口輸入輸出設(shè)備存儲器嵌入式系統(tǒng)硬件基礎(chǔ)3CISC和RISCCISC：復(fù)雜指令集（Complex Instruction Set Computer）具有大量的指令和尋址方式，指令長度可變8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能

2、夠運(yùn)行。RISC：精簡指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令長度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計變得更為簡單4CISC與RISC的數(shù)據(jù)通道IFIDREGALUMEM開始退出IFIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜5CISC的背景和特點(diǎn) 背景: 存儲資源緊缺, 強(qiáng)調(diào)編譯優(yōu)化增強(qiáng)指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實(shí)現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實(shí)現(xiàn)為節(jié)省存儲空間，強(qiáng)調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)

3、可多可少尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器采用微程序控制，執(zhí)行每條指令均需完成一個微指令序列CPI ，指令越復(fù)雜，CPI越大。6CISC的主要缺點(diǎn)指令使用頻度不均衡。高頻度使用的指令占據(jù)了絕大部分的執(zhí)行時間，擴(kuò)充的復(fù)雜指令往往是低頻度指令。大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝VLSI的出現(xiàn)，使單芯片處理機(jī)希望采用規(guī)整的硬聯(lián)邏輯實(shí)現(xiàn)，而不希望用微程序，因?yàn)槲⒊绦虻氖褂梅炊萍s了速度提高。(微碼的存控速度比CPU慢5-10倍)。軟硬功能分配復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。不利于先進(jìn)指令級并行技術(shù)的采用流水線技術(shù)7R

4、ISC基本設(shè)計思想減小CPI: CPUtime=Instr_Count * CPI * Clock_cycle精簡指令集：保留最基本的,去掉復(fù)雜、使用頻度不高的指令采用Load/Store結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式采用硬接線控制代替微程序控制8RISC:減少指令平均執(zhí)行周期數(shù)CPUtime= Instr_Count *CPI * Clock_cycleICRISC IC CISC, 30%-40%CCRISC CCCISCCPIRISC CPICISC ， 20%超標(biāo)量、超流水線、VLIW等系統(tǒng)結(jié)構(gòu)， 目標(biāo)在于減小CPI， 可使CPI19RISC的提出與發(fā)展Load/Stor

5、e結(jié)構(gòu)提出： CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801處理器是公認(rèn)體現(xiàn)RISC思想的機(jī)器。1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,實(shí)驗(yàn)樣機(jī)。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987)10典型的高性能RISC處理器SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM, Motorola公司的PowerPCDEC、

6、Compac公司的Alpha AXPIBM的RS6000(1990)第一臺Superscalar RISC機(jī) 11CISC與RISC的對比類別CISCRISC指令系統(tǒng)指令數(shù)量很多較少，通常少于100執(zhí)行時間有些指令執(zhí)行時間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€寄存器的內(nèi)容拷貝到存貯器沒有較長執(zhí)行時間的指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個字節(jié)尋址方式尋址方式多樣簡單尋址操作可以對存儲器和寄存器進(jìn)行算術(shù)和邏輯操作只能對寄存器對行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)編譯難以用優(yōu)化編譯器生成高效的目標(biāo)代碼程序 采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序 12馮諾依曼體系

7、結(jié)構(gòu)13馮諾依曼體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)214哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出CPU程序存儲器指令0指令1指令2數(shù)據(jù)存儲器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)15流水線技術(shù)流水線(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行 提高了CPU的運(yùn)行效率 內(nèi)部信息流要求通暢流動譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時間AddSubCmp16指令流水線以ARM為例為增加處理器指令流的速度，ARM7 系列使用3級流水線.允許多個操作同時處理，比逐條指令執(zhí)行要快。 PC指向正被取指的指令，而非正

8、在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumb17 最佳流水線該例中用6個時鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù) (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExe

9、cuteDecodeExecuteFetchDecodeFetchFetch18 LDR 流水線舉例該例中，用6周期執(zhí)行了4條指令指令周期數(shù) (CPI) = 1.5 周期 操作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch19分支流水線舉例流水線被阻斷注意:內(nèi)核運(yùn)行在ARM狀態(tài)周期 1 2 3 4 5 0 x8000 BL 0 x8004 X0 x8008 XX0 x8FEC AD

10、D0 x8FF0 SUB0 x8FF4 MOV地址 操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetch20超標(biāo)量執(zhí)行超標(biāo)量(Superscalar)執(zhí)行：超標(biāo)量CPU采用多條流水線結(jié)構(gòu) 執(zhí)行1取指指令譯碼2譯碼1執(zhí)行2執(zhí)行1取指譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)回寫21高速緩存（CACHE）1、為什么采用高速緩存 微處理器的時鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理 高速緩存是一種小型、快速的存儲器

11、，它保存部分主存內(nèi)容的拷貝。 CPU高速緩存控制器CACHE主存數(shù)據(jù)數(shù)據(jù)地址22總線和總線橋CPU低速設(shè)備橋數(shù)據(jù)高速總線存儲器高速設(shè)備鍵盤低速總線ARM公司提出的AMBA總線標(biāo)準(zhǔn)23嵌入式處理器體系結(jié)構(gòu)按體系結(jié)構(gòu)的不同可分為五大類ARMMIPSPOWER PCX86SH系列 24ARM 公司的ARM RISC處理器ARM 7 Thumb 家族ARM 9 Thumb 家族ARM 10 Thumb 家族ARM 11 Thumb 家族25Intel StrongARMStrongARM 110StrongARM 1100StrongARM 1110StrongARM 111126INTEL的Xsca

12、le架構(gòu)處理器基于ARM V5TE體系結(jié)構(gòu)兼容ARM V5TE ISA指令集（不支持浮點(diǎn)指令集）在處理器內(nèi)核周圍提供了指令和數(shù)據(jù)存儲器管理單元指令、數(shù)據(jù)和微小數(shù)據(jù)緩存寫緩沖、掛起緩沖和分支目標(biāo)緩沖器電源管理性能監(jiān)控調(diào)試JTAG單元以及協(xié)處理器接口MAC協(xié)處理器內(nèi)核存儲總線27MIPS從1986年推出R2000處理器以來，MIPS陸續(xù)推出R3000、R4000、R8000等。之后,MIPS公司的戰(zhàn)略發(fā)生變化，把重點(diǎn)放在嵌入式系統(tǒng)。1999年，MIPS公司發(fā)布了MIPS32和MIPS64體系結(jié)構(gòu)標(biāo)準(zhǔn)，集成了原來所有的MIPS指令集，并且增加了許多更強(qiáng)大的功能。此后MIPS公司又陸續(xù)開發(fā)了高性能、低

13、功耗的32位和64位處理器內(nèi)核。 28MIPS RISC29MIPS在MIPS的32位內(nèi)核中4K系列對應(yīng)于SOC應(yīng)用設(shè)計；M4K系列內(nèi)核是為在下一代消費(fèi)電子、網(wǎng)絡(luò)、寬帶應(yīng)用中越來越受歡迎的多CPU SOC所設(shè)計；4KE系列具有目前32位通用嵌入式處理器中最高的DMIPS/MHz性能指標(biāo)；4KS系列由于采用了特殊的SmartMIPS體系結(jié)構(gòu)，特別適用于需要安全數(shù)據(jù)傳輸?shù)念I(lǐng)域，比如網(wǎng)絡(luò)、智能卡等；5K和20Kc系列屬于MIPS的64位內(nèi)核5K能提供1.4DMIPS/MHz的性能以及最低350MHz的運(yùn)行速率。20Kc是當(dāng)今最快的可授權(quán)嵌入式處理器內(nèi)核。一般運(yùn)行在600MHz，具有7段流水線的20K

14、c內(nèi)核，能提供1.2GFLOPS的峰值浮點(diǎn)運(yùn)算能力。30MIPS在嵌入式處理器市場中，基于MIPS內(nèi)核的處理器占據(jù)了相當(dāng)大的數(shù)量2002年，一共付運(yùn)了8700萬片采用MIPS內(nèi)核的嵌入式處理器，份額僅次于ARM位居全球第二。在目前快速增長的比如Cable Modem、DSL Modem、DVD錄像機(jī)等領(lǐng)域內(nèi)，MIPS的市場份額位居第一。MIPS的合作伙伴包括了AMD，IDT，NEC，TI，SONY等眾多廠商31PowerPC體系結(jié)構(gòu) Motorola半導(dǎo)體（現(xiàn)Freescale半導(dǎo)體）聯(lián)合IBM以及蘋果電腦 IBMPowerPC750 PowerPCG3 MotorolaMPC MC32X86

15、體系結(jié)構(gòu) Intel X86體系結(jié)構(gòu)AMD最新的X86體系結(jié)構(gòu)嵌入式處理器產(chǎn)品為Geode 系列處理器 CISC指令集33SH體系結(jié)構(gòu)SH(SuperH)系列是由前日立半導(dǎo)體公司（現(xiàn)Renesas公司）推出的嵌入式處理器 SH系列的CPU指令格式是固定的，只有一個字長，絕大多數(shù)指令是單周期完成的，即使是復(fù)雜的乘加指令也僅需2個時鐘周期 為了克服內(nèi)存訪問的瓶頸，SH的CPU簡化尋址方式，采用Load/Store(裝載/存儲)結(jié)構(gòu)，并且在片內(nèi)設(shè)置高速緩存，以減少訪問內(nèi)存的時間 341999年底，SH系列累計生產(chǎn)達(dá)1.18億片。SH系列投入市場后，用量最多的是工業(yè)，占總量的36%，第二位是辦公自動化

16、，占總量的26%；第三位是消費(fèi)領(lǐng)域；再其次的是通信領(lǐng)域。此外，汽車導(dǎo)航、定位、控制系統(tǒng)，也是SH系列不小的一個市場。在美國，SH系列占有較大的市場份額 型號SH1-4（32位） SH5(64位)35總線總線的主要參數(shù)有總線的帶寬總線的位寬總線的工作時鐘頻率36總線機(jī)制微處理器（CPU）是嵌入式系統(tǒng)硬件平臺的核心構(gòu)件，但不是全部。按照馮諾依曼體系結(jié)構(gòu)思想，計算機(jī)的硬件是由CPU、存儲器和I/O設(shè)備三部分組成的?？偩€是把CPU與存儲器、I/O設(shè)備相連接的信息通道，但總線并不僅僅指的是一束信號線，而應(yīng)包含相應(yīng)的通信協(xié)議。按照使用場合的不同，總線分成芯片級總線（CPU總線）、板卡級總線（內(nèi)總線）和系統(tǒng)

17、級總線（外總線）。37ISAIBM 公司于1981 年推出的基于8 位機(jī)PC/XT 的總線，稱為PC 總線。IBM 公司于1984 年推出了16 位PC 機(jī)PC/AT，其總線稱為AT 總線。然而IBM 公司從未公布過他們的AT總線規(guī)格。由Intel 公司，IEEE 和EISA 集團(tuán)聯(lián)合開發(fā)了與IBM/AT 原裝機(jī)總線意義相近的ISA 總線，即8/16 位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”(ISA-Industry Standard Architecture)總線。6.66MHZ至26.66MHZ ，典型8MHzEISA總線，32位38PCI1991 年下半年，Intel 公司首先提出了PCI 的概念。Inte

18、l聯(lián)合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集團(tuán)，其英文全稱為：Peripheral Component Interconnect Special Interest Group(外圍部件互連專業(yè)組)，簡稱PCISIG。93年發(fā)布PCI2.0，32位，33MHz。5個以上PCI插槽AGP（圖形加速處理）90年代后期，PCI-X，64位/66MHz39CPCICPCI（Compact PCI）PICMG協(xié)會于1994提出來的一種總線接口標(biāo)準(zhǔn)，面向嵌入式設(shè)備解決了VME與PCI總線不兼容問題，與PCI完全兼容高可靠性（99.999%）、低價位熱插拔（hot sw

19、ap）40PC104PC104是一種專門為嵌入式控制而定義的工業(yè)控制總線，實(shí)質(zhì)上就是一種緊湊型的IEEE-P996（ISA）。PC104 有兩個版本，8 位和16 位，分別與PC 和PC/AT 相對應(yīng)。PC104PLUS 則與PCI總線相對應(yīng)。41I2CPHILIPS 開發(fā)了一種用于內(nèi)部IC控制的簡單的雙向兩線串行總線I2C(Inter-Integrated Circuit )最高速率100Kbps，25英尺，最多可支持40個設(shè)備數(shù)據(jù)線時鐘線42CAN（Controller Area Network）80年代末，由德國Bosch公司最先提出被設(shè)計作為汽車環(huán)境中的微控制器通訊，在車載各電子控制裝

20、置ECU 之間交換信息，形成汽車電子控制網(wǎng)絡(luò)。發(fā)動機(jī)管理系統(tǒng)、變速箱控制器、儀表裝備、電子主干系統(tǒng)中，均嵌入CAN 控制裝置。使用CSMA/CD協(xié)議40米以內(nèi)，1Mbps；10Km，5Kbps；理論上可以支持無限多個設(shè)備可靠性高，誤碼率為10-11抗電磁干擾性強(qiáng)43高速輸入與輸出接口IrDA/FastIrDA（Infrared Data Association ）紅外線發(fā)光二極管發(fā)射硅晶PIN光檢二極管接受控制電路IrDA 1.0和1.1裝置的通訊距離可達(dá)1公尺，誤碼率為10-9，光源外圍的最大亮度為10klux （勒克斯）44紅外傳輸特點(diǎn)距離小于一米低速9.6115K bps高速14M bp

21、s工業(yè)高速16M bps45Bluetooth 接口功耗低100M，100mW10M，2.5mW1M，1mW2.4-2.4835 GHz (使用ISM頻段)優(yōu)勢: 世界范圍內(nèi)可用劣勢: 與IEEE 802.11b產(chǎn)品相互干擾聲音和數(shù)據(jù)傳輸，總帶寬為1Mbps成本低低于US$5/藍(lán)牙芯片46藍(lán)牙和紅外線的比較：47USB（Universal Serial Bus ）IBM、Compaq、Nortel、NEC、Intel以及Microsoft聯(lián)合距離5 米，Hub30米樹拓?fù)浣Y(jié)構(gòu)，127個點(diǎn)，4線（2根電源線，2根數(shù)據(jù)線）低速 USB1.1，1.5 M bpsUSB 2.0 速率高達(dá)480Mbps

22、支持熱插拔和即插即用48Ethernet/Fast Ethernet802.310M/100M Ethernet100m，RJ45接口MAC層協(xié)議 CSMA/CD49IEEE1394起源于APPLE公司1986年提出的FireWireMPU與多媒體設(shè)備連接接口20400M bps，高速串行總線P1394b 1.6Gbps, 100米支持63個器件，長度4.5米熱插拔，即插即用Sony：iLink；TI：Lynx Apple：FireWire50LCD顯示器Liquid Crystal Display，液晶顯示器液晶介于固態(tài)和液態(tài)液晶棒狀分子在外加電場的作用下排列狀態(tài)發(fā)生變化，使得通過液晶顯示器

23、件的光被調(diào)制，從而在顯示屏上呈現(xiàn)出不同顏色。每個顯示象素都可以單獨(dú)被電場控制。適用于低壓、微功耗電路51段式液晶常見段式液晶的每字為8 段組成，即8 字和一點(diǎn)，只能顯示數(shù)字和部分字母。字符型液晶字符型液晶是用于顯示字符和數(shù)字的圖形點(diǎn)陣式液晶又將其分為TN、STN（DSTN）、TFT 等幾類LCD顯示器類型52觸摸屏 嵌入式系統(tǒng)中的觸摸屏分為電阻式、電容式和電感式三種 其中電阻式觸摸屏最為常用 電阻觸摸屏的工作部分一般由三部分組成，兩層透明的阻性導(dǎo)體層、兩層導(dǎo)體之間的隔離層、電極 觸摸屏工作時，上下導(dǎo)體層相當(dāng)于電阻網(wǎng)絡(luò)，當(dāng)某一層電極加上電壓時，會在該網(wǎng)絡(luò)上形成電壓梯度。如有外力使得上下兩層在某一

24、點(diǎn)接觸，則在電極未加電壓的另一層可以測得接觸點(diǎn)處的電壓，從而知道接觸點(diǎn)處的坐標(biāo)。53電容式觸摸屏電容式觸摸屏是一塊四層復(fù)合玻璃屏，玻璃屏的內(nèi)表面和夾層各涂一層ITO （氧化銦錫） ，四個角引出四個電極 。當(dāng)用戶觸摸電容屏?xí)r，由于人體電場，用戶手指和工作面形成一個耦合電容，因?yàn)楣ぷ髅嫔辖佑懈哳l信號，于是手指會吸收一個很小的電流，這個電流分別從屏的四個角上的電極中流出，理論上流經(jīng)四個電極的電流與手指頭到四角的距離成比例，控制器通過對四個電流比例的精密計算，得出位置 54電感式觸摸屏 電感式觸摸屏的工作原理是在觸摸筆中安裝LC 諧振線圈通過改變與安裝有激勵線圈及感應(yīng)線圈的觸摸屏之間的空間距離，使電磁場發(fā)生變化從而計算出觸點(diǎn)的位置 55存儲器系統(tǒng)寄存器高速緩存SRAM主存儲器DRAM本地存儲器 Flash、ROM、磁盤網(wǎng)絡(luò)存儲器 Flash、ROM、磁盤時鐘周期011050100分層結(jié)構(gòu)56存儲器種類RAM：隨機(jī)存取存儲器， SRAM：靜態(tài)隨機(jī)存儲器， DRAM：動態(tài)隨機(jī)存儲器 1）SRAM比DRAM快 2）SRAM比DRAM耗電多 3）DRAM存儲密度比SRAM高得多 4）DRM需要周期性刷新ROM：只讀存儲器EPROMEEPROMFLA