課件第5章微機總線技術(shù)

1、第5章 微機總線技術(shù)第5章 微機總線技術(shù)總線概述8086/8088CPU的引腳及總線Intel 8086/8088總線操作與時序 Pentium微處理器的引腳信號Pentium微處理器的總線時序微機常用總線技術(shù)5.1 總線概述總線的分類 總線的主要性能 總線的標準總線體系結(jié)構(gòu) 1 總線的分類 根據(jù)面向的對象不同，總線可以有不同的分類。 （1）按功能劃分 按照功能或所傳輸信號類型來劃分，總線可以分為：地址總線（Address Bus）、數(shù)據(jù)總線（Data Bus）和控制總線（Control Bus）。地址總線用來傳送地址信息，例如，從CPU輸出地址信號到存儲器或外設(shè)接口，用于尋址存儲器單元或外設(shè)

2、端口，因此，地址總線是單向的。地址總線的位數(shù)決定了尋址范圍，比如8086/8088CPU有20位地址信號，它可以尋址的存儲空間為1MB。 數(shù)據(jù)總線用于傳送數(shù)據(jù)信息，它又有單向傳輸和雙向傳輸數(shù)據(jù)總線之分。雙向傳輸數(shù)據(jù)總線通常采用雙向三態(tài)形式的總線。數(shù)據(jù)總線的位數(shù)通常與微處理的字長一致。例如，Intel 8086微處理器字長為16位，其數(shù)據(jù)總線寬度也是16位。在有的系統(tǒng)中，數(shù)據(jù)總線和地址總線可以在地址鎖存器控制下被共享，即復(fù)用?？刂瓶偩€用來傳送各種控制信號，如CPU向存儲器或外設(shè)發(fā)讀/寫命令，外部設(shè)備向CPU發(fā)中斷請求等。有時微處理器對外部存儲器進行操作時，要先通過控制總線發(fā)出讀/寫信號、片選信號

3、和讀入中斷響應(yīng)信號等?？刂瓶偩€的傳送方向由具體控制信號來定，其位數(shù)也由系統(tǒng)的實際控制需要來定。 （2）按所處位置劃分 按所在系統(tǒng)不同層次的物理位置劃分，總線大致可分為如下幾類。 1）片內(nèi)總線：在微處理器芯片內(nèi)部連接各寄存器及運算部件之間的總線。 2）芯片總線：一般直接印刷在電路板上，用于連接各種芯片. 3）局部總線：是少數(shù)模塊之間交換數(shù)據(jù)的總線，如CPU及其外圍芯片與局部資源之間的信息通道、CPU到北橋的總線、內(nèi)存到北橋的總線等。這些資源可以是主板上的資源，也可以是插在擴展槽上的功能擴展板的資源，如顯卡。PC機的局部總線包括EISA、VESA、PCI，AGP，PCI-E總線等。4）系統(tǒng)總線：C

4、PU與計算機系統(tǒng)的其他高速功能部件，如存儲器、I/O接口、通道等互相連接的總線。也稱為板級總線，用來與擴展槽上的各擴展板相連接。系統(tǒng)總線是微機系統(tǒng)中最重要的總線，通常所說的總線就是這種總線，如PC/XT總線、PC/AT總線（ISA總線）、PCI總線等。宏觀上說，局部總線和系統(tǒng)總線都是總線，用來交換數(shù)據(jù)，不同點主要是應(yīng)用的位置不一樣，一個是系統(tǒng)級，連接很多設(shè)備，一個是少數(shù)設(shè)備之間的連接。 5） 外總線（也稱為通信總線）：用于微機系統(tǒng)與系統(tǒng)之間，微機系統(tǒng)與外部設(shè)備如打印機、磁盤設(shè)備或微機系統(tǒng)和儀器儀表之間的通信通道。其數(shù)據(jù)傳輸速率比系統(tǒng)總線低，數(shù)據(jù)傳輸方式可以是并行或串行。不同的應(yīng)用場合有不同的總

5、線標準。例如，用于連接并行打印機的Centronics總線，用于串行通信的EIA-RS 232C總線和通用串行總線USB和IEEE 1394等。 2. 總線的主要性能 在CPU速度不斷提高的今天，人們對總線的要求就是在傳輸穩(wěn)定的情況下盡可能快地傳輸信號。事實上，伴隨著CPU的發(fā)展，總線的性能也在不斷提高。下面是總線的主要性能參數(shù)。 1）總線寬度 總線寬度指一次能同時傳輸?shù)臄?shù)據(jù)位數(shù)，如8位、16位、32位、64位和128位等總線，分別指能同時傳輸8位、16位、32位、64位和128位。 2）總線頻率 總線頻率指總線每秒能傳輸數(shù)據(jù)的次數(shù)。很明顯，工作頻率越高，傳輸速度就會越高。 3）傳輸速率 傳輸

6、速率指在單位時間內(nèi)總線可傳輸?shù)臄?shù)據(jù)總量，用每秒能傳輸?shù)淖止?jié)數(shù)來衡量，單位為MB/s。 傳輸速率與頻率和寬度的關(guān)系為: 傳輸速率=(總線寬度/8)總線頻率3、總線的標準對總線插座的尺寸、引線數(shù)目、各引線信號的含義、時序和電氣參數(shù)等作明確規(guī)定，這個規(guī)定就是總線標準。PC系列機上采用的總線標準有：IBM PC/XT總線、ISA（Industrial Standard Architecture，工業(yè)標準體系結(jié)構(gòu)）、EISA（Extended Industrial Standard Architecture，擴展工業(yè)標準體系結(jié)構(gòu)），VESA（又稱VL-bus）（Video Electronics Sta

7、ndards Association，視頻電氣標準協(xié)會），PCI（Peripheral Component Interconnect，外部設(shè)備互連）、USB（Universal Serial Bus，通用串行總線）、AGP（Accelerated Graphics Port，圖形加速端口）（顯卡專用線）?？偩€標準的機械規(guī)范規(guī)定總線的根數(shù)、插座形狀、引腳排列等；功能規(guī)范規(guī)定總線中每根線的功能，從功能上，總線分成三組：地址總線、數(shù)據(jù)總線、控制總線；電氣規(guī)范規(guī)定總線中每根線的傳送方向、有效電平范圍、負載能力等；時間規(guī)范規(guī)定每根線在什么時間有效，通常以時序圖的方式進行描述。總線標準的發(fā)展ISAEISA

8、VESAAPCIAGPPCI-XPCI ExpressPC/XT1980s1990sMCA2000s4 總線體系結(jié)構(gòu) （1）單總線體系結(jié)構(gòu) 在許多單處理器的計算機中，使用單一的系統(tǒng)總線來連接CPU、內(nèi)存和I/O設(shè)備，這種總線結(jié)構(gòu)稱作單總線結(jié)構(gòu)。如圖5-1所示為早期的IBM PC/XT（8088 CPU）示意圖，采用IBM PC/XT單總線連接各部件。在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當不再使用總線時，能迅速放棄總線控制權(quán)。 圖5-1 單總線結(jié)構(gòu)（IBM PC/XT主板示意圖） （2）多總線體系結(jié)構(gòu) 在微機的多總線體系結(jié)

9、構(gòu)中采用多種總線，各模塊按數(shù)據(jù)傳輸速率的不同，連接到不同的總線上。如圖5-2所示，Pentium III微機內(nèi)部有ISA、PCI、AGP等總線。多總線結(jié)構(gòu)中高速、中速、低速設(shè)備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。 CPU和Cache之間采用高速的CPU總線。主存連在系統(tǒng)總線上。高速總線上可以連接高速LAN（100Mbit/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過擴充總線接口與擴充總線相連，擴充總線上可以連接串行方式工作的I/O設(shè)備。通過橋，C

10、PU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。圖5-2 多總線結(jié)構(gòu)（Pentium III多總線結(jié)構(gòu)示意圖）5.2 8086/8088工作模式與總線結(jié)構(gòu) 兩種工作模式公共引腳定義最小模式和處理器總線結(jié)構(gòu) 最大模式和處理器總線結(jié)構(gòu) （1）兩種工作模式公共引腳定義8086/8088的引腳圖（1）兩種工作模式公共引腳定義（cont.）1 ）地址/數(shù)據(jù)總線 AD15AD0 ：分時復(fù)用地址/數(shù)據(jù)總線 A19/S6A16/S3 ：分時復(fù)用的地址/狀態(tài)信號線 存儲讀寫操作總線周期的T1狀態(tài)輸出高4位地址A19A16 對I/O接口輸入輸出操作時，這4條線不用，全為低電

11、平 在總線周期的其他T狀態(tài)，這4條線用來輸出狀態(tài)信息 S6始終為低電平 S5是標志寄存器（PSW）的中斷允許標志位IF的當前狀態(tài) S3和S4用來指示當前正在使用的段寄存器 狀態(tài)引腳S4和S3的功能 S4 S3 段寄存器 0 0 當前正在使用ES0 1 當前正在使用SS1 0 當前正在使用CS，或未用任何段寄存器1 1 當前正在使用DS(1)兩種工作模式公共引腳定義（cont.）2)控制總線兩種模式下公用的8條控制引腳 ： （輸入）：工作模式控制線。接+5V時，CPU處于最小工作模式；接地時，CPU處于最大工作模式。 （輸出，三態(tài)）：讀信號，低電平有效。NMI（輸入）：非可屏蔽中斷請求輸入信號，

12、上升沿有效。 INTR（輸入）：可屏蔽中斷請求輸入信號，高電平有效 。RESET（輸入）：系統(tǒng)復(fù)位信號，高電平有效（至少保持四個時鐘周期）。 READY（輸入）：準備好信號，來自存儲器或I/O接口的應(yīng)答信號，高電平有效。 （輸入）：測試信號，低電平有效。 （輸出，三態(tài)）：它也是一個分時復(fù)用引腳。在總線周期的T1狀態(tài)輸出，在總線周期的其他T狀態(tài)輸出S7，S7指示狀態(tài) (1)兩種工作模式公共引腳定義（cont.）8086最小模式下的基本配置（2）最小模式和處理器總線結(jié)構(gòu)8088最小模式下的基本配置（2）最小模式和處理器總線結(jié)構(gòu)（cont.）（2）最小模式和處理器總線結(jié)構(gòu)（cont.）8086/80

13、88 CPU工作于最小模式時，有關(guān)引腳功能如下 ： （ 對8086，輸出，三態(tài)）存貯器I/O控制 ：區(qū)別CPU需要訪問存儲器（為高電平）還是訪問I/O端口（為低電平） 。 （輸出，三態(tài)）寫控制 ：寫控制信號輸出為低電平有效 。 （輸出）中斷響應(yīng) ALE（輸入）地址鎖存允許：ALE信號是在總線周期內(nèi)的第一個時鐘周期內(nèi)的正脈沖 （輸出，三態(tài)）數(shù)據(jù)發(fā)送/接收 ：信號被用來控制8286/8287的數(shù)據(jù)傳送方向。 （輸出。三態(tài)）數(shù)據(jù)允許：數(shù)據(jù)允許輸出信號低電平有效。HOLD、HLDA（Hold Request輸入，Hold Acknowledge輸出）：HOLD信號是另一個總線主控制者向CPU請求使用總

14、線的輸入請求信號（高電平有效），通常CPU在完成當前的總線操作周期之后，CPU使HLDA輸出高電平，作為回答（響應(yīng)）信號?？偩€操作指令舉例0 010讀I/O接口IN AL,DX1010讀存儲器MOV AX,1000H0101寫I/O接口OUT DX,AL1101寫存儲器MOV 2000H,ALX011非法操作無X100非法操作無X11X無讀寫操作無（2）最小模式和處理器總線結(jié)構(gòu)（cont.）8086 讀/寫控制信號對應(yīng)的總線操作類型總線操作010中斷響應(yīng)011讀I/O接口110寫I/O接口111暫停 000取指令001讀存儲器100寫存儲器101無操作8088 讀/寫控制信號對應(yīng)的總線操作類型

15、（2）最小模式和處理器總線結(jié)構(gòu)（cont.）8282地址鎖存器（2）最小模式和處理器總線結(jié)構(gòu)（cont.）8282用來作為地址鎖存器，用ALE信號作為8282的選通脈沖STB輸入，這樣就能在總線周期的第一個時鐘周期從地址/數(shù)據(jù)、地址/狀態(tài)總線將地址信息鎖存于8282中，從而保證了整個總線周期內(nèi)存儲器和I/O接口芯片能獲得穩(wěn)定的地址信息。 8286用作數(shù)據(jù)總線驅(qū)動器，其T端同 連接，用于控制數(shù)據(jù)傳送方向，而 端同 要連接，以保證只在CPU需要訪問存儲器I/O端口時才允許數(shù)據(jù)通過8286。8286總線收發(fā)器T 操作 01數(shù)據(jù)從A0A7到B0B700數(shù)據(jù)從B0B7到A0A71XA0A7，B0B7均三

16、態(tài)（2）最小模式和處理器總線結(jié)構(gòu)（cont.）（3）最大模式和處理器總線結(jié)構(gòu)8086最大模式下的基本配置（3）最大模式和處理器總線結(jié)構(gòu)（cont.）8088最大模式下的基本配置（3）、最大模式和處理器總線結(jié)構(gòu)（cont.）總線操作類型8288命令信號000中斷響應(yīng)001讀I/O端口010寫I/O端口 、011暫停無101取指令101讀存儲器110寫存儲器 、111無效狀態(tài)無 ， ， 總線周期狀態(tài)信號用來指示當前總線周期所進行的操作類型 8288總線控制器 （3）最大模式和處理器總線結(jié)構(gòu)（cont.）5.3 8086/8088的時鐘和總線周期時鐘周期 CPU的基本時間計量單位，由主頻決定 808

17、6的主頻為5MHz，1個時鐘周期就是200ns 指令周期（Instruction Cycle） 執(zhí)行一條指令所需要的時間 總線周期 (Bus Cycle) 指令周期劃分為一個個總線周期。當CPU要從存儲器或輸入輸出端口存取一個字節(jié)就是一個總線周期 一個最基本的總線周期由4個時鐘周期組成如果想延長總路線周期，則在T3和T4之間可插入1N個等待周期TW來延長總線周期。 5.3 8086/8088的時鐘和總線周期（cont.）典型的BIU總線周期波形圖 8086/8088的總線時序系統(tǒng)的復(fù)位和啟動操作 總線操作 暫停操作 中斷操作 總線保持或總線請求/允許操作 （1）系統(tǒng)的復(fù)位和啟動操作 復(fù)位時各寄

18、存器值CPU復(fù)位時各寄存器值內(nèi)容IF=1,其他標志位清除指令指針（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0ES寄存器0000H指令隊列空在復(fù)位狀態(tài)下，CPU內(nèi)部的各寄存器被置為初態(tài)。代碼段寄存器CS和指令指針寄存器IP分別被初始化為FFFFH和0000H 8086復(fù)位后重新啟動時，便從內(nèi)存的FFFF0H處開始執(zhí)行指令。 （2）、總線操作最小模式下的總線讀操作最小模式下的總線寫操作 最大模式下的總線讀操作最大模式下的總線寫操作總線空操作1）最小模式下的總線讀操作各狀態(tài)下的操作 T1狀態(tài)：CPU根據(jù)執(zhí)行的是訪問存儲器還是訪問I/O端口的指令，首先在 線上發(fā)有效電平。從地

19、址/數(shù)據(jù)復(fù)用線AD15AD0和地址/狀態(tài)復(fù)用線A19/S6A16/S3發(fā)存儲器單元地址(20位)或發(fā)I/O端口地址(16位)。 鎖存地址信號，CPU在T1狀態(tài)從ALE引腳上輸出一個正脈沖作8282地址鎖存器的地址鎖存信號。 為實現(xiàn)對存儲體的高位字節(jié)庫（即奇地址庫）的尋址，CPU在T1狀態(tài)通過 7引腳發(fā)面有效信號（低電平）。 為了控制數(shù)據(jù)總線傳輸方向，使 變?yōu)榈碗娖?，以控制?shù)據(jù)總線收發(fā)器8286為接收數(shù)據(jù)。T2狀態(tài)：（1）地址信號消失，此時AD15AD0進入高阻緩沖期，以便為讀入數(shù)據(jù)作準備。（2）A19/S6A16/S3及 7線開始輸出狀態(tài)信息S7S3，持續(xù)到T4。前面已指出，在8086系統(tǒng)中，

20、S7是未賦實際意義的。（3） 信號開始變?yōu)榈碗娖?有效)，此信號是用來開放8286總線收發(fā)器的。這樣，就可以使8286提前在T3狀態(tài)，即數(shù)據(jù)總線上出現(xiàn)輸入數(shù)據(jù)前獲得開放。 維持到T4的中期結(jié)束有效。（4） 信號開始變?yōu)榈碗娖剑ㄓ行В４诵盘柋唤拥较到y(tǒng)中所有存儲器和I/O端口。用來打開數(shù)據(jù)輸出緩沖器，以便將數(shù)據(jù)送上數(shù)據(jù)總線。（5） 繼續(xù)保持低電平有效的接收狀態(tài)。T3狀態(tài)：經(jīng)過T1、T2后，存儲器單元或I/O端口把數(shù)據(jù)送上數(shù)據(jù)總線AD15AD0，以供CPU讀取。TW狀態(tài)：當系統(tǒng)中所用的存儲器或外設(shè)的工作速度較慢，不能在基本總線周期規(guī)定的四個狀態(tài)完成讀操作時，它們將通過8284A時鐘產(chǎn)生器給CPU送

21、一個READY信號。 CPU在T3的前沿(下降沿)采樣READY。 當采到的READY=0時（表示“末就緒”），就會在T3和T4之間插入等待狀態(tài)TW，TW可以為1個或多個。 T4狀態(tài)：在T4狀態(tài)和前一狀態(tài)交界的下降沿處，CPU對數(shù)據(jù)總線上的數(shù)據(jù)進行采樣，完成讀取數(shù)據(jù)的操作。2）最小模式下的總線寫操作8088的總線讀/寫操作 8088和8086的總線周期時序波形基本上是一致的，所不同的只有以下幾點：（1）由于8088只有8位數(shù)據(jù)總線，因此，地址線A15AD8不是分時復(fù)用線。這些線上的地址信號在整個讀/寫周期中均保持。（2）地址/數(shù)據(jù)的分時復(fù)用線只有AD7AD0，其操作時序同8086的A15AD0

22、。（3）由于8088的34號引腳不是 7，而是 ，因此8088從T1開始就往 線上送出低電平有效信號，一直維持到T4。3）最大模式下的總線讀操作圖中帶*號的信號ALE， ， 或 和DEN都是由8288根據(jù)CPU的 ， ， 的組合產(chǎn)生的 4）最大模式下的總線寫操作5）總線空操作CPU只有在和存儲器或I/O端口之間交換數(shù)據(jù)，或裝填指令隊列時，才由總線接口部件BIU執(zhí)行總線周期，否則，BIU將進入總線的空閑周期TI。 （3）、暫停操作當CPU執(zhí)行一條暫停指令HLT（Halt）時，就停止一切操作，進入暫停狀態(tài)。暫停狀態(tài)一直保持到發(fā)生中斷或?qū)ο到y(tǒng)進行復(fù)位時為止。在暫停狀態(tài)下，CPU可接收HOLD線上（最

23、小模式下）或 線上（最大模式下）的保持請求。當保持請求消失后，CPU回到暫停狀態(tài)。（4）、中斷響應(yīng)總線周期操作第一個中斷響應(yīng)周期CPU從 引腳上向外設(shè)端口(一般是向8259A中斷控制器)先發(fā)一個負脈沖，表明其中斷申請已得到允許，插入3個或2個空閑狀態(tài)TI（對8088則不需插入空閑周期） 第二個中斷響應(yīng)周期從 發(fā)第二個負脈沖 ，接收外設(shè)的中斷類型碼（5）、總線保持或總線請求/允許操作當一個系統(tǒng)中具有多個總線主模塊時，除CPU之外的其它總線主模塊為了獲得對總線的控制，需向CPU發(fā)出總線保持請求情號，當CPU接到此請求信號，并在同意讓出總線時，就向發(fā)該請求的主模塊發(fā)響應(yīng)信號。1）最小模式下的總線保持請求/保持響應(yīng)操作2）最大模式下的總線請求/允許/釋放操作5.6 微機常用總線技術(shù)1.概述2.PC總線的發(fā)展3.ISA總線4.PCI總線分類片內(nèi)總線連接ALU與各種寄存器等各個功能部件片總線（局部總線）連接各主板