清華-微機原理

1、8.1 概述8.2 ISA總線8.3 PCI總線第八章 總線8.1 概述總線是計算機中連接各部件的一組公共通信線。總線的基本概念1970年DEC公司PDP-11小型計算機首次采用總線技術?？偩€結構的優(yōu)點：便于采用模塊化結構設計方法，簡化系統(tǒng)設計標準總線得到各廠商的支持，便于開發(fā)相互兼容的硬件板卡和軟件模塊結構便于系統(tǒng)的擴充和升級便于故障診斷和維修.總線的基本概念微型計算機自誕生以來一直采用總線結構總線速度是微機性能的主要指標之一目前在微型計算機系統(tǒng)中常把總線作為一個獨立的部件看待微機系統(tǒng)中的I/O接口本質上是I/O設備與微機系統(tǒng)總線的接口總線的基本概念按總線傳送信息的類別，可以把總線分成控制總

2、線、地址總線和數(shù)據(jù)總線。總線也包括電源線和地線?？偩€的基本概念控制總線控制總線上傳送一個部件對另一個部件的控制信號。在總線上，可以控制其他部件的部件稱為總線主控或主控(bus master)，被控部件稱為從控(slave)根據(jù)不同的使用意義，有的為雙向, 有的為三態(tài)，有的非三態(tài)總線的基本概念地址總線地址總線上傳送地址信號，總線主控用地址信號指定其需要訪問的部件（如外設、存儲器單元）?？偩€主控發(fā)出地址信號后，總線上的所有部件均感受到該地址信號，但只有經(jīng)過譯碼電路選中的部件才接收主控的控制信號，并與之通信。地址總線是單向的，即地址信號只能由總線主控至從控。地址總線也是三態(tài)的，非主控部件不能驅動地址

3、總線?？偩€的基本概念數(shù)據(jù)總線數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的，數(shù)據(jù)信息可由主控至從控（寫），也可由從控至主控（讀）。數(shù)據(jù)總線是三態(tài)的，未被地址信號選中的部件，不驅動數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。數(shù)據(jù)總線的根數(shù)稱為總線的寬度。16位總線，指其數(shù)據(jù)總線為16根?？偩€的層次結構計算機的總線系統(tǒng)由處于計算機系統(tǒng)不同層次上的若干總線組成：CPU總線、系統(tǒng)總線、局部總線、外部總線。CPU總線CPU、RAM、ROM、控制芯片組等芯片之間的信號連接關系稱為CPU總線，包括控制總線、地址總線和數(shù)據(jù)總線CPU總線實現(xiàn)了CPU與主存儲器、Cache、控制芯片組、以及多個CPU之間的連接，并提供了與系統(tǒng)總線的

4、接口總線的層次結構CPU總線CPU總線針對具體處理器設計，因此沒有統(tǒng)一的規(guī)范。系統(tǒng)總線系統(tǒng)總線為主機系統(tǒng)與外圍設備之間的通信通道。在主板上，系統(tǒng)總線表現(xiàn)為與擴展插槽相連接的一組邏輯電路和導線，所以系統(tǒng)總線也叫I/O通道總線系統(tǒng)總線必須有統(tǒng)一的標準，以便按標準設計各類適配卡ISA、EISA、MCA、VESA、 PCI、AGP總線的層次結構系統(tǒng)總線ISA:Industry Standard Architecture工業(yè)標準體系結構，16位標準總線，數(shù)據(jù)傳輸率8MB/sMCA:Micro Channel Architecture微通道體系結構， 32位標準總線，數(shù)據(jù)傳輸率40MB/sEISA:Ext

5、ended Industry Standard Architecture擴展工業(yè)標準體系結構，32位標準總線，數(shù)據(jù)傳輸率33MB/sVESA:Video Electronic Standard Association視頻電子標準協(xié)會。 VESA總線也稱為VL-bus(VESA Local Bus)， 32位標準總線，數(shù)據(jù)傳輸率133MB/s總線的層次結構系統(tǒng)總線PCI:Peripheral Component外部設備互連。32/64位標準總線，數(shù)據(jù)傳輸率132MB/sAGP:Accelerated Graphics Port加速圖形接口， 專為提高視頻帶寬而設計的總線規(guī)范。它是點對點連接，連接

6、控制芯片組和AGP顯示卡，因此嚴格說AGP不能稱為總線，而是一種接口標準總線的層次結構局部總線用于主機內部特定子系統(tǒng)之間的緊密連接，設置局部總線的目的是為了提高CPU與高帶寬占用部件（如顯卡）之間的數(shù)據(jù)傳輸速率PCI、VESA、AGP為局部總線總線的層次結構外部總線用來提供I/O設備與系統(tǒng)中其他部件間的公共通信通路。外部總線標準化程度最高，適用各種處理器。SCSI小型計算機系統(tǒng)互連USB通用串行總線外部總線本質上應該算作主機與外設的接口總線的層次結構總線的層次結構82439TX System Controller (MTXC) 82371AB PCI ISA IDE Xcelerator (P

7、IIX4)總線的層次結構8.2 ISA總線支持8位ISA卡和16位ISA卡8位ISA總線接口8位ISA總線也稱為PC總線或XT總線共有62引腳，其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還有時鐘、電源、地線8位ISA總線接口地址線A19A0存儲器地址A19A0，最大存儲器1M。I/O地址A15A0，最大64K，在PC及XT機上實際使用A9A0，I/O范圍為000003FFH。8位ISA總線接口數(shù)據(jù)線D7D0控制線 21條8位ISA總線接口AEN：Address Enable，地址允許信號 PC總線可由CPU或DMA控制器控制，當DMAC控制總線時，它產生AEN信號，用于禁止CP

8、U控制總線。即：控制線 21條8位ISA總線接口ALE：Address Latch Enable，地址鎖存允許 在ALE的下降沿鎖存來自CPU的地址信號讀/寫信號 控制線 21條8位ISA總線接口IRQ7IRQ2：中斷請求信號 總線上的設備通過IRQ7IRQ2向主板上的中斷控制器8259發(fā)出中斷請求，IRQ7IRQ2對應8259的引腳IR7IR2。8259的8個請求輸入端IR7IR0中IRQ0被主板上的系統(tǒng)定時器占用、IRQ1被鍵盤占用，因此，IRQ0和IRQ1不在PC總線上出現(xiàn)控制線 21條8位ISA總線接口DRQ3DRQ1：DMA請求信號 DMA控制器8237有四個通道，允許四個設備請求進

9、行DMA傳送，但通道0用于DRAM刷新，因此，DRQ0和 不在PC總線上出現(xiàn): DMA響應信號控制線 21條8位ISA總線接口T/C：計數(shù)結束信號 一次DMA請求可傳送多個字節(jié)，當任一DMA通道傳送結束時，T/C上出現(xiàn)高電平。Reset Drv：系統(tǒng)總清信號 控制線 21條8位ISA總線接口 I/O通道奇偶校驗信號。當I/O通道上的設備或存儲器的奇偶校驗有錯時，該信號有效。 I/O通道準備好信號。該信號為低電平時（未準備好），使CPU或DMA插入等待周期。16位ISA總線接口在IBM PC/AT（80286）機上首先使用，故又稱為AT總線，在8位PC總線上擴展而成16位ISA總線接口16位IS

10、A總線在擴展PC總線時，保留了原62芯PC總線信號的大部分定義，僅做了少量更改16位ISA總線接口在擴展的36芯插座上，ISA重新定義了部分信號24位地址信號，允許最大存儲器16MSD15SD0：16位數(shù)據(jù)信號SBHE：總線高字節(jié)允許IRQ15、IRQ14、IRQ12、IRQ11、IRQ10AT機上使用2片中斷控制器8259（主片和從片），可有15級中斷請求16位ISA總線接口DMA請求/響應線16位ISA總線接口存儲器讀/寫信號16位訪問周期信號指出當前傳送的是16位總線周期總線主控當DMA控制器使用總線期間， 為低電平8.3 PCI總線PCI總線的引腳PCI總線支持32位和64位接口卡，6

11、4位卡有94個接插點，32位卡僅有接插點162 -| PCI Component Side (side B) | | | optional | _ mandatory 32-bit pins 64-bit pins _|_| |-|-| b01 b11 b14 b49 b52 b62 b63 b94微機系統(tǒng)采用98+22邊緣接插件8.3 PCI總線PCI總線的引腳系統(tǒng)信號CLK:系統(tǒng)時鐘信號。為所有處理提供定時，在時鐘的上升沿采樣總線上各信號線的信號。 CLK的頻率稱為PCI總線的工作頻率，為33MHz。 RST # :復位信號。用來使PCI所有的特殊寄存器、定序器和信號恢復初始狀態(tài)。8.3

12、PCI總線PCI總線的引腳地址和數(shù)據(jù)信號 AD31:00 地址和數(shù)據(jù)共用相同的PCI引腳。一個PCI總線傳輸事務包含了一個地址信號期和接著的一個(或多個)數(shù)據(jù)期。PCI總線支持猝發(fā)讀寫功能。C/BE3:00 總線命令和字節(jié)使能信號。在地址期,C/BE3:0#定義總線命令;在數(shù)據(jù)期,C/BE3:0#用作字節(jié)使能。 PAR 奇偶校驗信號。它通過 AD31:00 和C/BE3:0進行奇偶校驗8.3 PCI總線PCI總線的引腳接口控制信號 FRAME#:當一個主控設備請求總線時，采樣 FRAME#、 IRDY# ，若均為無效電平，并且同一時鐘的上升沿GNT#為有效電平，就認定以獲得總線控制權。 在主控

13、設備發(fā)起傳輸時，將FRAME#驅動為有效電平，并一直保持，直到開始傳輸最后一個數(shù)據(jù)時將FRAME#驅動為無效電平。IRDY# :主設備準備好信號。當與 TRDY# 同時有效時,數(shù)據(jù)能完整傳輸。在寫周期,IRDY# 指出數(shù)據(jù)已在AD31:00上;在讀周期,IRDY#指示主控器準備接收數(shù)據(jù)。 接口控制信號 TRDY# :從設備準備好信號。預示從設備準備完成當前的數(shù)據(jù)傳輸。在讀周期,TRDY#指示數(shù)據(jù)變量已在AD31:0中;在寫周期,指示從設備準備好接收數(shù)據(jù) STOP# :從設備要求主設備停止當前數(shù)據(jù)傳送。 LOCK# :鎖定信號。用于鎖定目標存儲器地址。 IDSEL: 初始化設備選擇。在參數(shù)配置讀

14、寫傳輸期間,用作設備配置寄存器的片選信號。 DEVSEL:設備選擇信號。該信號有效時, 表明總線上某設備被選中。 8.3 PCI總線PCI總線的引腳仲裁信號 REQ# :總線占用請求信號。任何主控器都有它自己的REQ#信號。 SERR# :總線占用允許信號,指明總線占用請求已被響應。任何主設備都有自己的GNT#。 8.3 PCI總線PCI總線的引腳總線命令 總線命令在地址期 C/BE3:0#線有效時被譯碼，表明事務的類型0000 中斷確認 中斷識別命令 0001 特殊周期 提供在PCI上的簡單廣播機制 0010 I/O讀 從I/O口地址中讀數(shù)據(jù) 0011 I/O寫 向I/O地址空間寫數(shù)據(jù)011

15、0 存儲器讀 從內存空間中讀出數(shù)據(jù) 0111 存儲器寫 向內存空間寫入數(shù)據(jù) 1100 多重存儲器讀 只要FRAME#有效,就應保持存器 管道連續(xù), 以便大量傳輸數(shù)據(jù) 數(shù)據(jù)傳輸數(shù)據(jù)傳輸由啟動方（主控）和目標方（從控）共同完成所有事件在時鐘下降沿同步，在時鐘上升沿對信號線采樣數(shù)據(jù)傳輸a. 總線主控設備獲得總線控制權后，將FRAME#驅動至有效電平，開始此次傳輸。同時啟動方將目標設備的地址放在AD總線上，命令放在C/BE#線上b. 目標設備從地址總線上識別出c. 啟動方停止啟動AD總線，同時改變C/BE#線上的信號，并驅動IRDY#至有效電平，表示已作好接收數(shù)據(jù)的準備數(shù)據(jù)傳輸d. 目標設備將DEVSEL#驅動至有效電平，將被請求的數(shù)據(jù)放在AD總線上，并將TRDY#至有效電平,表示總線上的數(shù)據(jù)有效e. 啟動方讀數(shù)據(jù)f.目標設備未準備好傳送第二個數(shù)據(jù)塊，因此將TRDY#驅動至無效電平數(shù)據(jù)傳輸g. 第6個時鐘，目標方已將第三個數(shù)據(jù)塊放到數(shù)據(jù)總線上，但啟動方未準備好，故因此將IRDY#驅動至無效電平i. 啟動方知道第三個數(shù)據(jù)塊是要傳輸?shù)淖詈笠粋€，將FRAME驅動至無效電平，停止目標方，同時將IRDY#驅動至有效電平，完成接收j.啟動方將IRDY#驅動至無效電平，總線回到空閑狀態(tài)配置空間 PCI總線實現(xiàn)了參數(shù)自動設置功能。每個P