傳感器原理與應(yīng)用-數(shù)據(jù)分析第7講(第6章) 數(shù)模轉(zhuǎn)換課件

1、 主要內(nèi)容5.1 D/A轉(zhuǎn)換器概述 5.2 D/A轉(zhuǎn)換器結(jié)構(gòu) 5.3 典型D/A芯片重點(diǎn)： DAC0832及其與微機(jī)接口 5.1 D/A轉(zhuǎn)換器概述工作原理：數(shù)字信號(hào)控制模擬開(kāi)關(guān)，轉(zhuǎn)換成電流或電壓，通過(guò)電阻網(wǎng)絡(luò)或執(zhí)行機(jī)構(gòu)，最后由運(yùn)算放大器輸出。技術(shù)性能指標(biāo)：絕對(duì)精度、相對(duì)精度、線(xiàn)性度、輸出電壓范圍、溫度系數(shù)、輸入數(shù)字代碼種類(lèi)(二進(jìn)制或BCD碼)等。這里僅對(duì)幾個(gè)與接口有關(guān)的技術(shù)性能指標(biāo)作一介紹。 一、定義D/A轉(zhuǎn)換器將輸入為數(shù)字量轉(zhuǎn)換為模擬量輸出。(1)分辨率分辨率是D/A轉(zhuǎn)換器對(duì)輸入量變化敏感程度的描述,與輸入數(shù)字量的位數(shù)有關(guān)。 如果數(shù)字量的位數(shù)為n,則D/A轉(zhuǎn)換器的分辨率為（1/2n）。意味著

2、D/A轉(zhuǎn)換器區(qū)分滿(mǎn)刻度（或稱(chēng)參考電壓）的（1/2n） 輸入量。 二、性能指標(biāo)： (3)接口形式 D/A轉(zhuǎn)換器與單片機(jī)的接口是否需帶數(shù)據(jù)鎖存器。5.1 D/A轉(zhuǎn)換器概述(2)建立時(shí)間 建立時(shí)間是描述D/A轉(zhuǎn)換速度快慢的一個(gè)參數(shù)。是指從輸入數(shù)字量經(jīng)歷從全0到全1，輸出模擬量達(dá)到最終值的誤差1/2LSB(最低有效位)時(shí)所需的時(shí)間。除此之外，單調(diào)性，溫度系數(shù)，輸入電平范圍，輸出電平范圍，工作溫度，輸入代碼形式等。流入運(yùn)放的總電流： i I0 + I1 + I2 + I3輸出模擬電壓： 5.2 D/A轉(zhuǎn)換器結(jié)構(gòu)-Vi二、串行D/A轉(zhuǎn)換5.2 D/A轉(zhuǎn)換器結(jié)構(gòu)三、D/A轉(zhuǎn)換的基本組成：1、模擬轉(zhuǎn)換開(kāi)關(guān)2、

3、電阻網(wǎng)絡(luò)3、基準(zhǔn)電源（或稱(chēng)參考電源）4、運(yùn)算放大器：其作用有兩個(gè)：1）對(duì)電路中各支路電流求和；2）提高輸出帶負(fù)載能力（運(yùn)算放大器的輸出電阻小）5.2 D/A轉(zhuǎn)換器結(jié)構(gòu)5.3 單片集成的D/A轉(zhuǎn)換器DAC0832 1、簡(jiǎn)介: DAC0832為一個(gè)8位D/A轉(zhuǎn)換器,單電源供電,在+5+15V范圍內(nèi)均可正常工作?；鶞?zhǔn)電壓的范圍為10V,電流建立時(shí)間為1s,CMOS工藝,低功耗20mW。其用法和引腳排列如圖所示。 20腳雙列直插式8位D/A轉(zhuǎn)換器，兩個(gè)輸入數(shù)據(jù)寄存器，可以與單片機(jī)連接，T型電阻網(wǎng)絡(luò)。 0832運(yùn)算放大器接法 DAC0832引腳圖單片機(jī)與DAC0832的接口有三種連接方式,即直通方式、單

4、緩沖方式及雙緩沖方式。電路連接如圖所示。直通方式不能直接與系統(tǒng)的數(shù)據(jù)總線(xiàn)相連,需另加鎖存器,故較少應(yīng)用。下面介紹單緩沖與雙緩沖兩種連接方式。 二、 單片機(jī)與DAC0832的接口 單片機(jī)與DAC0832的接口有三種連接方式 a) DAC寄存器直通方式5.3 單片集成的D/A轉(zhuǎn)換器DAC0832(1) 單緩沖方式單緩沖方式是將DAC轉(zhuǎn)換后數(shù)據(jù)寄存器處于受控的鎖存方式。 (2) 雙緩沖方式雙緩沖方式是把DAC0832的輸入數(shù)據(jù)和DAC轉(zhuǎn)換數(shù)據(jù)，這兩個(gè)鎖存器都接成受控鎖存方式。 由于兩個(gè)鎖存器分別占據(jù)兩個(gè)地址,因此在程序中需要使用兩條傳送指令,才能控制兩個(gè)鎖存器，完成一個(gè)數(shù)字量的模擬轉(zhuǎn)換。假設(shè)輸入寄存

5、器地址為FEFFH,DAC寄存器地址為FDFFH,則完成一次D/A轉(zhuǎn)換的程序段應(yīng)為： MOV A,DATA ； 轉(zhuǎn)換數(shù)據(jù)送入AMOV DPTR,0FEFFH ； 指向輸入寄存器MOVX DPTR,A ； 轉(zhuǎn)換數(shù)據(jù)送輸入寄存器MOV DPTR,0FDFFH ； 指向DAC寄存器MOVX DPTR,A ； 數(shù)據(jù)進(jìn)入DAC寄存器并進(jìn)行D/A轉(zhuǎn)換二、單片機(jī)與DAC0832的接口5.3 單片集成的D/A轉(zhuǎn)換器DAC08321、產(chǎn)生上行鋸齒波DA0832 EQU 9C00HCODE SEGMENTASSUME CS:CODESTART: CALL BREAK MOV AL,00HA1: MOV DX,DA

6、0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A1DALLY:PUSH CXPUSH AX MOV CX,0010H5.3 單片集成的D/A轉(zhuǎn)換器DAC0832A3: MOV AX,1000HA4:DEC AXJNZ A4LOOP A3POP AXPOP CXRETBREAK PROC NEAR MOV AH,06H MOV DL,0FFH INT 21H JE RETURN MOV AX,4C00H INT 21H RETURN:RETBREAK ENDPCODE ENDS END START利用DAC0832產(chǎn)生鋸齒波的參考

7、程序如下：START: CALL BREAK MOV AL,00HA1: MOV DX,DA0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A15.3 單片集成的D/A轉(zhuǎn)換器DAC0832幾點(diǎn)說(shuō)明： 1)程序每循環(huán)一次,AL加1,可見(jiàn)鋸齒波的上升沿是由255個(gè)小階梯構(gòu)成。 2)DALLY子程序決定鋸齒波的延時(shí)?？赏ㄟ^(guò)改變循環(huán)程序段的重復(fù)次數(shù)，改變波形周期。 3)通過(guò)AL加1,可得到正向的鋸齒波;若要得到負(fù)向的鋸齒波,只要將A加1改為A減1指令即可實(shí)現(xiàn)。2、產(chǎn)生矩形波參考程序如下： START: MOV AL,00H MOV DX,

8、DA0832OUT DX,AL CALL DALLY MOV AL,7FH MOV DX,DA0832 OUT DX,AL CALL DALLY CALL BREAK JMP START5.3 單片集成的D/A轉(zhuǎn)換器DAC0832幾點(diǎn)說(shuō)明： 1)本程序所產(chǎn)生的矩形波谷值為0,峰值為255。若改變下限值和上限值,那么三角波的谷值和峰值也隨之改變。 2)改變延時(shí)時(shí)間可改變矩形波的周期。 ？思考：產(chǎn)生其他類(lèi)型波形，如下行鋸齒波、正弦波、三角波1、 硬件描述 TLC5615是1999美國(guó)德州儀器公司生產(chǎn)的，串行接口輸入的數(shù)模轉(zhuǎn)換器。輸入10位數(shù)據(jù)，輸出基準(zhǔn)電壓兩倍的輸出電壓范圍，且DAC是單調(diào)變化的。

9、 器件可在單電源5 V下工作，且具有上電復(fù)位功能以確?？芍貜?fù)啟動(dòng)。它與CMOS兼容且易于和單片機(jī)連接的接口。 器件內(nèi)部的寄存器接收16位數(shù)據(jù)字。數(shù)字輸入端的特點(diǎn)包括帶有斯密特觸發(fā)器，具有高噪聲抑制能力。低功耗，在5 V供電時(shí)功耗僅1.75 mW；數(shù)據(jù)更新速率 為1.2 MHz；典型的建立時(shí)間為12.5s。 TLC5615可廣泛應(yīng)用于電池供電測(cè)試儀表、數(shù)字增益調(diào)整、電池遠(yuǎn)程工業(yè)控制和移動(dòng)電話(huà)等領(lǐng)域。 該器件外形為8腳小型D或DIP封裝。C檔的工作溫度范圍為070，I檔的工作溫度范圍為4085。其引腳與Maxim公司的MAX515完全兼容。TLC56155.3 單片集成的D/A轉(zhuǎn)換器2 引腳排列

10、TLC5615的引腳排列見(jiàn)圖。 在圖中，引腳DOUT用于菊花鏈的串行數(shù)據(jù)輸出；DIN是串行數(shù)據(jù)輸入；SCLK是串行時(shí)鐘輸入；CS是選片端，低電平有效；OUT是D/A電壓輸出；REFIN是基準(zhǔn)輸入端，一般接2V到VCC2 V，典型值是2.048 V；VCC是電源端，一般接+5 V；AGND是模擬地。TLC5615的引腳圖TLC56155.3 單片集成的D/A轉(zhuǎn)換器3 使用說(shuō)明 串行時(shí)鐘和更新速率。下圖給出了TLC5615的工作時(shí)序。最大串行時(shí)鐘速率近似為1.2 MHz。通常，數(shù)字更新速率受片選周期限制。對(duì)于滿(mǎn)刻度輸入階躍跳變，10位DAC建立時(shí)間為12.5s，這把更新速率限制至80 kHz。TL

11、C5615的工作時(shí)序 TLC56155.3 單片集成的D/A轉(zhuǎn)換器3 使用說(shuō)明 菊花鏈接器件。假如時(shí)序關(guān)系合適，可以通過(guò)在一個(gè)鏈路(Chain)中把一個(gè)器件的DOUT端連接到下一個(gè)器件的DIN端實(shí)現(xiàn)DAC的菊花鏈接(級(jí)聯(lián))。DIN處的數(shù)據(jù)延遲16個(gè)時(shí)鐘周期加一個(gè)時(shí)鐘寬度后出現(xiàn)在DOUT端。DOUT是低功率的推拉輸出電路。當(dāng)CS為低電平時(shí)，DOUT在SCLK下降沿變化；當(dāng)CS為高電平時(shí)，DOUT保持在最近數(shù)據(jù)位的值并不進(jìn)入高阻狀態(tài)。TLC56155.3 單片集成的D/A轉(zhuǎn)換器4 典型接口 TLC5615三線(xiàn)接口與SPI、QSPI以及串行標(biāo)準(zhǔn)相兼容，硬件連接如圖所示。a）與AT89S51的連接 b

12、）SPI/QSPI連接 TLC5615的典型接口TLC56155.3 單片集成的D/A轉(zhuǎn)換器四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858是單片立體聲數(shù)字音頻重現(xiàn)器件，它包括一個(gè)高級(jí)數(shù)字內(nèi)插濾波器、一個(gè)具有革命性的“線(xiàn)性補(bǔ)償”的多位-高頻脈動(dòng)調(diào)制器、一個(gè)DAC、開(kāi)關(guān)電容以及連續(xù)時(shí)間模擬濾波器和模擬輸出驅(qū)動(dòng)電路。AD1857/1858有一個(gè)簡(jiǎn)單卻很靈活的線(xiàn)性數(shù)據(jù)輸入端口，可以與多種ADC、DSP芯片、AES/EBU接收器和采樣頻率轉(zhuǎn)換器相連，AD1857的線(xiàn)性數(shù)據(jù)輸入端口可以配置為16位、18位或20位左對(duì)齊或I2S對(duì)齊方式，AD1858的線(xiàn)性數(shù)據(jù)輸入端

13、口可以配置成16位右對(duì)齊或DSP串行端口兼容模式。AD1857/1858采用單+5V供電，20引腳SSOP封裝，工作溫度為0+70。 AD1857/1858可應(yīng)用于數(shù)字有線(xiàn)電視和衛(wèi)星廣播接收機(jī)頂盒、高清電視、數(shù)字音頻接收器、CD/CD-R/DAT/DCC/MD播放器以及數(shù)字音頻工作站等領(lǐng)域。AD1857/1858的特點(diǎn)如下： 5.3 單片集成的D/A轉(zhuǎn)換器四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） 低成本、高性能立體聲DAC128倍重復(fù)取樣內(nèi)插濾波器多位SD調(diào)制器離散時(shí)間和連續(xù)時(shí)間模擬重建濾波器帶有2kV輸出負(fù)載驅(qū)動(dòng)的緩沖輸出端94分貝動(dòng)態(tài)范圍，-94分貝THD+N性能數(shù)

14、字非預(yù)加重和靜音0.1最大線(xiàn)性相位偏差支持連續(xù)可變的采樣率掉電模式單+5V供電20引腳SSOP封裝四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858的結(jié)構(gòu)框圖，封裝圖如圖所示： AD1857/1858結(jié)構(gòu)框圖 SSOP封裝 四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858提供-轉(zhuǎn)換機(jī)構(gòu)和傳統(tǒng)的R-2R梯形音頻DAC，-多位調(diào)制器的應(yīng)用意味著AD1857/1858產(chǎn)生的帶外噪聲能量非常小，這可極大的減少對(duì)DAC濾波的要求，同時(shí)，-多位調(diào)制器的數(shù)字基質(zhì)噪聲有很高的免疫力。 串行音頻接口使用位時(shí)鐘（BCLK）給輸入數(shù)據(jù)提供

15、時(shí)鐘，因此，位時(shí)鐘可能會(huì)與時(shí)鐘異步。時(shí)鐘（LCLK）既是定位信號(hào)又是內(nèi)插濾波器的采樣頻率輸入，它必須與MCLK同步；通常是由MCLK同步分離出來(lái)的。 內(nèi)插濾波器的目的是“過(guò)采樣”輸入數(shù)據(jù)，即增加采樣頻率使第一信號(hào)圖像搬移到過(guò)采樣頻率范圍，減輕模擬重建濾波器的衰減需要。內(nèi)插濾波器采用多級(jí)FIR數(shù)字濾波器結(jié)構(gòu)，第一級(jí)是衰減均衡器，第二、三級(jí)是半邊帶濾波器，第四級(jí)是二階梳狀濾波器。FIR濾波器系數(shù)已經(jīng)以標(biāo)準(zhǔn)的符號(hào)位格式進(jìn)行了重新編碼，可以不用乘法器而使用運(yùn)算邏輯部件。四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858使用一個(gè)4位二級(jí)-調(diào)制器，傳統(tǒng)的1位-調(diào)制器有

16、2級(jí)量化，對(duì)輸入信號(hào)的采樣率為輸入采樣頻率的64倍，而AD1857/1858有17級(jí)量化，對(duì)輸入信號(hào)的采樣率則為輸入采樣頻率的128倍。 多位-調(diào)制器還帶來(lái)一個(gè)額外的好處：它們幾乎沒(méi)有穩(wěn)定性問(wèn)題。它們可以將輸出信號(hào)調(diào)整到一個(gè)更寬的基準(zhǔn)電壓范圍，這可以增加整個(gè)轉(zhuǎn)換器的動(dòng)態(tài)范圍。 限制多位-轉(zhuǎn)換器性能的問(wèn)題在于用來(lái)合計(jì)量化電平的無(wú)源電路元件的非線(xiàn)性，而AD1857/1858所使用的新型結(jié)構(gòu)使其具有跟1位- DAC一樣的差分非線(xiàn)性和線(xiàn)性漂移。 AD1857/1858內(nèi)含一個(gè)高頻脈動(dòng)發(fā)生器，其作用是進(jìn)一步“漂白”多位DAC產(chǎn)生的量化噪聲。高頻脈動(dòng)發(fā)生器具有三角概率分布函數(shù)特性，能對(duì)殘余量化噪聲產(chǎn)生最好

17、的修正效果。四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858包括一個(gè)二階開(kāi)關(guān)電容離散時(shí)間低通濾波器和一個(gè)一階模擬連續(xù)時(shí)間低通濾波器，這樣就不需在片外再添加重建濾波器。片內(nèi)開(kāi)關(guān)電容模擬濾波對(duì)于減少主時(shí)鐘顫抖引起的有害效應(yīng)是非常重要的。 AD1857/1858包括數(shù)字電路來(lái)實(shí)現(xiàn)50/15s非預(yù)加重頻率響應(yīng)特性，DEEMP引腳的高電平將會(huì)使能非預(yù)加重。數(shù)字非預(yù)加重響應(yīng)需要44.1kHz的采樣頻率，數(shù)字濾波器傳遞函數(shù)的幅度誤差與50/15s連續(xù)時(shí)間濾波器相比低于0.1dB。 AD1857/1858使用時(shí)鐘和主時(shí)鐘來(lái)確定輸入抽樣率，通常情況下，主時(shí)鐘被分頻以合成

18、時(shí)鐘（ ），必須連續(xù)運(yùn)行并在每個(gè)采樣周期內(nèi)轉(zhuǎn)換兩次。位時(shí)鐘（BCLK）可以用在門(mén)控或觸發(fā)模式，位時(shí)鐘僅用來(lái)將音頻數(shù)據(jù)寫(xiě)入串行輸入口。 AD1857/1858靈活的串行輸入端口接收數(shù)據(jù)為二進(jìn)制補(bǔ)碼，MSB在前格式，左通道數(shù)據(jù)段總是先于右通道數(shù)據(jù)段。輸入數(shù)據(jù)包括16位、18位或20位，所有數(shù)字輸入都指定為T(mén)TL邏輯電平。此外，AD1857提供16位、18位或20位左對(duì)齊或I2S對(duì)齊模式，AD1858則提供16位右對(duì)齊或DSP串行端口兼容模式。四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） 下圖所示為AD1858與DSP芯片的典型接口連接圖，ADSP-21xx支持16位數(shù)據(jù)左對(duì)齊D

19、SP串行端口格式。圖5-17為AD1858與音頻解碼器TMS320AV110的連接圖，TMS320AV110支持18位數(shù)據(jù)右對(duì)齊輸出格式。 與ADSP-21xx的接口 與TMS320AV110的接口四、音頻D/A轉(zhuǎn)換器（Audio D/A Converters） AD1857/1858的去耦、旁路和輸出電路如圖所示。 典型連接 以下略：六、視頻編碼器（Video Encoders） ADV7390/7391/7392/7393是單片高速模數(shù)視頻編碼器，三個(gè)2.7V/3.3V 10位視頻DAC支持標(biāo)準(zhǔn)清晰度（SD）或高清晰度（HD）的合成（CVBS）、S視頻（YC）或分量（YPrPb/RGB）模

20、擬輸出。低功率最優(yōu)化運(yùn)行、最小占用面積和很少的外圍器件使這些編碼器非常適合便攜式或低功率應(yīng)用，電纜檢測(cè)和DAC自動(dòng)掉電保證最小功耗。 ADV7390/7391有一個(gè)8位視頻輸入端口，支持SD視頻模式和HD視頻模式；ADV7392/7393有一個(gè)16位視頻輸入端口，可以配置為多種形式，支持SD RGB輸入。所有這些視頻編碼器都支持嵌入式EAV/SAV定時(shí)代碼、外部視頻同步信號(hào)以及I2C和SPI通信協(xié)議。六、視頻編碼器（Video Encoders） ADV7390/7391/7392/7393適用于移動(dòng)電話(huà)、數(shù)字照相機(jī)、便攜式媒體DVD播放器、便攜式游戲控制器、數(shù)字?jǐn)z像機(jī)和機(jī)頂盒等領(lǐng)域，其特點(diǎn)如

21、下：3個(gè)高品質(zhì)10位視頻DAC 16（216MHz）DAC重復(fù)取樣（SD） 8（216MHz）DAC重復(fù)取樣（ED） 4（297MHz）DAC重復(fù)取樣（HD） 最大DAC輸出電流37mA支持多種視頻輸入模式 4:2:2YCrCb（SD，ED，HD） 4:4:4RGB（SD）支持多種視頻輸出模式 合成（CVBS）和S視頻 分量YPrPb（SD，ED，HD） 分量RGB（SD，ED，HD）六、視頻編碼器（Video Encoders） 先進(jìn)的電源管理 自動(dòng)電纜檢測(cè)和DAC掉電 DAC開(kāi)/關(guān)單獨(dú)控制 最小功耗的睡眠模式支持74.25MHz 8、10、16位高分辨率輸入支持NTSC M，PAL B/D

22、/G/H/I/M/N，PAL60片內(nèi)視頻定時(shí)信號(hào)發(fā)生器片內(nèi)測(cè)試圖案產(chǎn)生兼容I2C和SPI的串行MPU接口2.7V或3.3V模擬工作電壓，1.8V數(shù)字工作電壓，3.3V I/O工作電壓工作溫度-40+85六、視頻編碼器（Video Encoders） ADV7390/7391/7392/7393的內(nèi)部結(jié)構(gòu)如圖所示。ADV739x內(nèi)部結(jié)構(gòu)圖六、視頻編碼器（Video Encoders） ADV7390/7391/7392/7393的封裝如圖所示。ADV7390/7391/7392/7393的封裝圖 六、視頻編碼器（Video Encoders） ADV7390/7391/7392/7393的引腳功

23、能如表所示。六、視頻編碼器（Video Encoders） ADV739x支持2線(xiàn)串行微處理器總線(xiàn)驅(qū)動(dòng)多種外圍設(shè)備，兩個(gè)輸入串行數(shù)據(jù)SDA和串行時(shí)鐘SCL在ADV739x與連接到總線(xiàn)上的任何設(shè)備之間傳遞信息。每個(gè)從設(shè)備都被賦予一個(gè)唯一的地址，ADV739x對(duì)讀、寫(xiě)操作都有4種可能的從地址。 如果用戶(hù)在尋址編碼器時(shí)使用自增的方式超出了最高子地址，那么：在讀模式下，最高子地址寄存器的內(nèi)容直到主機(jī)發(fā)出一個(gè)不確認(rèn)標(biāo)志時(shí)才輸出，這表示讀操作的結(jié)束（不確認(rèn)標(biāo)志指SDA線(xiàn)在第九個(gè)脈沖時(shí)未被拉低）；在寫(xiě)模式下，無(wú)效字節(jié)的數(shù)據(jù)不被裝入任何一個(gè)子地址寄存器，ADV739x發(fā)出不確認(rèn)標(biāo)志，轉(zhuǎn)入空閑狀態(tài)。 六、視頻編

24、碼器（Video Encoders） ADV739x支持4線(xiàn)串行總線(xiàn)連接多種外圍設(shè)備，兩個(gè)輸入主機(jī)輸出從機(jī)輸入MOSI和串行時(shí)鐘SCLK，一個(gè)輸出主機(jī)輸入從機(jī)輸出MISO，在ADV739x與連接到總線(xiàn)上的任何設(shè)備之間傳遞信息。總線(xiàn)上的每個(gè)從設(shè)備都有一個(gè)從機(jī)選擇引腳，通過(guò)唯一的從機(jī)選擇線(xiàn)與主機(jī)SPI外圍設(shè)備相連，因此，從設(shè)備不需尋址。 如果要請(qǐng)求SPI操作，主機(jī)SPI外圍設(shè)備（比如一個(gè)微處理器）需要向ADV739x的發(fā)出三個(gè)低脈沖。當(dāng)編碼器檢測(cè)到引腳的三個(gè)上升沿后，自動(dòng)轉(zhuǎn)到SPI通信模式，ADV739x一直保持在SPI通信模式直到硬件復(fù)位或掉電。 為了控制ADV739x，應(yīng)用以下協(xié)議進(jìn)行讀/寫(xiě)傳

25、送。首先，主機(jī)驅(qū)動(dòng)并保持引腳低電平以發(fā)起一次數(shù)據(jù)轉(zhuǎn)換，此后的第一個(gè)SCLK上升沿寫(xiě)命令通過(guò)MOSI線(xiàn)被寫(xiě)入ADV739x。寫(xiě)入MOSI線(xiàn)的第二個(gè)字節(jié)是起始子地址，MOSI線(xiàn)上的數(shù)據(jù)MSB在前被寫(xiě)入，并在SCLK的上升沿被鎖存。所有的數(shù)據(jù)都被寫(xiě)入后，主機(jī)完成傳送，驅(qū)動(dòng)并保持ADV739x的引腳為高電平。六、視頻編碼器（Video Encoders） 讀出數(shù)據(jù)時(shí)，當(dāng)子地址被輸入MOSI線(xiàn)后，引腳被驅(qū)動(dòng)并被保持高電平至少一個(gè)時(shí)鐘周期，然后被驅(qū)動(dòng)并保持在低電平。此后的第一個(gè)SCLK上升沿讀命令通過(guò)MOSI線(xiàn)寫(xiě)入ADV739x，數(shù)據(jù)在SCLK的下降沿傳送出去。當(dāng)所有的數(shù)據(jù)都被讀出后，主機(jī)驅(qū)動(dòng)并保持引腳高

26、電平以結(jié)束傳送。 ADV7390/7391支持多種輸入模式，通過(guò)子地址0 x01第64位可以選擇輸入模式，上電后的默認(rèn)輸入模式為標(biāo)準(zhǔn)清晰度模式（SD）。下圖所示為輸入配置。 ADV7390/7391輸入配置六、視頻編碼器（Video Encoders） SD YCrCb數(shù)據(jù)能在27MHz 8位總線(xiàn)上以隔行 4:2:2模式輸入，27MHz時(shí)鐘信號(hào)必須接在CLKIN引腳， 圖5-31 ADV7390/7391輸入配置如果需要，外部同步信號(hào)接在和引腳，支持嵌入式EAV/SAV定時(shí)代碼和ITU-R BT.601/656輸入標(biāo)準(zhǔn)，隔行掃描像素?cái)?shù)據(jù)由引腳P7P0輸入，P0為L(zhǎng)SB，如圖所示。 ADV7392/7393支持多種輸入模式，通過(guò)子地址0 x01第64位可以選擇輸入模式，上電后的默認(rèn)輸入模式為標(biāo)準(zhǔn)清晰度模式（SD）。 SD