存儲器概述精品課件

1、存儲器概述第1頁，共70頁，2022年，5月20日，16點5分，星期二學習目標1.存儲器的分類。2.隨機存儲器的基本組成及各組成部件（存儲體、地址譯碼與驅動、數(shù)據(jù)緩沖器、讀/寫控制邏輯）的作用，讀/寫操作的基本過程。3.SRAM、DRAM芯片的組成特點、工作過程，典型芯片的引腳信號含義（地址線、數(shù)據(jù)線、功能控制信號線）。4.DRAM刷新的基本概念（何謂刷新、如何刷新、刷新控制方法、刷新周期）。5.存儲器的主要技術指標的含義（容量、存取時間、存取周期）。6.EPROM和EEPROM的工作特點，二者間的差別，基本使用方法。7.CPU與存儲器間的連接。8.Cache的基本概念、特點、在系統(tǒng)中的位置。

2、9.存儲器的層次結構概念。第2頁，共70頁，2022年，5月20日，16點5分，星期二3.4 半導體存儲器3.3 8086/8088的存儲器組織3.2 存儲器的編程結構3.1 存儲器分類第3頁，共70頁，2022年，5月20日，16點5分，星期二3.4 半導體存儲器3.3 8086/8088的存儲器組織3.2 存儲器的編程結構3.1 存儲器分類第4頁，共70頁，2022年，5月20日，16點5分，星期二 存儲器是計算機的主要組成部件之一，它是計算機系統(tǒng)的記憶部件，用來存放程序和各種數(shù)據(jù)信息，根據(jù)微處理器的控制指令將這些程序或數(shù)據(jù)提供給計算機使用。在計算機開始工作以后，存儲器還要為其他部件提供信

3、息，同時可以保存中間結果和最終結果。存儲系統(tǒng) 一般來說，存儲系統(tǒng)由內存儲器和外存儲器兩部分組成。 內存儲器也稱為主存（Main Memory），是直接與CPU相聯(lián)系的存儲設備，是微型計算機工作的基礎，位于主板上。它和微處理器一起構成了微機的主機部分，CPU可以通過系統(tǒng)總線直接訪問內存，因此其工作速度很快。第5頁，共70頁，2022年，5月20日，16點5分，星期二 一般計算機系統(tǒng)中的內存容量總是有限的，遠遠不能滿足用戶存放數(shù)據(jù)的需求，另外內存不能長時間地保存數(shù)據(jù)，斷電后信息就會丟失。所以，通常計算機系統(tǒng)還要配置大容量且能長期保存數(shù)據(jù)的存儲器，即外存儲器。外存儲器也稱輔助存儲器，簡稱外存，CPU

4、不能直接訪問，需要通過I/O接口電路才能訪問。存儲器的分類 存儲器的種類很多，可以從不同角度對其進行分類。常見的分類方法有按存儲器所使用的存儲介質分、按存儲器在計算機中的作用分、按存儲器的存取方式分。第6頁，共70頁，2022年，5月20日，16點5分，星期二1按存儲介質分類 凡是具有兩種不同物理狀態(tài)的物質和元件都可以用來作為存儲器的存儲介質，以記憶“0”和“1”。目前使用的存儲介質主要是半導體器件和磁性材料，用半導體器件做成的存儲器稱為半導體存儲器，用磁性材料做成的存儲器稱為磁表面存儲器，如磁盤存儲器和磁帶存儲器。2按在計算機系統(tǒng)中的作用分類 按存儲器在計算機系統(tǒng)中所起的作用可把存儲器分為內

5、存儲器和外存儲器。 （1）內存儲器。簡稱內存，位于計算機主機內部，是計算機的主要存儲器。它用來存放CPU當前使用的或經(jīng)常使用的程序和數(shù)據(jù)，CPU可以隨時直接對主存進行訪問（讀/寫）。內存通常由半導體存儲器組成，它的特點是速度快，但容量相對于外存要小。 （2）外存儲器。簡稱外存，用于存放暫時不用的程序和數(shù)據(jù)，外存儲器由磁表面存儲器構成。它的特點是：存儲容量大，價格低，速度慢，CPU不能直接訪問，要由專用設備（如磁盤驅動器）來管理。目前主要使用的外存儲器有硬盤、光盤、U盤等。第7頁，共70頁，2022年，5月20日，16點5分，星期二 外存儲器的容量可以很大，如目前的普通硬盤容量已達幾百GB，而且

6、其容量還在增加，故也稱外存為海量存儲器。外存常用來存放系統(tǒng)軟件和大型數(shù)據(jù)文件及數(shù)據(jù)庫或不經(jīng)常使用的數(shù)據(jù)和程序。通常將外存儲器歸入到計算機外部設備一類，外存所存放的信息只有調入內存后CPU才能使用。3按存取方式分類 按存儲器的存取方式（或讀寫方式）來分，存儲器可分為隨機存取存儲器（RAM，Random Access Memory）和只讀存儲器（ROM，Read Only Memory）兩大類。 （1）隨機讀寫存儲器RAM RAM也稱讀寫存儲器，即CPU在運行過程中能隨時進行數(shù)據(jù)的讀出和寫入。RAM中存放的信息當關閉電源時會全部丟失，所以，RAM是易失性存儲器，只能用來暫時存放輸入輸出數(shù)據(jù)、中間運

7、算結果和用戶程序，也常用它來與外存交換信息或用做堆棧。通常人們所說的微機內存容量指的就是RAM存儲器的容量。 按照RAM存儲器存儲信息的電路原理的不同，RAM又分為靜態(tài)RAM和動態(tài)RAM兩種。第8頁，共70頁，2022年，5月20日，16點5分，星期二 靜態(tài)RAM（Static RAM） 靜態(tài)RAM簡稱SRAM。組成SRAM的每個基本存儲單位的電路相對比較復雜、工作速度較快、工作狀態(tài)穩(wěn)定，只要不斷電所存信息就不會丟失。由于電路復雜，所需的晶體管數(shù)較多，因而集成度不易做的很高，功耗也較大。目前SRAM常用作微型計算機系統(tǒng)的高速緩沖存儲器（Cache）。 動態(tài)RAM（Dynamic RAM） 動態(tài)

8、RAM簡稱DRAM。相對SRAM來說，組成DRAM每個基本存儲單位的電路相對簡單，但電路狀態(tài)卻很不穩(wěn)定，時間長了DRAM中的信息會自動消失，為保持DRAM所存信息不變，必須周期性地對DRAM進行重寫（刷新）。由于電路簡單，所需晶體管數(shù)很少，因而集成度可做的很高，功耗也很?。坏駾RAM需外加刷新電路，它的工作速度要比SRAM慢些。目前的PC機中，主存儲器使用的都是DRAM。 從九十年代中期開始，DRAM的性能不斷改善，與九十年代相比今天的DRAM已是不可同日而語的了。第9頁，共70頁，2022年，5月20日，16點5分，星期二（2）只讀存儲器ROM ROM是一種當寫入信息后，就只能讀出而不能改

9、寫的固定存儲器。斷電后，ROM中所存的信息仍保持不變，所以，ROM是非易失性存儲器。因此，微機系統(tǒng)中常用ROM來存放固定的程序和數(shù)據(jù)，如監(jiān)控程序、操作系統(tǒng)中的BIOS（基本輸入輸出系統(tǒng)）等用戶需要固化的程序。 按照構成ROM的集成電路內部結構的不同，ROM又可分為以下幾種： 掩膜ROM 廠家在制造集成電路芯片的最后，對用戶定做的掩膜ROM進行編程。一旦做好，信息就固化其中，不能改變。因此，只適合于存儲成熟的固定程序和數(shù)據(jù)，大批量生產(chǎn)時成本很低。 PROM 可編程ROM（Programmable ROM）。該存儲器在出廠時器件中不存入任何信息，是空白存儲器，由用戶根據(jù)需要，利用特殊方法一次性寫入

10、所需程序和數(shù)據(jù)，只能寫入一次，以后就不能更改了。它類似于掩膜ROM，適合小批量生產(chǎn)。第10頁，共70頁，2022年，5月20日，16點5分，星期二 EPROM 可擦除可編程ROM（Erasable PROM），如2732（4K8）、2764（8K8），該存儲器允許用戶按規(guī)定的方法和設備進行多次編程，若編程之后想修改，可用紫外線燈制作的抹除器持續(xù)照射一段時間，使存儲器全部復原，用戶可再次寫入新的內容。這對于工程研制和開發(fā)特別方便，應用較廣，但寫入的速度較慢。 EEPROM/E2PROM 電可擦除可編程ROM（Electrically Erasable PROM）。E2PROM的特點是：能以字節(jié)為

11、單位進行擦除和改寫，而不是像EPROM那樣整體擦除，也不需要把芯片從用戶系統(tǒng)中拔下來用編程器編程，在用戶系統(tǒng)上即可進行。隨著技術的發(fā)展，E2PROM的擦寫速度將不斷加快，容量將不斷提高，可作為非易失性的RAM使用。 無論是哪一種形式的ROM，在使用時只能讀出，不能寫入，斷電時，存放的ROM中的信息都不會丟失，所以它是一種非易失性的存儲器。圖3-1是存儲器的分類圖。第11頁，共70頁，2022年，5月20日，16點5分，星期二 第12頁，共70頁，2022年，5月20日，16點5分，星期二存儲器的主要技術指標 衡量半導體存儲器性能的指標很多，諸如功耗、可靠性、容量、價格、存取速度等，但最重要的指

12、標是存儲器芯片的容量和存取速度。 （1）存儲容量 存儲容量是存儲器的一個重要指標。它指的是存儲器（或存儲器芯片）能夠存放的二進制信息的總量，一般用能存儲的字節(jié)數(shù)來表示，存儲容量是反映存儲器存儲能力的指標。目前PC機中DRAM的容量常為256MB、512 MB、1GB，而硬盤的存儲容量達到數(shù)百GB或更多。 （2）存取時間 存取時間是指從CPU給出有效的存儲器地址，啟動一次存儲器讀寫操作，到該操作完成所經(jīng)歷的時間，稱為存取時間。具體來說，對一次讀操作的存取時間就是讀出時間，即從地址有效到數(shù)據(jù)輸出有效之間的時間，顯然，存取時間越短越好。目前DRAM的存取時間已在10ns之內，SRAM的存取時間更短。

13、第13頁，共70頁，2022年，5月20日，16點5分，星期二 （3）存取周期 存取周期是指連續(xù)啟動兩次獨立的存儲器讀寫操作所需要的最小間隔時間。通常，存取周期要大于存取時間，因為存儲器在讀出數(shù)據(jù)之后還要用一定的時間來完成內部操作，這一時間稱為恢復時間。讀出時間和恢復時間加起來才是讀周期。所以，存取時間和存取周期是兩個不同的概念。 （4）可靠性 可靠性是指存儲器對電磁場及溫度環(huán)境等變化的適應能力，一般是用平均無故障時間來衡量。能讓用戶接受的存儲器平均無故障時間應在10000小時以上。 （5）其他指標 價格、功耗、工作溫度范圍、兼容性等也成為人們關心的指標。 上述指標，有些是互相矛盾的。這就需要

14、在設計和選用存儲器時，根據(jù)實際需要，盡可能滿足主要要求且兼顧其他。第14頁，共70頁，2022年，5月20日，16點5分，星期二存儲器的層次結構 由于CPU制造技術與存儲器制造技術發(fā)展不平衡，導致DRAM的速度一直與CPU的速度相差一個數(shù)量級，如果CPU所需的指令和數(shù)據(jù)都直接來自DRAM的話，勢必影響CPU的效率?；贑PU對所執(zhí)行程序和數(shù)據(jù)的局部性特點，目前的PC機的存儲器可分為二個層次：主存輔存（外存）層次與Cache主存層次。這種層次結構不但解決了CPU與DRAM之間的速度不匹配的問題，還解決了DRAM容量無法滿足實際應用的需要的矛盾。 1主存輔存層次 在主存輔存層次中，CPU把正在使用

15、或即將要使用的程序和數(shù)據(jù)存放在速度快、容量有限的主存中；而把暫時不用的程序和數(shù)據(jù)存放在速度慢、容量大的外存（硬盤）中，等需要時再從外存中調入主存。在這種結構中，每次調入的程序和數(shù)據(jù)量不太大，而且是由硬件電路自動完成的。 從用戶的角度看，這種結構中系統(tǒng)的執(zhí)行速度基本上是主存的速度，而存儲容量則是外存的容量。第15頁，共70頁，2022年，5月20日，16點5分，星期二 2CACHE主存層次 由于主存的速度比CPU的工作速度慢一個數(shù)量級，因此，主存輔存層次結構并不能充分發(fā)揮CPU的工作效能。為此可在CPU和主存儲器之間增設了一級或兩級高速小容量存儲器，稱之為高速緩沖存儲器，簡稱Cache。同樣，在

16、這種結構中CPU把正在使用或即將要使用的程序和數(shù)據(jù)從主存調入Cache中，只不過每次調入的數(shù)據(jù)量更小些。而且這一過程也是由硬件電路自動完成的。 目前CPU生產(chǎn)廠商在制造CPU的同時，將Cache也一同造出，由于CPU與Cache在同一塊晶片中，因此速度與CPU的速度基本相當。 3需要解決的問題 在Cache主存輔存層次結構中由于Cache的容量很小，不能將全部的程序和數(shù)據(jù)放下，一旦CPU需要的數(shù)據(jù)不在Cache中就必須到主存或輔存中去取，這無疑會使CPU停下來等待一段時間，如果這樣的情況經(jīng)常發(fā)生就會使系統(tǒng)的速度大大下降。為最大限度地發(fā)揮CPU的效率，只有事先將CPU需要的數(shù)據(jù)調入Cache中才

17、能保證CPU連續(xù)工作，從而提高系統(tǒng)速度。第16頁，共70頁，2022年，5月20日，16點5分，星期二 為此，要解決的問題是如何將CPU暫時不需要的程序和數(shù)據(jù)從Cache送回到主存中，同時將馬上要用的程序和數(shù)據(jù)取到Cache中。解決這一問題的方法叫替換算法，它是由硬件電路實現(xiàn)的。 命中率是衡量Cache主存輔存層次優(yōu)劣的重要指標，它與Cache的容量和物理結構、替換算法以及運行程序等有關。目前計算機系統(tǒng)的Cache命中率高達99。 在現(xiàn)代計算機中，基本都采用了Cache主存輔存層次結構，在這樣的結構中速度接近于Cache，而容量則是外存的容量。第17頁，共70頁，2022年，5月20日，16點

18、5分，星期二3.4 半導體存儲器3.3 8086/8088的存儲器組織3.2 存儲器的編程結構3.1 存儲器分類第18頁，共70頁，2022年，5月20日，16點5分，星期二存儲器的一般結構 圖3-2所示為內存儲器的組成示意圖。它由存儲體、地址寄存器、地址譯碼驅動電路、讀寫電路、數(shù)據(jù)寄存器和控制邏輯等六部分組成。第19頁，共70頁，2022年，5月20日，16點5分，星期二 存儲體是存儲單元的集合體，數(shù)據(jù)信息就是在這里存儲的。它由若干個存儲單元組成，通常每個存儲單元存放8位二進制信息（1字節(jié)），為了區(qū)分不同的存儲單元和便于讀寫操作，每個存儲單元（從下面標注紅色的四處來看，存儲元與存儲單元不是一

19、個概念，但請確認每處是否正確）有一個地址（稱為存儲單元地址），CPU訪問時按地址訪問。為了減少存儲器芯片的封裝引線數(shù)和簡化譯碼器結構，存儲體總是按照二維矩陣的形式來排列存儲元電路。 地址寄存器用來存放CPU訪問存儲單元的地址，經(jīng)譯碼驅動后指向相應的存儲單元。通常在微型計算機中，訪問地址由地址鎖存器提供，如8086/8088CPU中的地址鎖存器8282，存儲單元地址由地址鎖存器輸出后，經(jīng)地址總線送到存儲器芯片內直接譯碼。 譯碼驅動電路實際上包含譯碼器和驅動器兩部分。譯碼器將地址總線輸入的地址碼轉換成與它對應的譯碼輸出線上的高電平或低電平，以表示選中了某一單元，并由驅動器提供驅動電流去驅動相應的讀

20、、寫電路，完成對被選中單元的讀寫操作。第20頁，共70頁，2022年，5月20日，16點5分，星期二 讀/寫電路包括讀出放大器、寫入電路和讀寫控制電路，用以完成對被選中單元中各位的讀出和寫入操作。存儲器的讀寫操作是在CPU的控制下進行的，只有當接受到來自CPU的讀寫命令和后，才能實現(xiàn)正確的讀寫操作。 數(shù)據(jù)寄存器用來暫時存放從存儲單元讀出的數(shù)據(jù)或從CPU或I/O端口送出的要寫入存儲器的數(shù)據(jù)，暫存的目的是為了協(xié)調CPU和存儲器間在速度上的差異，故又稱之為存儲器數(shù)據(jù)緩沖器。 控制邏輯接收來自CPU的啟動、片選、讀/寫及清除命令，經(jīng)控制電路綜合和處理后，發(fā)出一組時序信號來控制存儲器的讀寫操作。 雖然在

21、任何存儲器結構中都保留著這六部分，但隨著集成電路技術的發(fā)展，存儲器的使用方法越來越簡單，對用戶來說，存儲器的結構是什么已不重要了。第21頁，共70頁，2022年，5月20日，16點5分，星期二存儲器的編程結構 前面已經(jīng)介紹過，內存中的數(shù)據(jù)都以二進制的形式存在，存儲元是內存的最小單位，每個存儲元能夠存放一個二進制位，但這樣的存儲單位太小，不利于數(shù)據(jù)的組織，現(xiàn)在通常的方法是把8個存儲元“捆綁”在一起，構成1字節(jié)的存儲單元。 對一個編程者來說并不需要了解存儲器的內部結構，只需了解編程時必須掌握的一些必要信息即可，對于這些信息可稱為存儲器的編程結構。 1一維線性結構 即一個存儲體的所有存儲單元是按照線

22、性的順序方式組織的，排在前面的單元是0號單元，其單元編號為0，其后依次是1號單元、2號單元、，對應的地址編號是1、2、。如果一個存儲器的地址線有16位，則存儲單元的可編號范圍是065535，對8086/8088CPU來說，因其有20根地址線，它可以訪問的存儲器編號是01048575。第22頁，共70頁，2022年，5月20日，16點5分，星期二2編號用固定長度表示 在數(shù)學中，對一組范圍較大的數(shù)據(jù)通常采用不定長表示法，如：1、25、3608等，在計算機中則是使用固定長度的位數(shù)來表示存儲器地址編號的，就相當數(shù)學中用0001、0025、3608來表示1、25、3608一樣，只不過計算機中是用固定長度

23、的二進制位來表示存儲器地址編號的。 在8086/8088的存儲系統(tǒng)中，用20位二進制數(shù)來表示一個存儲單元的地址（編號）。用二進制數(shù)表示，書寫時太麻煩，也容易寫錯，因此在實際使用時，常用十六進制來表示地址。若地址有20位二進制，則地址可寫成3FFFFH。 3地址唯一性 存儲器的地址具有唯一性，存儲器的訪問采用按地址存取的工作方式，一個地址對應一個存儲單元。具體來說，當計算機要把一個數(shù)據(jù)存入某存儲單元，或從某存儲單元中取數(shù)據(jù)時，首先要提供該存儲單元的地址，然后查找相應的存儲單元，查到后，才能進行數(shù)據(jù)的存取。 綜上所述，內存是按字節(jié)進行編址的，即每個存儲單元大小是固定的，存放了8位的二進制數(shù)。每個存

24、儲單元是按照一維線性結構排列，所以一個地址就唯一標識了一個存儲單元，對于存儲器的訪問必須給出確定的存儲單元地址。比如要從內存讀取一個字節(jié)的數(shù)據(jù)到寄存器AL，那么就要說明這個字節(jié)的數(shù)據(jù)所在的地址編號。第23頁，共70頁，2022年，5月20日，16點5分，星期二4大數(shù)據(jù)的表示 一個存儲單元存放8位二進制信息。如果是無符號數(shù)，其數(shù)值范圍在0255之間；如果是帶符號數(shù)，其數(shù)值范圍在-128127之間。顯然，一個實際應用系統(tǒng)不可能只處理這么小范圍的數(shù)據(jù)，對于8086/8088支持的數(shù)據(jù)類型除了字節(jié)之外還有字型和雙字型。尤其是字型數(shù)據(jù)，在編程過程中經(jīng)常要使用，那么它們在內存中的存放情況是怎么樣的呢，對于

25、它們的存取又應該怎么做呢？在8088中，存放多字節(jié)數(shù)據(jù)的方法可以簡單的概括為兩句話：“多字節(jié)數(shù)據(jù)在內存中連續(xù)存放；高字節(jié)放在高地址，低字節(jié)放在低地址”。這里的高地址指的是內存地址編號大的地址，同理，低地址指的是內存地址編號小的地址。字型數(shù)據(jù)的地址由其低字節(jié)數(shù)據(jù)所在地址來確定。也就是說，給出一個內存地址，可以存取一個字節(jié)的數(shù)據(jù)，也可以存取一個字型的數(shù)據(jù)，至于哪一種，在指令中應給出確定的數(shù)據(jù)類型，否則計算機就不知該怎么做而給出出錯信息。第24頁，共70頁，2022年，5月20日，16點5分，星期二3.4 半導體存儲器3.3 8086/8088的存儲器組織3.2 存儲器的編程結構3.1 存儲器分類第

26、25頁，共70頁，2022年，5月20日，16點5分，星期二 一個CPU能夠直接操作的內存容量是它的一個重要性能指標，這個指標取決于該CPU芯片的地址線的多少，表現(xiàn)為對片外地址總線的支持能力。8086/8088設計有20根地址線，每根線只能輸出0或者1兩種不同的信號，所以地址線上的信號共有220種可能性。20根地址線上的一種信號組合用來指出8086/8088需要對內存的哪個字節(jié)進行操作，可見8086/8088CPU能夠直接控制的內存容量是1MB。 存儲器的分段和物理地址的形成 1存儲器的分段 從第2章介紹我們知道8086/8088CPU訪問存儲器時，是由BIU模塊提供存儲器地址的，BIU的地址

27、信息來自EU模塊的相關寄存器，這時就出現(xiàn)一個問題：8086/8088存儲系統(tǒng)必須用20位地址才能訪問一個存儲單元，而EU模塊中的所有寄存器都是16位，也就是說BIU得到的是16位的數(shù)據(jù)，但又必須給出一個20位的數(shù)據(jù)，這是一對矛盾。第26頁，共70頁，2022年，5月20日，16點5分，星期二 為了解決這一矛盾，8086/8088系統(tǒng)采用了存儲器分段技術，即將20位（1MB）的存儲器空間分成若干個邏輯段，每個段最長64K字節(jié)（16位），段內地址是連續(xù)的，仍可采用16位尋址方式。邏輯段可在整個存儲空間內浮動，段與段之間可以是連續(xù)的，也可以是分開的或重疊的（部分重疊或完全重疊）。但段的起始地址（也稱

28、為段首地址或段基地址）必須從能被16整除的地址開始，即每個段的首地址的低4位必須為0。 也就是說，8086/8088CPU用兩個16位數(shù)據(jù)表示一個20位的數(shù)據(jù)，其中一個16位數(shù)據(jù)實際上是20位的，只不過它的最低4位始終是“0000”，在計算機中表示時并不顯示出來。 雖然分段技術使數(shù)據(jù)的存取變得有些麻煩，但它卻為今天的多用戶操作系統(tǒng)提供了支持，這也許是Intel當初沒有想到的。第27頁，共70頁，2022年，5月20日，16點5分，星期二2邏輯地址與物理地址 在8086/8088系統(tǒng)中，通過硬件電路訪問存儲器時必須提供一個20位的二進制地址，稱為物理地址；而在CPU內部表示地址信息時又必須使用兩

29、個16位的地址，稱為邏輯地址。物理地址是一個20位的數(shù)據(jù)，邏輯地址是由兩個16位的數(shù)據(jù)組成的，其中一個稱為段地址、另一個稱為偏移地址（也叫偏移量）。3物理地址的形成 由上述分段概念可知，CPU只要得到一個存儲單元的段首地址和段內偏移地址，就可以通過相關的硬件電路對該單元進行訪問。段首地址（實際是高16位）存放在段寄存器中，段內偏移地址（16位）可以放在指令指針寄存器IP中，或存放在16位的通用寄存器中。那么，如何從16位的段首地址和16位的段內偏移地址得到20位的物理地址呢？這是由CPU內部的硬件電路自動完成的，其地址的計算方法如圖3-3所示，即：物理地址=段基地址16+偏移地址第28頁，共7

30、0頁，2022年，5月20日，16點5分，星期二 其意思是：將段寄存器（CS，DS，SS和ES）中的內容（16位）向左移4位（相當于乘16），然后和偏移地址（16位）相加便得出20位的物理地址。物理地址的計算是在CPU的總線接口部件BIU中的地址加法器中實現(xiàn)的。 第29頁，共70頁，2022年，5月20日，16點5分，星期二 假如某指令在代碼段中邏輯地址為：段首址CS=4000H，段內偏移地址IP=6E8BH，則其物理地址為 （CS）16IP=40000H6E8BH=46E8BH。 若該指令的段基址為CS=4200H，而IP=4E8BH，其物理地址 仍為46E8BH。 這就是說，在8086/8

31、088的分段結構的存儲器中，同一個物理地址可以由不同的段地址和偏移地址組合得到。即指向同一物理地址的段地址和偏移地址不是唯一的。4段寄存器的使用 段寄存器的設立不僅使8086/8088的存貯空間擴大到1MB，而且為信息按特征分段存儲帶來了方便。在存儲器中，信息按特征可分為程序代碼、數(shù)據(jù)、微處理器狀態(tài)等。為了操作方便，存貯器可以相應地劃分為：程序區(qū)，用來存放程序的指令代碼；數(shù)據(jù)區(qū)，用來存放原始數(shù)據(jù)、中間結果和最后運算結果；堆棧區(qū)，用來存放壓入堆棧的數(shù)據(jù)和狀態(tài)信息。只要修改段寄存器的內容，就可將相應的存放區(qū)設置在存儲器的任何位置上。這些區(qū)域可以通過段寄存器的設置使之相互獨立，也可將它們部分或完全重

32、疊。需要注意的是，改變這些區(qū)域的地址時，是以16個字節(jié)為單位進行的。第30頁，共70頁，2022年，5月20日，16點5分，星期二 在8086/8088CPU中，對不同類型存儲器的訪問所使用的段寄存器和相應的偏移地址的來源做了一些具體規(guī)定。它們的基本約定如下表所示依尋址方式求得有效地址CS、ES、SSDS一般數(shù)據(jù)存取依尋址方式求得有效地址CS、DS、ESSSBP用作基址寄存器DI無ES串操作目的地址SICS、ES、SSDS串操作源地址SP無SS堆棧操作IP無CS取指令碼段內偏移地址來源可指定段寄存器默認段寄存器訪問存儲器類型第31頁，共70頁，2022年，5月20日，16點5分，星期二 在各種

33、類型的存儲器訪問中，其段地址要么由“默認”的段寄存器提供，要么由“指定”的段寄存器提供。所謂默認段寄存器是指在指令中若沒有專門的信息來指定使用哪一個段寄存器時，就由默認段寄存器來提供訪問內存的段地址。在實際進行程序設計時，絕大部分都屬于這一種情況。在部分訪問存儲器的類型中，允許由指令來指定使用另外的段寄存器，這樣可為訪問不同的存儲器段提供方便。這種指定通常是靠在指令碼中增加一個字節(jié)的前綴來實現(xiàn)的。有些類型存儲器訪問不允許指定另一個段寄存器。例如，為取指令而訪問內存時，一定要使用CS；堆棧操作時，一定要使用SS；字符串操作指令的目的地址，一定要使用ES。 段寄存器DS、ES、和SS的內容是用傳送

34、指令送入的，但任何傳送指令不能向段寄存器CS送數(shù)。在后面的宏匯編中將講到，偽指令ASSUME及JMP、CALL、RET、INT和IRET等指令可以設置和影響CS的內容。更改段寄存器的內容意味著存儲區(qū)的移動。這說明無論程序區(qū)、數(shù)據(jù)區(qū)還是堆棧區(qū)都可以超過64KB的容量，都可以利用重新設置段寄存器內容的方法加以擴大，而且各存儲區(qū)都可以在整個存儲空間中浮動。第32頁，共70頁，2022年，5月20日，16點5分，星期二 表中“段內偏移地址”一欄指明，除了有兩種類型訪問存儲器是“依尋址方式求得有效地址”外，其它都指明使用一個16位的指針寄存器或變址寄存器。例如，在取指令訪問內存時，段內偏移地址只能由指令

35、指針寄存器IP來提供；在堆棧的壓入彈出操作時，段內偏移地址由SP提供；在字符串操作時，源地址和目的地址中的段內偏移地址分別由SI和DI提供。除上述以外，為存取操作數(shù)而訪問內存時，將依不同尋址方式求得段內偏移地址。 一般情況下，CPU按如下規(guī)則使用段寄存器： 8086/8088CPU在執(zhí)行程序時，每當取指令時，就會自動選擇代碼段寄存器CS，將CS中的內容左移4位（即乘16）再和指令指示器IP中的內容相加形成指令所在單元的20位物理地址，即下條要取的指令地址。 當要往內存寫一個數(shù)據(jù)或從內存讀出一個數(shù)據(jù)時，CPU會自動選擇數(shù)據(jù)段寄存器DS，將DS的內容左移4位，然后再和指令中的偏移地址EA（EA由尋

36、址方式?jīng)Q定）相加形成20位物理地址，從而去訪問存儲器進行讀/寫操作數(shù)。 當進行堆棧操作時，CPU會自動選擇段寄存器SS，將SS的內容左移4位再和堆棧指示器SP或者基址指示器BP的內容相加，形成20位的堆棧指針地址去訪問堆棧。第33頁，共70頁，2022年，5月20日，16點5分，星期二3.3.2 8086/8088中的堆棧 堆棧是內存中開辟的一個特殊數(shù)據(jù)區(qū)，用來存放需要暫時存取的數(shù)據(jù)。堆棧的一端是固定的，另一端是浮動的。信息的存放在浮動的一端進行。堆棧中的內容嚴格按照“后進先出”的規(guī)則進行操作。 8086/8088中的堆棧是由段定義語句在存儲器中定義的一個段，即堆棧段。堆棧段的容量64KB，它

37、可以在存儲器的1MB內浮動。堆棧段的段地址由段寄存器SS指定，棧頂?shù)刂酚啥褩Ｖ羔楽P指定。8086/8088系統(tǒng)中的堆棧是一個向上生長型的堆棧，即棧底設在棧區(qū)的高地址端，棧頂設在低地址端，堆棧地址由高向低變化。例如，設當前SS=4E00H，堆棧段64K字節(jié)，SP=0080H，則當前棧頂在存儲器中的地址為4E080H。 堆棧操作總是在棧頂進行，棧頂指針SP的變化由CPU自動管理。 為了加快堆棧操作，其操作以字為單位進行，而且堆棧中的數(shù)據(jù)項必須按規(guī)則進行字存儲，即低字節(jié)在偶地址單元，高字節(jié)在奇地址單元。這樣，可保證每訪問一次堆棧，總是完成一個字的操作。第34頁，共70頁，2022年，5月20日，1

38、6點5分，星期二3.4 半導體存儲器3.3 8086/8088的存儲器組織3.2 存儲器的編程結構3.1 存儲器分類第35頁，共70頁，2022年，5月20日，16點5分，星期二隨機讀寫存儲器（RAM） 通常計算機內存中的大部分是由隨機存儲器組成的。內存按地址訪問，給出地址即可以得到相應內存單元里的信息，CPU可以隨機地訪問任何內存單元的信息。而且，目前所采用的存儲芯片的訪問時間與所訪問的存儲單元的位置并沒有什么關系，完全是由芯片設計和生產(chǎn)技術以及芯片之間的互聯(lián)技術所決定的。這種訪問時間不依賴所訪問的地址的訪問方式稱為隨機訪問方式，內存儲器也因此被稱為隨機存取存儲器。按照RAM芯片內部基本存儲

39、電路結構的不同，又可分為靜態(tài)RAM（即SRAM）和動態(tài)RAM（即DRAM）兩類。 1靜態(tài)RAM （1）基本的存儲電路 靜態(tài)RAM的基本存儲電路通常是由6個MOS晶體管組成的觸發(fā)器電路。第36頁，共70頁，2022年，5月20日，16點5分，星期二第37頁，共70頁，2022年，5月20日，16點5分，星期二（2）靜態(tài)RAM的邏輯結構 靜態(tài)RAM通常由地址譯碼、存儲矩陣、讀寫控制邏輯及三態(tài)數(shù)據(jù)緩沖器四部分組成。下圖所示為1K1的靜態(tài)RAM芯片的內部組成框圖。第38頁，共70頁，2022年，5月20日，16點5分，星期二 存儲矩陣。存儲矩陣通常排成二維矩陣形式，即將所有單元（1024個）的同一位制

40、作在同一芯片上，并排成3232的方陣，1024個單元需要10根地址線，其中5根（A4A0）用于行（X）譯碼，另外5根（A9A5）用于列（Y）譯碼，行、列同時選中的單元為所要訪問的單元。這種結構的好處是芯片封裝時引線較少。在實際使用中只需用8片相同的芯片進行并聯(lián)即可滿足一個單元8位二進制數(shù)的要求。 地址譯碼器。CPU在訪問一個存儲單元時，當物理地址送到地址總線上后，先由譯碼器產(chǎn)生片選信號（）選中某一芯片，然后再由片內地址譯碼器譯碼選中所需的存儲單元，最后在CPU的讀寫命令控制下完成對該單元的讀出或寫入。通常的譯碼方式有兩種：線性譯碼和復合譯碼，線性譯碼是把所有地址都輸入到一個譯碼器進行譯碼，這樣

41、，若地址為n位，則要求譯碼器有2n個輸出，結構就復雜了。復合譯碼是將所有地址線分為行（X）、列（Y）兩個方向進行譯碼，只有行列方向同時選中的單元才是所要訪問的單元，復合譯碼可簡化譯碼器結構。第39頁，共70頁，2022年，5月20日，16點5分，星期二 讀/寫控制與三態(tài)數(shù)據(jù)緩沖器。存儲器的讀寫操作是由CPU控制的，CPU送出的訪問地址中，用高位部分經(jīng)譯碼后送到讀/寫控制邏輯的輸入端，作為片選信號，表示該芯片被選中，允許對其進行讀寫。當讀寫命令送入存儲器芯片的讀寫控制電路的R/W端時，被選中存儲單元中的數(shù)據(jù)經(jīng)三態(tài)I/O數(shù)據(jù)緩沖器的D7D0端送數(shù)據(jù)總線（讀操作時）或將數(shù)據(jù)總線上的數(shù)據(jù)經(jīng)三態(tài)I/O數(shù)

42、據(jù)緩沖器寫入被選中的存儲單元（即寫操作時）。 （3）典型靜態(tài)RAM芯片 不同的靜態(tài)RAM的內部結構基本相同，只是不同容量其存儲體的矩陣排列結構不同而已，即有的采用多字一位結構，有的采用多字多位結構。 典型的靜態(tài)RAM芯片有： 6116（2K8位（有時標注有“位”字，有時無，全書有很多處，是否應該統(tǒng)一，還是沒關系）； 6264（8K8位）； 62128（16K8位）； 62256（32K8位）。第40頁，共70頁，2022年，5月20日，16點5分，星期二 下圖（a）所示為SRAM6264芯片的引腳圖。其容量為8K8位，即共有8K個單元，每單元8位，所以，共需地址線13條，即A12A0；數(shù)據(jù)線8

43、條即D8D1，其它的為控制線，其含義如圖3-6（b）所示。第41頁，共70頁，2022年，5月20日，16點5分，星期二 ， ， ，CE2的共同作用決定了SRAM 6264的運行方式，如下表所示。IN寫LHLLIN寫HHLLOUT讀LHLH高阻輸出禁止HHLH高阻未選中（掉電）L高阻未選中（掉電）HI/O0I/O7方式CE2第42頁，共70頁，2022年，5月20日，16點5分，星期二2動態(tài)RAM （1）動態(tài)RAM的基本存儲電路 最簡單的動態(tài)RAM基本存儲元電路是由一個MOS晶體管和一個電容C組成。在這個電路中，存儲信息是靠電容C，電容C上有電荷時，表示為邏輯“1”，沒有電荷時為邏輯“0”。由

44、于MOS器件的柵源極間電阻甚大，所以，存儲在C上的電荷（信息）是能得到維持的。該電路的工作過程如下。第43頁，共70頁，2022年，5月20日，16點5分，星期二 寫入時：行、列選擇信號線為“1”，行選管VT1導通，該存儲元被選中，若寫入“1”，則經(jīng)數(shù)據(jù)I/O線送來的寫入信號為高電平，經(jīng)刷新放大器和VT2管（列選管）向C充電，C上有電荷，表示寫入了“1”；若寫入“0”，則數(shù)據(jù)I/O線上為“0”，C經(jīng)VT1管放電，C上便無電荷，表示寫入了“0”。 讀出時：先對行地址譯碼，產(chǎn)生行選擇信號（為高電平），該行選擇信號使本行上所有基本存儲元電路中的VT1管均導通，于是連接在列線上的刷新放大器讀取對應電容

45、C上的電壓值，由于刷新放大器具有很高的靈敏度和放大倍數(shù)，并且能從電容上讀取電壓值（此值與C上所存“0”或“1”有關）折合為邏輯“0”或邏輯“1”。若此時列地址（較高位地址）產(chǎn)生列選擇信號，則行和列均被選通的基本存儲元電路得以驅動，從而讀出數(shù)據(jù)送入數(shù)據(jù)I/O線。 當讀出操作完畢，電容C上的電荷被釋放完，而且選中行上所有基本存儲電路中的電容C都受到打擾，故是破壞性讀出，為使C在讀出后仍能保持原存儲信息（電荷），刷新放大器又對這些電容進行重寫操作，以補充電荷使之保持原信息不變。所以，讀出過程實際上是讀、回寫過程。回寫也稱為刷新。 這種單管動態(tài)存儲電路的優(yōu)點是結構簡單、集成度高、功耗小。缺點是列線對地

46、間的寄生電容大，噪聲干擾也大，因此，要求C值做得要較大，刷新放大器應有較高的靈敏度和放大倍數(shù)。第44頁，共70頁，2022年，5月20日，16點5分，星期二 DRAM芯片的結構特點。動態(tài)RAM和靜態(tài)RAM一樣，也是由許多基本存儲元電路按行、列排列組成二維存儲矩陣。為了降低芯片的功耗，保證足夠高的集成度，減少芯片對外封裝引腳數(shù)目和便于刷新控制，DRAM芯片都設計成位結構形式，即每個存儲單元都只有一位數(shù)據(jù)位（前面是說有8個位，存儲元存一個位，所以與前面內容矛盾），一個芯片上含有若干字。如4K1位，8K1位，16K1位，64K1位或256K1位等。存儲體的這一結構形式是DRAM芯片的結構特點之一。

47、DRAM存儲體的二維矩陣結構也使得DRAM的地址總線總是分成行地址線和列地址線兩部分，芯片內部設置有行、列地址鎖存器，在對DRAM進行訪問時，總是先由行地址選通信號（CPU產(chǎn)生）把行地址打入內置的行地址鎖存器，隨后再由列地址選通信號把列地址打入內置的列地址鎖存器。而由讀寫控制信號控制數(shù)據(jù)的讀出/寫入。所以，訪問DRAM時，訪問地址要分兩次打入，這也是DRAM芯片的特點之一。行、列地址線的分時工作，使DRAM芯片的對外地址線引腳可大大減少，僅需與行地址線相同即可。（2）動態(tài)RAM的結構第45頁，共70頁，2022年，5月20日，16點5分，星期二 所有的DRAM都是利用電容存儲電荷的原理來保存信

48、息，雖然利用MOS管柵源極間的高阻抗可以使電容上的電荷得以維持，但由于電容總存在泄露現(xiàn)象，時間長了其存儲的電荷會消失，從而使其所存信息自動丟失。所以，必須不斷地每隔一段時間對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后，再重新寫入原電路中，以維持電容上的電荷，進而使所存信息保持不變。因此，必須設置專門的外部控制電路和安排專門的刷新周期來系統(tǒng)地對DRAM進行刷新。 刷新類似于讀操作，但刷新時不發(fā)片選信號或不發(fā)列地址。對DRAM的刷新，是按行進行的，每刷新一次的時間稱為刷新周期。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍所用的時間間隔稱為最大的刷新時間間隔。 刷新和CPU訪問存

49、儲器有時會產(chǎn)生沖突，一般的裁判原則是讀寫請求優(yōu)先于刷新請求，解決沖突的方法通常有三種：異步控制，同步控制和非同步控制，具體由刷新控制器來完成。（3）動態(tài)RAM的刷新第46頁，共70頁，2022年，5月20日，16點5分，星期二只讀存儲器（ROM） 只讀存儲器（ROM）的特點是：其內容是預先寫入的，而且一旦寫入，使用時就只能讀出不能改變，掉電時也不會丟失；ROM器件還具有結構簡單、信息度高、價格低、非易失性和可靠性高等特點。對ROM內容的設定（寫入）稱為編程，根據(jù)編程方式的不同，ROM可分為四類：掩膜ROM（Mask Rom）、可編程ROM（即PROM）、可擦除可編程ROM（EPROM）和電可擦

50、除可編程ROM（EEPROM）。幾種常見的可編程ROM芯片及其性能如表3-3所示。第47頁，共70頁，2022年，5月20日，16點5分，星期二（200300）ns(200300)ns（200250）ns(200300)ns（4050）ns(150200)ns讀取時間2K8 32K88K8 64K84K8 32K8位容量C2861 X28C2562764 275123632 TMM24256型號EEPROMEPROMPROM種類幾種常見的可編程ROM芯片第48頁，共70頁，2022年，5月20日，16點5分，星期二 掩膜型ROM中的信息是由生產(chǎn)廠家根據(jù)用戶要求（給定的程序和數(shù)據(jù)）對芯片圖形掩膜

51、后進行兩次光刻而制成的，所以，生產(chǎn)第一片這樣的ROM是很昂貴的，但復制同樣內容的ROM就很便宜，因而掩膜式ROM用于成批生產(chǎn)的定型產(chǎn)品，如用于存放PC DOS的BIOS、BASIC語言解釋程序，或系統(tǒng)監(jiān)控程序等。2可編程ROM（PROM） 為了方便用戶根據(jù)自己的需要確定ROM的內容，提供了一種可編程ROM（即PROM），它允許用戶編程一次。 PROM中，通常用二極管或雙極型三極管做存儲單元。例如用雙極型三極管作存儲元電路時，在這種存儲單元中，每一位三極管的發(fā)射極上傳接一個可熔金屬絲，出廠時所有管子發(fā)射極上的熔絲是完整的，管子可將位線和字線連通，表示存有信息“0”（即整個芯片未使用前全為“0”）

52、，用戶編程時，根據(jù)程序要求，對需要寫入“1”的位，通以足夠大的脈沖電流，使相應位的熔絲燒斷，該位便存入信息“1”。未被熔斷的位仍為“0”，從而實現(xiàn)了信息的一次性寫入。雖然PROM可由用戶自由編程寫入信息，但由于熔絲一旦編程燒斷，就無法恢復，所以，PROM只允許用戶編程一次，這對需要經(jīng)常修改程序內容的場合是很不方便的。1掩膜型ROM第49頁，共70頁，2022年，5月20日，16點5分，星期二 上述的掩膜型ROM和PROM中的內容一旦寫入，就無法再改變，而EPROM由于是以浮柵型MOS管作存儲單元，它里面存儲的內容可以通過紫外線光的照射而被擦除，而且又可再用電流脈沖對其重新編程寫入程序或數(shù)據(jù)，而

53、且還可進行多次擦除和重寫，故稱為可擦除可編程ROM，因而EPROM得到了廣泛的使用。 一塊EPROM芯片在初始狀態(tài)下，要消除浮柵電荷，即擦除0信息（也即寫入“1”信號），只能利用紫外線照射，即用高能光子將浮柵上電子驅趕，使之獲得能量形成光電源從浮柵流入基片，從而使浮柵恢復初態(tài)。EPROM芯片上方有一個石英窗口，只要將EPROM芯片放入一個靠近紫外線燈管的小盒（叫抹除器）中，一般照射20分鐘，這時再讀出芯片內容就全為“1”，說明EPROM已被擦除。由于每一次紫外線光照射時是通過石英窗口對整個芯片照射，所以，想部分擦除是不行的，一次擦除便將整個芯片擦除干凈，這是EPROM的不足之處。 （1）典型的

54、EPROM芯片實例 EPROM芯片有多種型號，常用的有：2716(2K8位)、2732（4K8位）、2764（8K8位）、27128（16K8位）、27256（32K8位）等。下面以2764（8K8位）芯片為例，說明EPROM的性能和工作方式。 3可擦除可編程ROM（EPROM）第50頁，共70頁，2022年，5月20日，16點5分，星期二 Intel 2764是8K8的EPROM。下圖是2764的引腳和功能框圖。第51頁，共70頁，2022年，5月20日，16點5分，星期二 ：地址線，13位（對應8K存儲單元），輸入，連系統(tǒng)地址總線； ：數(shù)據(jù)線，8位，雙向，編程時作數(shù)據(jù)輸入線，讀出時作數(shù)據(jù)輸

55、出線，連數(shù)據(jù)總線； :片選允許之前（功能同），輸入低電平有效，連地址譯碼器輸出； ：輸出允許，輸入，低電平有效，連讀信號； ：編程脈沖控制端，輸入，連編程控制信號； ：編程電壓輸入端； ：電源電壓，5V。 2764有4種工作方式：讀方式、編程方式、校驗方式和備用方式。第52頁，共70頁，2022年，5月20日，16點5分，星期二高阻狀態(tài)無關無關高5V5V未選中高阻狀態(tài)高無關無關5V5V備用方式數(shù)據(jù)輸出低低低25V5V校驗方式數(shù)據(jù)輸入正脈沖高高25V5V編程方式數(shù)據(jù)輸出低低低5V5V讀方式數(shù)據(jù)端D7D0功能信號端 2764有4種工作方式：讀方式、編程方式、校驗方式和備用方式。第53頁，共70頁，

56、2022年，5月20日，16點5分，星期二 讀方式。這是2764最常使用的方式，在讀方式下，Vcc和Vpp均接5V電壓，接低電平，從地址線A12A0接收CPU送來的所選單元地址，然后使、均為有效（為低電平），于是經(jīng)過一個時間間隔，所選單元的內容即可讀到數(shù)據(jù)總線上。下圖為2764讀方式時的時序圖，由圖可知，芯片允許信號必須在地址穩(wěn)定后有效，以保證正確讀出所選單元數(shù)據(jù)。第54頁，共70頁，2022年，5月20日，16點5分，星期二 備用方式。即2764工作于低功耗方式，該方式與芯片未選中時類似，這時芯片從電源所取的電流從100mA下降到40mA，功耗降為讀方式下的25。只要使端輸入一個TTL高電平

57、信號，即可使2764工作于備用方式，高方式使數(shù)據(jù)輸出呈高阻態(tài)。由于讀方式時和是連在一起的，所以，當某芯片未被選中時，則和處于高電平狀態(tài)，則此芯片就相當于處于備用方式，可大大降低功耗。 編程方式。在這種方式下，只要將Vpp接25V（不同型號芯片所加電壓不同，有的芯片僅須加12.5V電壓，加的不正確會燒壞芯片，應注意器件說明），Vcc 加5V電壓，端和端為高電平，從地址線A12A1端輸入需要編程的單元地址，從數(shù)據(jù)線D7D0上輸入編程數(shù)據(jù)，在端加入編程脈沖，寬度為50ms，幅度為TTL高電平，便可實現(xiàn)編程（寫入）功能。應注意，必須在地址和數(shù)據(jù)穩(wěn)定之后，才能加入編程脈沖。 校驗方式。這種方式總是與編程

58、方式配合使用的，以便在每次寫入1個數(shù)據(jù)字節(jié)后，緊接著將寫入的數(shù)據(jù)讀出，去檢查寫入的信息是否正確。在校驗方式下，Vpp和Vcc與編程方式時的接法一樣，端為低電平，端也是低電平。第55頁，共70頁，2022年，5月20日，16點5分，星期二（2）EPROM編程器 由于對EPROM編程時，每寫入一個字節(jié)都需要加50ms寬的脈沖電流，則編程速度太慢，而且容量越大，也導致編程速度變慢。為此，Intel公司開發(fā)了一種新的編程方法，比標準方法快56倍，按照這一新的編程思路，開發(fā)了多種型號的EPROM編程器，所以，目前對EPROM編程都使用專門的編程器來進行編程。 編程器通常要依靠一臺微機才能工作，編程器通過

59、一個接口卡與微機擴展槽相連，并配有一套編程軟件，控制編程器工作方式和微機與編程器之間的數(shù)據(jù)傳送。編程器上有EPROM芯片插座，一般可對多種型號的EPROM芯片進行編程。 EPROM除了一些常用的芯片如2764、27218、27256、27512等外，還有一些大容量的EPROM，如27C010（128K8）、27C020（256K8）和27C040（512K8）等芯片，適用于工業(yè)控制中固化監(jiān)控程序、用戶應用程序等內容。第56頁，共70頁，2022年，5月20日，16點5分，星期二 4電可擦除可編程ROM（EEPROM） EPROM的優(yōu)點是一塊芯片可以多次反復使用，但是它有兩個明顯的缺點：一是每次

60、編程要從電路中拔下來，先用紫外線抹除器擦除原內容，然后進行編程，這很麻煩。 另外它的擦除是對芯片整體擦除，哪怕只需要改一個字節(jié)，甚至一位，也必須把整個芯片內容都擦除，然后再重新寫入，這是很不方便的。 為了克服EPROM的這兩個缺點，就產(chǎn)生了電可擦除可編程ROMEEPROM。EEPROM是一種在線（或叫在系統(tǒng)，即不用拔下來）可編程只讀存儲器。它能像RAM那樣隨機地進行改寫，又能像ROM那樣在掉電的情況下所存信息不丟失，即EEPROM兼有RAM和ROM的雙重功能特點，因此，使用起來很方便。第57頁，共70頁，2022年，5月20日，16點5分，星期二 3.4.3 CPU與存儲器芯片的連接 對于使用