晶振負載電容外匹配電容計算

1、對應(yīng)MCU口STM32F103XX)、WiFi口AP6212、AP6XXX)或USBHUB(FE1.1S、GL850G)一般需外部提供時鐘信號，需要外掛一顆晶振，,皿晶振負載電容定義晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容，是晶振要正常震蕩所需要的電容。如果從石英晶體插腳兩端向振蕩電路方向看進去的全部有效電容為該振蕩電路加給石英晶體的負載電容。石英晶體的負載電容的定義如下式：其中：為晶體兩個管腳之間的寄生電容（又名晶振靜態(tài)電容或），在晶體的規(guī)格書上可以找到具體值，一般不等。如圖二是某的電氣參數(shù)，其寄生電容典型值是（在表格中采用的是）。ElectricalSpecificat

2、ionsParameterSymbConditionMinTypMaxUnitsFrequencyKangeFq3032,768100KLHzJ-requencyToleranceFtFoAT%寸1020ppmTemperature?ciTi-cientKKEFTO-0.042?？谒萴iingTemperatureToph-ED1(WCStorageTempefutureRn口群Tsro-20十7fJT：ShuntCapacitance(d0_S520MotionalCapacitanceClI24fFLoadCapacitanceCL-612.5Series圖、某晶體的電氣參數(shù)指的是晶體振蕩

3、電路輸入管腳到的總電容，其容值為以下三個部分的和。需加外晶振主芯片管腳芯到的寄生電容晶體震蕩電路走線到到的寄生電容電路上外增加的并聯(lián)到的外匹配電容CD指的是晶體振蕩電路輸入管腳到的總電容。容值為以下三個部分的和。需加外晶振主芯片管腳芯到的寄生電容晶體震蕩電路走線到到的寄生電容，電路上外增加的并聯(lián)到的外匹配電容圖中標示出了，的的組成部分。圖2晶體振蕩電路的概要組成11晶體負載電容和頻偏之間的關(guān)系loadcapacitance）主要影響負載諧振頻率和等效負載諧振電,ic,12.5pF,16pF,20pF,30pF,；,3圖3晶振誤差一負載電容（負載電容）如圖所示，如果晶振兩端的等效電容與晶振標稱的

4、負載電容存在差異時，晶振輸出的諧振頻率將與標稱工作的工作頻率產(chǎn)生一定偏差（又稱之為頻偏），所以合理匹配合適的外加電容使晶振兩端的等效電容等于或接近負載電容顯得十分重要。晶振負載電容外匹配電容C口及圖3晶振誤差一負載電容（負載電容）如圖所示，如果晶振兩端的等效電容與晶振標稱的負載電容存在差異時，晶振輸出的諧振頻率將與標稱工作的工作頻率產(chǎn)生一定偏差（又稱之為頻偏），所以合理匹配合適的外加電容使晶振兩端的等效電容等于或接近負載電容顯得十分重要。晶振負載電容外匹配電容C口及CL2計算400200-300爰裝電容（pF）52RD-.-com假設(shè)我們需要計算的電路參數(shù)如下所述。芯片管腳的輸入電容如圖三所示

5、，;所需要采用的晶體規(guī)格如圖二所示，標稱負載電容，晶體的寄生電容Table25-1InputCapacitanceCN56XXCN5020/CN500FInput(inpF)4,84點圖尚累同我們可以得到下式:12.5p尸主Cq*C12.5p尸主Cq*CCg+0.85QF52RD.con88所以最終的計算結(jié)果如下：的計算過程類似晶體布線時都會要求晶體盡量靠近振蕩電路，所以一般比較小，取號=號=12,5pF0.85pF=52RD.con例外情況：現(xiàn)在有很多芯片內(nèi)部已經(jīng)增加了補償電容（），所以在設(shè)計的時候，只需要選按照芯片推薦的負載電容值的選擇晶體即可，不需要額外再加電容。但是因為實際設(shè)計的寄生電路的不確定性，最好還是預(yù)留的位置。C=C,cypress的帶RTC的nvsram,運的是，cypress4).,.在XOXI,對于CMOSM到數(shù)十M歐之間.很多芯片,.,.晶體旁邊,.,.,經(jīng)形成了，,.PF到數(shù)十PF,.:，.,0.5,:1、使晶口、外部電容器（如果有口與IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對EMC