第十數(shù)模和模數(shù)轉(zhuǎn)換課件

1、 第十章 數(shù)/模和模/數(shù)轉(zhuǎn)換10.1 概述10.2 數(shù)/模（D/A）轉(zhuǎn)換10.3 模數(shù)（A/D）轉(zhuǎn)換10.4 采樣保持電路（略） 第十章 數(shù)/模和模/數(shù)轉(zhuǎn)換10.1 概述10.1 概述一、問題的提出 當計算機用于數(shù)據(jù)采集和過程控制的時候，采集對象往往是連續(xù)變化的物理量（如溫度、壓力、聲波等），但計算機處理的是離散的數(shù)字量，因此需要對連接變化的物理量（模擬量）進行采樣、保持，再把模擬量轉(zhuǎn)換為數(shù)字量交給計算機處理、保存等。計算機輸出的數(shù)字量有時需要轉(zhuǎn)換為模擬量去控制某些執(zhí)行元件（如聲卡播放音樂等）。A/D轉(zhuǎn)換器完成模擬量數(shù)定量的轉(zhuǎn)換，D/A轉(zhuǎn)換器完成數(shù)字量模擬量的轉(zhuǎn)換。 10.1 概述一、問題的提

2、出 二、模擬接口定義：A/D D/A轉(zhuǎn)換器可視作一外部設(shè)備功能： 將微機系統(tǒng)的離散的數(shù)字信號和設(shè)備中連續(xù)變化的模擬量兩者建立適配關(guān)系，使CPU能進行 控制與監(jiān)測。 二、模擬接口三、模擬輸入輸出系統(tǒng)數(shù)字信號模擬信號現(xiàn)場信號1現(xiàn)場信號2現(xiàn)場信號n微型計算機放大器放大器放大器多路開關(guān)低通濾波傳感器低通濾波傳感器低通濾波傳感器A/D轉(zhuǎn)換器采樣保持器數(shù)字信號受控對象控制信號模擬信號D/A轉(zhuǎn)換器放大驅(qū)動電路傳感器將各種現(xiàn)場的物理量測量出來并轉(zhuǎn)換成電信號（模擬電壓或電流） 放大器把傳感器輸出的信號放大到ADC所需的量程范圍低通濾波器用于降低噪聲、濾去高頻干擾，以增加信噪比多路開關(guān)把多個現(xiàn)場信號分時地接通到A

3、/D轉(zhuǎn)換器采樣保持器周期性地采樣連續(xù)信號，并在A/D轉(zhuǎn)換期間保持不變?nèi)?、模擬輸入輸出系統(tǒng)數(shù)字信號模擬信號現(xiàn)場信號1現(xiàn)場信號2現(xiàn)場一、D/A變換器的基本構(gòu)成 模擬開關(guān) 電阻網(wǎng)絡 運算放大器權(quán)電阻網(wǎng)絡R-2R梯形電阻網(wǎng)絡VrefRf 模擬開關(guān)電阻網(wǎng)絡VO數(shù)字量 10.2 數(shù)/模（D/A）轉(zhuǎn)換一、D/A變換器的基本構(gòu)成 權(quán)電阻網(wǎng)絡Vre二、基本變換原理運放的放大倍數(shù)足夠大時，輸出電壓VO與輸入電壓Vin的關(guān)系為：VinRf VOR 二、基本變換原理運放的放大倍數(shù)足夠大時，輸出電壓VO與輸入電若輸入端有n個支路, 則輸出電壓VO與輸入電壓Vi的關(guān)系為：VinRf VOR1Rn若輸入端有n個支路, 則輸

4、出電壓VO與輸入電壓Vi的關(guān)系為：令每個支路的輸入電阻為2iRf , 并令Vin為一基準電壓Vref，則有令每個支路的輸入電阻為2iRf , 并令Vin為一基準電壓V如果每個支路由一個開關(guān)Si控制，Si=1表示Si合上，Si=0表示Si斷開，則上式變換為若Si=1,該項對VO有貢獻；若Si=0,該項對VO無貢獻對應的電路如果每個支路由一個開關(guān)Si控制，Si=1表示Si合上，Si=權(quán)電阻網(wǎng)絡2R4R8R16R32R64R128R256RVrefRf VOS1S2S3S4S5S6S7S8這里，上式中的n=8權(quán)電阻網(wǎng)絡2RVrefRf VOS1這里，上式中的n=8如果用8位二進制代碼來控制圖中的S1

5、S8(Di=1時Si閉合；Di=0時Si斷開)，則不同的二進制代碼就對應不同輸出電壓VO；當代碼在0FFH之間變化時，VO相應地在0-(255/256)Vref之間變化；為控制電阻網(wǎng)絡各支路電阻值的精度，實際的D/A轉(zhuǎn)換器采用R-2R梯形電阻網(wǎng)絡，它只用兩種阻值的電阻(R和2R)。如果用8位二進制代碼來控制圖中的S1S8(Di=1時Si閉R-2R梯形電阻網(wǎng)絡R-2R梯形電阻網(wǎng)絡13T型電阻網(wǎng)絡中，節(jié)點D的右邊為兩個2R的電阻并聯(lián)，它們的等效電阻為R，幾點C右邊也是兩個2R的電阻并聯(lián)，結(jié)果等效電阻也是R ，以此類推，最后，在A點等效于一個數(shù)值為R的電阻連在參考電壓VREF上。這樣各點的電壓分別為

6、:Va= VREF， Vb= VREF /2， Vc= VREF /4， Vd= VREF /8當開關(guān)接通Iout1時，各點的電流為：I0 = Vd/2R ，I1 = Vc/2R ,I2 = Vb/2R, I3 = Va/2R根據(jù)線性電路的疊加原理，輸出電流Iout1就是：Iout1 = I0 + I1 + I2 + I3 = (VREF /2R)*(1/8+1/4+1/2+1)13T型電阻網(wǎng)絡中，節(jié)點D的右邊為兩個2R的電阻并聯(lián)，它們的然后通過運算放大器的反相輸出，得到電壓輸出Vout=- Iout1 Rfb。令Rfb =R，則：Vout = VREF * (20+21+22+23)/24將

7、上述電路推廣到n位轉(zhuǎn)換器，則有：Vout=(20*D0+21*D1+22*D2+2n-1*Dn-1)/2n* VREF其中D0Dn-1 表示相應的二進制位。14然后通過運算放大器的反相輸出，得到電壓輸出Vout=- Io三、主要技術(shù)指標1、分辨率（Resolution） 輸入的二進制數(shù)每1個最低有效位 (LSB)使輸出變化的程度。分辨率的表示有兩種： 最小輸出電壓與最大輸出電壓之比 用輸入端待進行轉(zhuǎn)換的二進制數(shù)的位數(shù)來表示， 位數(shù)越多，分辨率越高。 分辨率的表示式為： 分辨率=Vref/2位數(shù)或 分辨率=（V+ref+V-ref)/2位數(shù) 若Vref=5V，8位的D/A轉(zhuǎn)換器分辨率為5/256

8、=20mV。三、主要技術(shù)指標1、分辨率（Resolution）分辨率舉例一個滿量程為5V的10位D/A變換器，1 LSB的變化將使輸出變化 5/210 = 5/1024 = 0.00488V = 4.88mV（LSB-Least Significant Bit）分辨率舉例一個滿量程為5V的10位D/A變換器，1 LSB2、轉(zhuǎn)換精度（誤差）實際輸出值與理論值之間的最大偏差可用最小量化階來度量： =1/2 LSB也可用滿量程的百分比來度量： 如0.05% FSR(FSR-Full Scale Range)2、轉(zhuǎn)換精度（誤差）實際輸出值與理論值之間的最大偏差3、轉(zhuǎn)換時間從開始轉(zhuǎn)換到與滿量程值相差1/

9、2 LSB所對應的模擬量所需要的時間tV1/2 LSBtCVFULL3、轉(zhuǎn)換時間從開始轉(zhuǎn)換到與滿量程值相差1/2 LSB所對應4、線性度 當數(shù)字量變化時，D/A轉(zhuǎn)換器輸出的模擬量按比例變化的程度。 線性誤差 模擬量輸出值與理想輸出值之間偏離的最大值。4、線性度 DAC（數(shù)字模擬變換集成電路）是系統(tǒng)或設(shè)備中的一個功能器件，當將它接入系統(tǒng)時，不同的應用場合對其輸入輸出有不同的要求， DAC的輸入輸出特性一般考慮以下幾方面：（1）輸入緩沖能力：DAC的輸入緩沖能力是非常重要的，具有緩沖能力（數(shù)據(jù)寄存器）的DAC芯片可直接與CPU或系統(tǒng)總線相連，否則必須添加鎖存器。 二、DAC的輸入輸出特性： DAC

10、（數(shù)字模擬變換集成電路）是系統(tǒng)或設(shè)備中的一個功（2）輸入碼制：DAC輸入有二進制和BCD碼兩種，對于單極性DAC可接收二進制和BCD碼；雙極性DAC接收偏移二進制或補碼。（3）輸出類型：DAC輸出有電流型和電壓型兩種，用戶可根據(jù)需要選擇，也可進行電流電壓轉(zhuǎn)換。（4）輸出極性：DAC有單極性和雙極性兩種，如果要求輸出有正負變化，則必須使用雙極性DAC芯片。（2）輸入碼制：DAC輸入有二進制和BCD碼兩種，對于單極性1、接口的功能（ CPU給DAC送數(shù)據(jù)無須條件查詢） DAC芯片與CPU或系統(tǒng)總線連接時，可從數(shù)據(jù)總線寬度是否與DAC位數(shù)據(jù)匹配、DAC是否具有數(shù)據(jù)寄存器兩個方面來考慮，所以接口的功能

11、主要考慮以下兩點： （1）進行數(shù)據(jù)緩沖與鎖存 （2）需進行兩次數(shù)字量輸入時，可在受控條件下同時進行轉(zhuǎn)換2、接口形式 （1）直通 （2）通過外加三態(tài)門，數(shù)據(jù)鎖存器與CPU相連 （3）通過可編程的I/O接口芯片與CPU相連三、D/A轉(zhuǎn)換器與CPU的接口1、接口的功能（ CPU給DAC送數(shù)據(jù)無須條件查詢）三、D/ 1.DAC0832與CPU的接口 （1）DAC0832的性能參數(shù) DAC0832是一片典型的8位DAC芯片 分辨率：8位 電流型：內(nèi)部有2級緩沖器 轉(zhuǎn)換時間：1mS 功耗：20mW 四、D/A轉(zhuǎn)換器接口的設(shè)計 1.DAC0832與CPU的接口 四、D/A轉(zhuǎn)換 （2）DAC0832引腳和內(nèi)部

12、結(jié)構(gòu)如圖所示。 2019181716151413121112345678910VCCILEWR2XFERDI4DI5DI6DI7IOUT1IOUT2CSWR1AGNDDI3DI2DI1DI0VREFRFBDGND （2）DAC0832引腳和內(nèi)部結(jié)構(gòu)如圖所示。 201DAC0832的內(nèi)部結(jié)構(gòu)LE2LE1RfbAGNDDAC0832VccILEVREF輸入寄存器DGNDDI0DI7D/A轉(zhuǎn)換器DAC寄存器Iout2Iout1CSWR1WR2XFERDAC0832的內(nèi)部結(jié)構(gòu)LE2LE1RfbAGNDDAC082.DAC0832的數(shù)字接口8位數(shù)字輸入端DI0DI7（DI0為最低位）輸入寄存器（第1級鎖

13、存）的控制端ILE、CS*、WR1*DAC寄存器（第2級鎖存）的控制端XFER*、WR2*2.DAC0832的數(shù)字接口8位數(shù)字輸入端直通鎖存器的工作方式兩級緩沖寄存器都是直通鎖存器LE1，直通（輸出等于輸入）LE0，鎖存（輸出保持不變）LE2LE1DAC0832輸入寄存器DI0DI7D/A轉(zhuǎn)換器DAC寄存器Iout1直通鎖存器的工作方式兩級緩沖寄存器都是直通鎖存器LE2LE1DAC0832的工作方式：直通方式LE1LE21輸入的數(shù)字數(shù)據(jù)直接進入D/A轉(zhuǎn)換器LE2LE1DAC0832輸入寄存器DI0DI7D/A轉(zhuǎn)換器DAC寄存器Iout1DAC0832的工作方式：直通方式LE1LE21LE2LD

14、AC0832的工作方式：單緩沖方式LE11，或者LE21兩個寄存器之一始終處于直通狀態(tài)另一個寄存器處于受控狀態(tài)（緩沖狀態(tài)）LE2LE1DAC0832輸入寄存器DI0DI7D/A轉(zhuǎn)換器DAC寄存器Iout1DAC0832的工作方式：單緩沖方式LE11，或者LE2DAC0832的工作方式：雙緩沖方式兩個寄存器都處于受控（緩沖）狀態(tài)能夠?qū)σ粋€數(shù)據(jù)進行D/A轉(zhuǎn)換的同時；輸入另一個數(shù)據(jù)優(yōu)點：數(shù)據(jù)接收與D/A轉(zhuǎn)換可異步進行； 可實現(xiàn)多個DAC同步轉(zhuǎn)換輸出分時寫入、同步轉(zhuǎn)換LE2LE1DAC0832輸入寄存器DI0DI7D/A轉(zhuǎn)換器DAC寄存器Iout1DAC0832的工作方式：雙緩沖方式兩個寄存器都處于受

15、控（緩3. DAC0832的模擬輸出Iout1、Iout2電流輸出端Rfb反饋電阻引出端（電阻在芯片內(nèi)）VREF參考電壓輸入端10V10VAGND模擬信號地VCC電源電壓輸入端5V15VDGND數(shù)字信號地3. DAC0832的模擬輸出Iout1、Iout2電流單極性電壓輸出VoutIout1Rfb（D/28）VREFRfbIout2Iout1Vout+_AGNDADIVREF單極性電壓輸出VoutIout1RfbRfbIout2單極性電壓輸出：例子設(shè) VREF5VDFFH255時，最大輸出電壓：Vmax（255/256）5V4.98VD00H時，最小輸出電壓：Vmin（0/256）5V0VD0

16、1H時，一個最低有效位（LSB）電壓：VLSB（1/256）5V0.02VVout（D/2n）VREF單極性電壓輸出：例子設(shè) VREF5VVout（D/2雙極性電壓輸出：電路R1（R）R3（2R）R2（2R）RfbIout2Iout1AGNDDIVREFVout1+_A1Vout2+_A2I1I2I1I20雙極性電壓輸出：電路R1（R）R3（2R）R2（2R）Rfb雙極性電壓輸出：公式取 R2R32R1得 Vout2（2Vout1VREF）因 Vout1（D/28）VREF故 Vout2（D27）/27）VREF雙極性電壓輸出：公式取 R2R32R1雙極性電壓輸出：例子設(shè) VREF5VDFFH

17、255時，最大輸出電壓：Vmax（255128）/1285V4.96VD00H時，最小輸出電壓：Vmin（0128）/1285V5VD81H129時，一個最低有效位電壓：VLSB（129128/1285V0.04VVout（D27）/27）VREF雙極性電壓輸出：例子設(shè) VREF5VVout（D274. 輸出精度的調(diào)整RfbIout2Iout1Vout+_AGND調(diào)零電位器調(diào)滿刻度電位器電源5VADI10K1M1KVREF4. 輸出精度的調(diào)整RfbIout2Iout1Vout+_A5. 地線的連接DGNDAGND模擬電路數(shù)字電路ADCDAC模擬電路數(shù)字電路模擬地數(shù)字地公共接地點5. 地線的連接

18、DGNDAGND模擬電路數(shù)字電路ADCDAC6.應用舉例 利用DAC可實現(xiàn)任意波形（如鋸齒波、三角波、正弦波等）的輸出，如輸出鋸齒波、三角波的程序段如下： JNZ TN1 MOV AL，0FFHTN2：OUT DX，AL DEC AL TRG：MOV DX，200H MOV AL，0HTN1：OUT DX，AL INC ALJNZ TN2JMP TN1產(chǎn)生0AL全“1”輸出6.應用舉例 JNZ TN1TRG：MOV DX輸出鋸齒波程序段如下：TRG： MOV DX，200H MOV AL，0HTN： OUT DX，AL INC AL JMP TN 輸出鋸齒波程序段如下：7. 12位DAC連接

19、由于微機的I/O指令一次只能輸出8位數(shù)據(jù)，因此對于數(shù)據(jù)寬度大于8位DAC只能分兩次輸入數(shù)據(jù)，為此一般大于8位數(shù)據(jù)寬度的DAC內(nèi)部均設(shè)計有兩級數(shù)據(jù)緩沖，如12位DAC1210內(nèi)部就有兩級數(shù)據(jù)緩沖，內(nèi)部結(jié)構(gòu)如圖所示。7. 12位DAC連接8位輸入鎖存器4位輸入鎖存器12位DAC存儲器12位相乘型D/A轉(zhuǎn)換器LELELELSBMSBDI11 15DI10 16DI9 17DI8 18DI7 19DI6 20DI5 4DI4 5DI3 6DI2 7DI1 8DI0 9BYTE1 23/BYTE2CS 1 WR1 2WR1 21WR2 2210 Vref14 Iout213 Iout111 Rfb24

20、Vcc3 AGND24 DGND DAC1210內(nèi)部結(jié)構(gòu)8位輸入4位輸入12位DAC12位相乘型LELELELSBM在數(shù)據(jù)采集和過程控制中，被采集對象往往是連續(xù)變化的物理量（如溫度、壓力。聲波等），由于計算機只能處理離散的數(shù)字量，需要對連續(xù)變化的物理轉(zhuǎn)換為數(shù)字量,這一操作過程就是A/D轉(zhuǎn)換。AlanogyDATAA/DCPUI/O10.3 模數(shù)（A/D）轉(zhuǎn)換在數(shù)據(jù)采集和過程控制中，被采集對象往往是連續(xù)變化的Alano二、A/D轉(zhuǎn)換的基本原理存在多種A/D轉(zhuǎn)換技術(shù)，各有特點，分別應用于不同的場合4種常用的轉(zhuǎn)換技術(shù)計數(shù)器式逐次逼近式雙積分式并行式二、A/D轉(zhuǎn)換的基本原理存在多種A/D轉(zhuǎn)換技術(shù)，各有

21、特點，分45各種ADC的優(yōu)缺點計數(shù)式ADC：最簡單，但轉(zhuǎn)換速度最慢。 并行轉(zhuǎn)換式ADC：速度最快，但成本最高。 逐次逼近式ADC：轉(zhuǎn)換速度和精度都比較高，且比較簡單，價格低，所以在微型機應用系統(tǒng)中最常用。 雙積分式ADC：轉(zhuǎn)換精度高，抗干擾能力強，但轉(zhuǎn)換速度慢，一般應用在精度高而速度不高的場合，如測量儀表。 45各種ADC的優(yōu)缺點計數(shù)式ADC：最簡單，但轉(zhuǎn)換速度最慢。46工作原理及技術(shù)指標逐次逼近型A/D轉(zhuǎn)換器 結(jié)構(gòu)：由D/A轉(zhuǎn)換器、比較器和逐次逼近寄存器SAR組成。見圖。Vi-+逐次逼近寄存器D/A轉(zhuǎn)換器Vc比較器數(shù)字量輸出控制電路模擬量輸入46工作原理及技術(shù)指標逐次逼近型A/D轉(zhuǎn)換器 Vi

22、-+逐次逼47工作原理 類似天平稱重量時的嘗試法，逐步用砝碼的累積重量去逼近被稱物體。 例如： 用8個砝碼20g，21g，27g，可以稱出1255g之 間的物體?，F(xiàn)有一物體，用砝碼稱出其重量（假定重量為176g）。1）ADC從高到低逐次給SAR的每一位“置1”（即加上不同權(quán)重的砝碼），SAR相當于放法碼的稱盤； 2）每次SAR中的數(shù)據(jù)經(jīng)D/A轉(zhuǎn)換為電壓VC ； 3）VC與輸入電壓Vi比較，若VCVi，保持當前位的1，否則當前位置0； 4）從高到低逐次比較下去，直到SAR的每一位都嘗試完； 5）SAR內(nèi)的數(shù)據(jù)就是與Vi相對應的2進制數(shù)。47工作原理 類似天平稱重量時的嘗試法，逐步用砝碼的累48主

23、要技術(shù)指標精度 量化間隔(分辨率) = Vmax/電平數(shù)(即滿量程值) 例：某8位ADC的滿量程電壓為5V，則其分辨率為 5V/255=19.6mV 量化誤差: 用數(shù)字（離散）量表示連續(xù)量時，由于數(shù)字量字長有限而無法精確地表示連續(xù)量所造成的誤差。(字長越長，精度越高) 絕對量化誤差 = 量化間隔/2 = (滿量程電壓/(2n-1)/2 相對量化誤差 = 1/2 * 1/量化電平數(shù)目 * 100% 例：滿量程電壓=10V，A/D變換器位數(shù)=10位，則 絕對量化誤差 10/211 = 4.88mV 相對量化誤差 1/211 *100% = 0.049%48主要技術(shù)指標精度 三、A/D轉(zhuǎn)換器特性 A

24、/D轉(zhuǎn)換器的功能是把模擬量轉(zhuǎn)換為數(shù)字量，其主要參數(shù)有：（1）分辨率：指A/D轉(zhuǎn)換器可轉(zhuǎn)換成數(shù)字量的最小電壓 ，是反映A/D轉(zhuǎn)換器對最小模擬輸入值的敏感度 所以分辨率一般表示式為： 分辨率=Vref/2位數(shù)（單極性） 或 分辨率=（V+ref-V-ref)/2位數(shù)（雙極性） 分辨率通常是用A/D的位數(shù)來表示，比如 8位、10位、12位等 所以， A/D轉(zhuǎn)換器的輸出數(shù)字量越多。其分辨率越高。 如：8為ADC滿量程為5V,則分辨率為5000mV/256=20mV， 也就是說當模擬電 壓小于20mV，ADC就不能轉(zhuǎn)換了，三、A/D轉(zhuǎn)換器特性（1）分辨率：指A/D轉(zhuǎn)換器可轉(zhuǎn)換成數(shù)字（2）轉(zhuǎn)換時間：指從輸

25、入啟動轉(zhuǎn)換信號到轉(zhuǎn)換結(jié)束，得到穩(wěn)定的數(shù)字量輸出的時間。一般轉(zhuǎn)換速度越快越好（特別是動態(tài)信號采集）。常見有： 超高速（轉(zhuǎn)換時間1ns）、高速（轉(zhuǎn)換時間1s）、 中 速（轉(zhuǎn)換時間1ms） 低速（轉(zhuǎn)換時間1s)等。 如果采集對象是動態(tài)連續(xù)信號，要求f采2 f信，也就是說必須在信號的一個周期內(nèi)采集2個以上的數(shù)據(jù)，才能保證信號形態(tài)被還原（避免出現(xiàn)“假頻”），這就是“最小采樣”原理。若f信=20kHz，則f采 40kHz，其轉(zhuǎn)換時間要求25s.（2）轉(zhuǎn)換時間：指從輸入啟動轉(zhuǎn)換信號到轉(zhuǎn)換結(jié)束，得到穩(wěn)定的數(shù)（4）線性度：當模擬量變化時，A/D轉(zhuǎn)換器輸出的數(shù) 字量按比例變化的程度 （5）量程： 指能夠轉(zhuǎn)換的電壓

26、的范圍：05V，0 10V等 （3）精度：有絕對精度和相對精度 絕對精度 指定應于一個給定的數(shù)字量的實際 模擬量輸入與理論模擬量輸入之差。 相對精度 指在整個轉(zhuǎn)換范圍內(nèi)任一數(shù)字量所 對應的模擬量實際值與理論值之差 通常也用最小有效位的分數(shù)表示。 （4）線性度：當模擬量變化時，A/D轉(zhuǎn)換器輸出的數(shù) 2轉(zhuǎn)換時間 指從啟動轉(zhuǎn)換信號被輸入開始到結(jié)束獲得穩(wěn)定的數(shù)字量輸出量為止所需的時間。 3轉(zhuǎn)換啟動信號（電位啟動和脈沖啟動） 在轉(zhuǎn)換過程中必須保持高/低電平信號一直有效，否則將導致轉(zhuǎn)換出錯。四、 ADC的輸入輸出特性 1.輸出數(shù)據(jù)位數(shù) 8位，10位，12位，16位等 2轉(zhuǎn)換時間四、 ADC的輸入輸出特性4

27、 片上帶有三態(tài)門輸出瑣存器 可直接與CPU的DB相連 片上未帶三態(tài)門輸出瑣存器 與CPU相連需外加瑣存器5 轉(zhuǎn)出數(shù)字量有二進制和BCD碼 ADC的數(shù)字量輸出線位數(shù)越多，說明其分辨率越高。6 模擬信號輸入及通道 模擬信號輸入來自于外部信號輸入對象，有單、多通道 之分。4 片上帶有三態(tài)門輸出瑣存器 可直接與CPU的DB五、A/D轉(zhuǎn)換器與微處理器的接口 1、 接口應具備的功能； A/D轉(zhuǎn)換器的轉(zhuǎn)換是由外部控制，需發(fā)送轉(zhuǎn)換啟動信號 啟動A/D進行A/D轉(zhuǎn)換。 讀取“轉(zhuǎn)換結(jié)束”狀態(tài)信號，用以查詢轉(zhuǎn)換是否結(jié)束若 該狀態(tài)信號有效，可用于產(chǎn)生中斷請求或DMA請求。 對多個模擬量輸入通道進行通道尋址 方法：CP

28、U通過DB送出對應模擬通道的編號，而不是 通過地址總線送出。 發(fā)送采樣/保持信號S/H，以控制采樣/保持器進行 采樣與保持操作（需要時） 。五、A/D轉(zhuǎn)換器與微處理器的接口 發(fā)送采樣/保持信號S/H 2. A/D轉(zhuǎn)換器與CPU接口方式（1）與CPU直接相連：當ADC芯片內(nèi)部帶有數(shù)據(jù)輸出鎖存器和三態(tài)門時（如AD574、ADC0809等），它們的數(shù)據(jù)輸出可直接與CPU或數(shù)據(jù)總線相連。（2）用三態(tài)門與CPU相連：對于內(nèi)部不帶數(shù)據(jù)輸出鎖存器的ADC芯片（如ADC1210、AD570等），需外接三態(tài)鎖存器后才能與CPU或系統(tǒng)總線相連。（3）通過I/O接口芯片與CPU相連：無論ADC內(nèi)部有無數(shù)據(jù)鎖存器，都

29、可使用與CPU配套的并行I/O芯片與ADC相連，這樣可簡化接口電路， 而且可使A/D的時序關(guān)系及電平與CPU保持一致，工作更可靠。 2. A/D轉(zhuǎn)換器與CPU接口方式 如先讀低8位，后讀高4位，則稱為“右對齊” 3. A/D轉(zhuǎn)換器接口電路的設(shè)計實例 注意點： 各ADC的轉(zhuǎn)換啟動、轉(zhuǎn)換結(jié)束命令各不相同， 需具體使用時注意。 進行12位A/D轉(zhuǎn)換時，需分兩次將12位數(shù)據(jù)送CPU的DB7 0。 如先讀高4位，后讀低8位，則稱為“左對齊”， 讀取高4位時是屏蔽字節(jié)中的高4位。后讀先讀ADC低8位高4位屏蔽后讀先讀ADC低8位高4位屏蔽六、典型的D/A轉(zhuǎn)換器芯片ADC0809：8通道（8路）輸入8位字長

30、 逐位逼近型轉(zhuǎn)換時間100s 內(nèi)置三態(tài)輸出緩沖器六、典型的D/A轉(zhuǎn)換器芯片ADC0809：主要引腳功能D7D0：輸出數(shù)據(jù)線（三態(tài)）IN0IN7：8通道（路）模擬輸入ADDA、ADDB、ADDC：通道地址ALE：通道地址鎖存START：啟動轉(zhuǎn)換EOC：轉(zhuǎn)換結(jié)束狀態(tài)輸出OE：輸出允許（打開輸出三態(tài)門）CLK：時鐘輸入（10KHz1.2MHz）主要引腳功能D7D0：輸出數(shù)據(jù)線（三態(tài)）內(nèi)部結(jié)構(gòu)START EOC CLK OED7D0VREF(+) VREF(-)ADDCADDBADDAALEIN0IN7比較器8路模擬開關(guān)逐位逼近寄存器SAR樹狀開關(guān)電阻網(wǎng)絡三態(tài)輸出鎖存器時序與控制地址鎖存及譯碼D/A8

31、個模擬輸入通道8選1內(nèi)部結(jié)構(gòu)START EOC CLK OED7V工作時序工作時序ADC0809的工作過程由時序圖知ADC0809的工作過程如下：送通道地址，以選擇要轉(zhuǎn)換的模擬輸入；鎖存通道地址到內(nèi)部地址鎖存器；啟動A/D變換；判斷轉(zhuǎn)換是否結(jié)束；讀轉(zhuǎn)換結(jié)果ADC0809的工作過程由時序圖知ADC0809的工作過程如ADC0809的應用芯片與系統(tǒng)的連接編寫相應的數(shù)據(jù)采集程序ADC0809的應用芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接模擬輸入端Ini ：單路輸入多路輸入單路輸入時ADDCADDBADDAIN4ADC0809輸入多路輸入時ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸

32、入0輸入1輸入2輸入3輸入4CPU指定通道號+5V芯片與系統(tǒng)的連接模擬輸入端Ini ：單路輸入時ADDCIN4通道地址線ADDA-ADDC的連接多路輸入時，地址線不能接死，要通過一個接口芯片與數(shù)據(jù)總線連接。接口芯片可以選用：簡單接口芯片74LS273，74LS373等（占用一個I/O地址）可編程并行接口8255（占用四個I/O地址）ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸入DB74LS273Q2Q1Q0CP來自I/O譯碼D0-D7ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809DB8255PB2PB1PB0CS#來自I/O譯碼D0-D7A1A0A1A0通道地址線ADDA-ADDC的連接多路輸入時，地址線不能接死數(shù)據(jù)