實(shí)驗(yàn)二 組合邏輯電路實(shí)驗(yàn)(半加器、全加器)優(yōu)秀課件

實(shí)驗(yàn)二組合邏輯電路實(shí)驗(yàn)（半加器、全加器）1實(shí)驗(yàn)?zāi)康?實(shí)驗(yàn)內(nèi)容與步驟2實(shí)驗(yàn)設(shè)備實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的功能測試驗(yàn)證數(shù)字電路實(shí)驗(yàn)箱及示波器的使用方法學(xué)會

二進(jìn)制數(shù)的運(yùn)算規(guī)律

數(shù)字電路實(shí)驗(yàn)箱及示波器的使用方法數(shù)字電路實(shí)驗(yàn)箱及示波器的使用方法數(shù)字電路實(shí)驗(yàn)箱及示波器的使用方法半加器和全加器的邏輯功能

實(shí)驗(yàn)設(shè)備序號名稱型號與規(guī)格數(shù)量1數(shù)字電路實(shí)驗(yàn)箱THD-112二輸入四與非門74LS0033二輸入四異或門74LS8614

二輸入端四或非門

74LS021實(shí)驗(yàn)內(nèi)容與步驟

1.組合邏輯電路功能測試2.用異或門（74LS86）和與非門組成的半加器電路

3.全加器組合電路的邏輯功能測試4.用與非門實(shí)現(xiàn)邏輯函數(shù)

*5.用異或門、或非門、與非門組成的全加器電路的邏輯功能測試（選做）實(shí)驗(yàn)步驟1、檢查芯片完好

每個(gè)小組在數(shù)字電路試驗(yàn)箱上找到本次實(shí)驗(yàn)所需要的芯片，并查看芯片形狀是否完好，芯片管腳有沒有插牢。2、查看數(shù)字電路實(shí)驗(yàn)箱74LS0074LS863、了解芯片芯片管腳示意圖4、實(shí)驗(yàn)內(nèi)容與結(jié)果(一)1.組合邏輯電路功能測試

（選用芯片74LS00）輸入輸出ABCY1Y2000011110011001101010101（1）按上圖接線（注意數(shù)字編號與芯片管腳編號對應(yīng)）（2）寫出Y2的邏輯表達(dá)式并化簡。（3）圖中A、B、C接實(shí)驗(yàn)箱下方的邏輯開關(guān)，Y1，Y2接實(shí)驗(yàn)箱上方的電平顯示發(fā)光管。（4）按表格要求，撥動開關(guān)，改變A、B、C輸入的狀態(tài)，填表寫出Y1，Y2的輸出狀態(tài)。（5）將運(yùn)算結(jié)果與實(shí)驗(yàn)結(jié)果進(jìn)行比較。5、記錄實(shí)驗(yàn)結(jié)果（二）

2.用異或門（74LS86）和與非門（74LS00）組成的半加器電路

輸入輸出ABYZ00110101（1）在數(shù)字電路實(shí)驗(yàn)箱上插入異或門和與非門芯片。輸入端A、B接邏輯開關(guān)，Y，Z接電平顯示發(fā)光管。（2）按表格要求，撥動開關(guān)，改變A、B輸入的狀態(tài)，填表寫出y、z的輸出狀態(tài)，并根據(jù)真值表寫出y、z邏輯表達(dá)式。5、記錄實(shí)驗(yàn)結(jié)果（三）3.全加器組合電路的邏輯功能測試AiBiCi-1YZX1X2X3SiCi0000010100111001011101115、記錄實(shí)驗(yàn)結(jié)果（四）自己設(shè)計(jì)實(shí)現(xiàn)邏輯函數(shù)，給出邏輯電路連接圖，并連接調(diào)試。5、記錄實(shí)驗(yàn)結(jié)果（選做）（1）畫出用異或門、或非門和與非門實(shí)現(xiàn)全加器的邏輯電路圖，寫出邏輯表達(dá)式。（2）找出異或門、或非門和與非門器件，按自己設(shè)計(jì)畫出的電路圖接線，注意：接線時(shí),或非門中不用的輸入端應(yīng)該接地。與非門中不用的輸入端應(yīng)該接VCC。（3）當(dāng)輸入端AiBiCi-1為下列情況時(shí)，測量Si和Ci的邏輯狀態(tài)并填入表格中

輸入輸出AiBiCi-1Si

Ci00000101001110