布爾代數(shù)與邏輯函數(shù)化簡(jiǎn)

第四章組合邏輯電路1數(shù)字電路按功能可分為組合邏輯電路和時(shí)序邏輯電路。組合電路的輸出僅與該時(shí)刻的輸入信號(hào)有關(guān)，與該時(shí)刻以前的狀態(tài)無(wú)關(guān)。其方框圖如下頁(yè)所示：4組合邏輯電路組合電路有兩類(lèi)問(wèn)題：1.給定電路，分析其功能。2.根據(jù)要求，設(shè)計(jì)電路。4.4組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)4.3中規(guī)模集成組合電路4.2組合邏輯電路的設(shè)計(jì)4.1組合邏輯電路的分析4組合邏輯電路4.3.1全加器4.3.2

編碼器與譯碼器4.3.3

數(shù)據(jù)選擇器4.4.1競(jìng)爭(zhēng)現(xiàn)象4.4.4冒險(xiǎn)現(xiàn)象的消除4.4.3冒險(xiǎn)現(xiàn)象的判斷別4.4.2冒險(xiǎn)現(xiàn)象

其分析過(guò)程如下4步：

1由給定邏輯電路，寫(xiě)出輸出函數(shù)的表達(dá)式4.1組合電路的分析2列出真值表3由真值表概括其功能

4對(duì)原電路進(jìn)行改進(jìn)設(shè)計(jì)，尋找出最佳方案（這一步不一定都要進(jìn)行）。例1已知邏輯電路如圖所示分析其功能解:例1已知邏輯電路如圖所示分析其功能1.寫(xiě)出方程2.列真值表3.功能描述4.檢驗(yàn)電路設(shè)計(jì)1.寫(xiě)出方程2.真值表ABCF00000101001110010111011111100001解:例1

已知邏輯電路如圖所示分析其功能3.功能描述由真值表可以看出該電路為三變量多數(shù)表決器4.檢驗(yàn)電路設(shè)計(jì)用卡諾圖化簡(jiǎn)與原電路一致，故無(wú)改進(jìn)必要。解:例3

分析下圖所示電路的邏輯功能寫(xiě)出方程列出真值表例3

分析下圖所示電路的邏輯功能ABCF2F10000000101010010111010001101101101011111真值表功能描述

如分別看F1和F2：F1為奇檢測(cè)電路，即輸入ABC為奇數(shù)個(gè)“1”，輸出為1。F2為三變量多數(shù)表決器。但是應(yīng)將視為一個(gè)整體考慮，此電路為一位二進(jìn)制全加器。所謂全加器就是考慮低位進(jìn)位的加法。功能描述A為被加數(shù)B為加數(shù)

C為低位的進(jìn)位

F1為和數(shù)

F2為向高位進(jìn)位4.2組合邏輯電路設(shè)計(jì)1將文字描述的邏輯命題變換為真值表，這是最重要的一步。3根據(jù)所化簡(jiǎn)的函數(shù)畫(huà)出邏輯圖2根據(jù)所選擇的門(mén)電路進(jìn)行化簡(jiǎn)

其步驟如下3步：例1

設(shè)計(jì)三變量表決器，其中A為否決權(quán)

解:

第1步：文字描述轉(zhuǎn)換為真值表

設(shè)：A、B、C表示參加表決的三變量，F(xiàn)為表決結(jié)果。我們定義A、B、C為“1”表示贊成；“0”表示反對(duì)。F=1表示通過(guò)，F(xiàn)=0表示否決。其真值表為左圖所示ABCF00000101001110010111011100001110解:第2步：選擇電路，化簡(jiǎn)門(mén)電路

ABCF00000010010001101000101111011111例1

設(shè)計(jì)三變量表決器，其中A為否決權(quán)

①選與非門(mén)實(shí)現(xiàn)其化簡(jiǎn)過(guò)程：②選與或非門(mén)實(shí)現(xiàn)其化簡(jiǎn)過(guò)程：解:第1步：列出真值表

B2B1B0G2G1G0000001

010

011

100101110111例2設(shè)計(jì)：將輸入三位二進(jìn)制轉(zhuǎn)換為三位格雷碼000011011110110000011110第2步：函數(shù)化簡(jiǎn)

G2=B2第3步：畫(huà)出邏輯圖解:上述關(guān)系可推廣至n位二進(jìn)制轉(zhuǎn)換為n位格雷碼例2

設(shè)計(jì)：將輸入三位二進(jìn)制轉(zhuǎn)換為三位格雷碼11011011二進(jìn)制雷格碼11011011110100114.3常用中規(guī)模集成組合邏輯部件的原理和應(yīng)用

常用組合邏輯部件品種較多，主要有全加器、譯碼器、多路選擇器、多路分配器、數(shù)據(jù)比較器和奇偶檢驗(yàn)電路等。隨著集成技術(shù)的發(fā)展，在一個(gè)基片上集成的電子元件數(shù)目愈來(lái)愈多。根據(jù)每個(gè)基片上包含電子元器件數(shù)目的不同，集成電路分為小規(guī)模集成電路（SSI，SmallScaleIntegration)、中規(guī)模集成電路（MSI，MediumScaleInegration）、大規(guī)模集成電路（LSI，LargeScaleIntegration）及超大規(guī)模集成電路（VLSI，VeryLargeScaleItergration；SLSI，SuperLargeScaleInetgration）。目前分大、中、小規(guī)模的標(biāo)準(zhǔn)，大致如下表所示：集成電路劃分表

規(guī)模種類(lèi)SSIMSILSIVLSISLSI雙極性數(shù)字電路10門(mén)/片以下10～100個(gè)門(mén)/片100～1000個(gè)門(mén)/片1000～10000個(gè)門(mén)/片10000個(gè)門(mén)/片以上MOS-FET100元件/片下100～1000個(gè)元件/片1000～10000元件/片10000～100000元件/片100000元件/片以上模擬電路50元件/片以下50～100元件/片存儲(chǔ)器256位/片以下

由于MSI、LSI

電路的出現(xiàn),使單個(gè)芯片的功能大大提高。一般地說(shuō)，在SSI中僅僅是器件的集成；在MSI中則是邏輯部件的集成，這類(lèi)器件能完成一定的邏輯功能；而LSI和VLSI、SLSI則是數(shù)字子系統(tǒng)的集成。4.3常用中規(guī)模集成組合邏輯部件的原理和應(yīng)用

MSI、LSI與SSI相比，具有如下優(yōu)點(diǎn)：1體積縮小。如在通信、測(cè)量、控制等設(shè)備中用MSI、LSI代替SSI，可使整機(jī)體積大大縮小。2功耗低，速度提高。由于元器件連線縮短，連線引起的分布電容及電感的影響減小，因而使整個(gè)系統(tǒng)的工作速度提高了。3提高了可靠性。由于系統(tǒng)的焊接點(diǎn)數(shù)，接插件及連線數(shù)大為減少，因此系統(tǒng)有較高的可靠性。4抗干擾能力提高。由于全部電路都封裝在一個(gè)殼內(nèi)外界干擾相對(duì)而言也就不嚴(yán)重了。4.3常用中規(guī)模集成組合邏輯部件的原理和應(yīng)用

MSI和LSI的應(yīng)用,使數(shù)字設(shè)備的設(shè)計(jì)過(guò)程大為簡(jiǎn)化,改變了用SSI進(jìn)行設(shè)計(jì)的傳統(tǒng)方法。在有了系統(tǒng)框圖及邏輯功能描述后,合理地選擇模塊（即選擇適當(dāng)?shù)腗SI和LSI）,再用傳統(tǒng)的方法設(shè)計(jì)其它輔助連接電路?？梢詫?duì)多種方案進(jìn)行比較，最后以使用集成電路塊的總數(shù)最少作為技術(shù)、經(jīng)濟(jì)的最佳指標(biāo)。運(yùn)用MSI和LSI來(lái)設(shè)計(jì)數(shù)字系統(tǒng)，還沒(méi)有一種簡(jiǎn)單的可適用于任何情況的統(tǒng)一規(guī)范可循，故設(shè)計(jì)的方法可以是多種多樣的。設(shè)計(jì)的好壞關(guān)鍵在于對(duì)MSI和LSI功能的了解程度。

不再單純地用SSI電路來(lái)組成復(fù)雜的數(shù)字系統(tǒng)。更多地考慮使用MSI和LSI組成相應(yīng)的數(shù)字系統(tǒng)。這一節(jié)主要介紹常用的組合邏輯部件，它們目前均有MSI產(chǎn)品。通過(guò)本節(jié)的學(xué)習(xí)，應(yīng)當(dāng)對(duì)這一類(lèi)器件性質(zhì)有所了解，并會(huì)正確應(yīng)用它們進(jìn)行數(shù)字電路的設(shè)計(jì)。6充分利用封裝的引線—可增強(qiáng)電路功能及通用性。5向輸入信號(hào)索取電流要小—為此，MSI常常采用輸入緩沖級(jí)；4封裝電路功耗小—便于提高集成度和電路的可靠性；3

具有兼容性—便于不同品種、功能電路混合使用；2能自擴(kuò)展—將多個(gè)功能部件適當(dāng)連接后，可擴(kuò)展成位數(shù)更多的復(fù)雜部件；1具有通用性—一個(gè)功能部件塊可實(shí)現(xiàn)多種功能；設(shè)計(jì)MSI時(shí)應(yīng)考慮如下問(wèn)題4.3常用中規(guī)模集成組合邏輯部件的原理和應(yīng)用重點(diǎn)4.3.1全加器不考慮低位進(jìn)位的加法。A被加數(shù)，B加數(shù)，S和數(shù)C向高位的進(jìn)位，方框圖如圖（a）所示：

半加器1ABCS00000101100111104.3.1全加器考慮低位進(jìn)位的加法。A被加數(shù)，B加數(shù)，Ci-1低位進(jìn)位，S和數(shù)Ci向高位進(jìn)位，方框圖如圖（a）所示：2全加器ABCi-1CiS0000000101010010111010001101101101011111全加器電路如圖(b)所示,或用與或非門(mén)實(shí)現(xiàn)（請(qǐng)參閱教材P77頁(yè)圖4-14）3全加器應(yīng)用舉例①多位二進(jìn)制加法A3A2A1A0B3B2B1B0+c1S0←←c2S1S2c3←←c4S3用四個(gè)一位二進(jìn)制組成其電路如右圖所示：∑COCIA1B1S1C2∑COCIA0B0S0C1C0(C)3全加器應(yīng)用舉例①多位二進(jìn)制加法實(shí)際將上述全加電路集成為74LS583－四位串行進(jìn)位加法器如圖（d）所示：C0－低位進(jìn)位，有時(shí)用CI表示進(jìn)位輸入。C4－向高位進(jìn)位，有時(shí)用CO表示進(jìn)位輸出。設(shè)置它們的目的便于功能擴(kuò)展，如四位全加器擴(kuò)展為八位全加器如圖（e）所示：這種加法進(jìn)位位是串行進(jìn)位，只有低位的進(jìn)位產(chǎn)生后，高位才能產(chǎn)生正確的結(jié)果。故運(yùn)行速度慢。②

完成BCD

的加法例：用四位全加器完成一位8421BCD碼的加法。首先觀查下列數(shù)字的加法：01008421BCD+00118421BCD01118421BCD結(jié)果正確10008421BCD+01108421BCD1110非法碼結(jié)果錯(cuò)誤10008421BCD+10018421BCD10001非法碼錯(cuò)誤由上可看出當(dāng)和數(shù)S≤9，結(jié)果正確；當(dāng)S＞9時(shí)結(jié)果錯(cuò)誤，產(chǎn)生錯(cuò)誤的原因是進(jìn)位制不同。8421BCD的加法是逢十進(jìn)一；而四位二進(jìn)制是逢十六進(jìn)一。當(dāng)和數(shù)≤9，二者均不產(chǎn)生進(jìn)位，結(jié)果正確；而S＞9時(shí)，十進(jìn)制將產(chǎn)生進(jìn)位，而四位二進(jìn)制只有在＞15時(shí)才產(chǎn)生進(jìn)位。②

完成BCD

的加法為此在S＞9時(shí)加上0110進(jìn)行修正即可。如：故8421BCD的加法應(yīng)有如下部分：A：求和電路B：判9電路C：修正電路

S≤9不修正即加

0000

S＞9修正即加

01101110+01101,01008421BCD碼141000101101,01118421BCD碼17②

完成BCD

的加法在S＞9時(shí)，其m10,m11,m12,m13,m14,m15中任一個(gè)為“1”，或者進(jìn)位C4=1。即：具體電路如圖（g）所示：A3A2A1A0A2A1A04×∑C0S3S2S1S0C4A3求和電路圖（g)③實(shí)現(xiàn)二進(jìn)制減法用加法代替減法。在日常生活中的例子是時(shí)鐘的調(diào)整。本應(yīng)該是3點(diǎn)，走快了已到6點(diǎn)，如何從6點(diǎn)調(diào)到3點(diǎn)？可用二種方法。減法：6-3：指針倒撥：63129加法：6+9=15=12+3，12進(jìn)位不計(jì)，指針順撥。這種加法稱(chēng)為加補(bǔ)。9是3的補(bǔ)碼，用-3*表示，補(bǔ)碼=進(jìn)位位-數(shù)的絕對(duì)值，3*=12-3=9即6-3=6+（-3*）=6+9=3

進(jìn)位位自然丟失。12936③實(shí)現(xiàn)二進(jìn)制減法二進(jìn)制的減法也可用加補(bǔ)來(lái)完成。首先介紹二進(jìn)制數(shù)的幾個(gè)概念。第1章所講到的數(shù)沒(méi)提及符號(hào)的問(wèn)題，故是一種無(wú)符號(hào)數(shù)，而實(shí)際中數(shù)是有正數(shù)、負(fù)數(shù)之分，那應(yīng)在數(shù)字設(shè)備中如何表示“+”“-”呢？按習(xí)慣正5用+5表示，二進(jìn)制數(shù)是+101，負(fù)5用-5和-101表示。在數(shù)字設(shè)備+、-號(hào)也要數(shù)值化，一般在數(shù)的前面增加一位為符號(hào)位，“+”用“0”表示，“-”用“1”表示，即：+1010101-1011101將+101，-101稱(chēng)為真值，帶符號(hào)位的數(shù)稱(chēng)為機(jī)器數(shù)。二進(jìn)制的補(bǔ)碼如何求出，其定義是：③實(shí)現(xiàn)二進(jìn)制減法將+101，-101稱(chēng)為真值，帶符號(hào)位的數(shù)稱(chēng)為機(jī)器數(shù)。二進(jìn)制的補(bǔ)碼如何求出，其定義是：即當(dāng)一個(gè)數(shù)是正數(shù)時(shí)，其補(bǔ)碼等于原碼即A*=A，當(dāng)一個(gè)數(shù)是負(fù)數(shù)時(shí)，其補(bǔ)碼等于進(jìn)位制數(shù)（2n）減去︱A︱，即A*=2n-︱A︱如求+6和-6的補(bǔ)碼（以四位表示）+6+1100110補(bǔ)碼0110-6-1101110補(bǔ)碼1000-110=1010求補(bǔ)碼是符號(hào)位不變，其真正的數(shù)是三位，三位二進(jìn)制數(shù)其進(jìn)位制是23=8=1000，故補(bǔ)碼為1000-110=010，然后加符號(hào)位為1010。這樣求補(bǔ)碼也要用減法，加補(bǔ)就失去了意義。通過(guò)總結(jié)求補(bǔ)碼可以這樣完成：原碼取反加1，即：③實(shí)現(xiàn)二進(jìn)制減法

-110001+1010-11100001+10010-01101001+11010原碼變補(bǔ)碼時(shí)符號(hào)位不變，所以通過(guò)邏輯運(yùn)算（取反）和加法就可求出補(bǔ)碼此處需說(shuō)明的是補(bǔ)碼運(yùn)算結(jié)果仍是補(bǔ)碼，要讀出真值應(yīng)再求補(bǔ)一次變成原碼，才能得到正確的真值。例如：0101此數(shù)是正數(shù)，正數(shù)的補(bǔ)碼等于原碼數(shù)真值為+5；1010是負(fù)數(shù)的補(bǔ)碼，如果直接讀，則為-2，其結(jié)果顯然是錯(cuò)誤的，應(yīng)將其1010再變補(bǔ)一次，逐位取反（符號(hào)不變）→1101→原碼為1110，其真值為-6。又如：2–5=-3

2→0010→0010（補(bǔ)碼=原碼）-5→1101取反1010+11011（原碼取反+1=補(bǔ)碼）③實(shí)現(xiàn)二進(jìn)制減法0010+10111101如直接讀出數(shù)為-5，顯然不對(duì)，因?yàn)榻Y(jié)果為補(bǔ)碼，應(yīng)再求補(bǔ)一次，才能得正確的真值即

1101

取反

1010

+11011結(jié)果為-3

兩個(gè)正數(shù)相加得負(fù)數(shù)，結(jié)果顯然是錯(cuò)誤的，其原因是三位數(shù)最大可表示為7，而14已超過(guò)表示的范圍。如何判斷是正常進(jìn)位，還是溢出，通常是通過(guò)最高位和次高位的進(jìn)位位表示。如二個(gè)均有進(jìn)位或均無(wú)進(jìn)位，結(jié)果正確；如只有一個(gè)進(jìn)位則是溢出。通過(guò)下例幾個(gè)算式說(shuō)明：0111+01111110③實(shí)現(xiàn)二進(jìn)制減法（a）兩者均無(wú)進(jìn)位，結(jié)果正確；8+7=15（a）0100001111001118+9=17（b）010001000101001（b）符號(hào)位無(wú)進(jìn)位，數(shù)的最高位產(chǎn)生進(jìn)位，只有一個(gè)有進(jìn)位——溢出9-7=2（c）010010001011001（c）兩者均產(chǎn)生進(jìn)位正確。所以實(shí)際中用異或電路判斷溢出,即Cnj⊕C(n-1)j等于0正確等于1溢出③實(shí)現(xiàn)二進(jìn)制減法當(dāng)完成A+B符號(hào)位為00⊕B=B當(dāng)完成A-B符號(hào)位為1，對(duì)(-B)取補(bǔ)，逐位取反。1⊕B=B再加1完成了二進(jìn)制減法。

用二進(jìn)制代碼表示具有某種特定含義信號(hào)的過(guò)程---編碼；而把一組二進(jìn)制代碼的特定含義譯出的過(guò)程---譯碼。編碼一位二進(jìn)制可表示“0”和“1”兩種狀態(tài),n位二進(jìn)制數(shù)有2n種狀態(tài)，2n種狀態(tài)能表示2n個(gè)數(shù)據(jù)信息。三位二進(jìn)制有八種狀態(tài)，可對(duì)0～7八個(gè)數(shù)進(jìn)行編碼。進(jìn)行編碼設(shè)計(jì)時(shí),首先要人為指定數(shù)(或者信息)與代碼的對(duì)應(yīng)關(guān)系,一般用編碼表或編碼矩陣。4.3.2編碼器與譯碼器例.設(shè)計(jì)一個(gè)三位二進(jìn)制編碼器例.設(shè)計(jì)一個(gè)三位二進(jìn)制編碼器0000NABC11001201030114100501161107111由編碼表可得出A=4+5+6+7B=2+3+6+7C=1+3+5+71234567圖(a)．．．．．．．．．例.設(shè)計(jì)一個(gè)三位二進(jìn)制編碼器≥1≥1≥1．ABC110011例設(shè)計(jì)一優(yōu)先編碼器，輸入ABC分別控制三部電話，優(yōu)先級(jí)別依次為ABC。①列出真值表②寫(xiě)出表達(dá)式③劃出邏輯圖解：①列出真值表000000ABCF3F2F1

001001010010011010100100101100110100111100②寫(xiě)出表達(dá)式F3=AF2=ABF1=ABC③劃出邏輯圖﹠﹠1ABCF3F2F118421BCD碼編器和優(yōu)先編碼器

請(qǐng)參閱教材P8487譯碼器是多輸出函數(shù)，以三變量譯碼器為例(又稱(chēng)為3/8譯碼器)。集成三變量譯碼器常用74LS138。2.

譯碼器00001111111A2A1A0012345670=A2A1A0=m0001101111110101101111101111101111100111101111010111101111001111101111111111101=A2A1A0=m12=A2A1A0=m23=A2A1A0=m34=A2A1A0=m45=A2A1A0=m56=A2A1A0=m67=A2A1A0=m7其邏輯圖如圖所示．．．．．．．．．．．．．．．．．．．．．．．．．111111E1E2E3A0A1A2012345672.譯碼器﹠﹠﹠﹠﹠﹠﹠﹠﹠(b)E1E2E3A0A1A201234567三線至八線譯碼器(c)集成譯碼器有如下幾個(gè)問(wèn)題需要交待∶①為了減輕輸入信號(hào)的負(fù)載，一般采用輸入緩沖級(jí)。不管集成電路內(nèi)部電路如何復(fù)雜，對(duì)信號(hào)而言，只是一個(gè)門(mén)電路。以

A0為例，如果信號(hào)能驅(qū)動(dòng)八個(gè)門(mén)電路，也可驅(qū)動(dòng)八個(gè)集成電路。2.譯碼器．．．．．．．．．．．．．．．．．．．．．．．．．111111E1E2E30123456﹠﹠﹠﹠﹠﹠﹠﹠﹠(b)A0A1A22.譯碼器．．．．．．．．．．．．．．．．．．．．．．．．．11117E1E2E3A1A20123456﹠﹠﹠﹠﹠﹠﹠﹠﹠A0如果不用驅(qū)動(dòng)電路，信號(hào)A0要驅(qū)動(dòng)5個(gè)門(mén)電路，增加了信號(hào)的負(fù)擔(dān)，一般信號(hào)可帶動(dòng)八個(gè)門(mén)。如A0要帶動(dòng)兩個(gè)譯碼器則帶不動(dòng)。給使用者帶來(lái)了極大的不便。1②為了降低功率消耗。譯碼器的輸出常是反碼輸出，即輸出低電平有效。2.譯碼器01234567三線至八線譯碼器E1E2E3A0A1A2③為便于功能擴(kuò)展，增設(shè)了使能端E1E2E3。

當(dāng)E1E2E3=100時(shí)，該譯碼器選中工作，輸出隨地址變量A2A1A0的變化對(duì)應(yīng)輸出為“0”，其余輸出為“1”。當(dāng)E1E2E3等于其它組合時(shí)，該譯碼器不工作，每個(gè)輸出均為“1”。01234567三線至八線譯碼器E1E2E3A0A1A2④譯碼器的每一個(gè)輸出表示最小項(xiàng)的反函數(shù)mi。0=A2A1A0=m01=A2A1A0=m12=A2A1A0=m23=A2A1A0=m34=A2A1A0=m45=A2A1A0=m56=A2A1A0=m67=A2A1A0=m7

2.譯碼器⑤輸出最小項(xiàng)的下標(biāo)是按A2A1A0

的順序。譯碼器的應(yīng)用基于④⑤，譯碼器應(yīng)用很廣泛主要是產(chǎn)生邏輯函數(shù)，和地址譯碼器作為其它集成電路的片選信號(hào)。由于譯碼器提供了最小項(xiàng)的反函數(shù)mi，而邏輯函數(shù)可用最小項(xiàng)表示，所以，譯碼器可用來(lái)產(chǎn)生邏輯函數(shù)。應(yīng)用1邏輯函數(shù)產(chǎn)生電路例1

用譯碼其實(shí)現(xiàn)一位二進(jìn)制的全加器（可用少量的與非）。ABCCiS0000000101010010111010001101101101011111其函數(shù)表達(dá)式為S=m1+m2+m4+m7=m1·m2·m4·m7Ci=m3+m5+m6+m7=m3·m5·m6·m7其邏輯圖如圖（d)所示．ABCA2A1A00123451S﹠﹠Ci6E1E2E3774LS138圖(d)應(yīng)用1邏輯函數(shù)產(chǎn)生電路G2=m4+m5+m6+m7=m4·m5·m6·m7G1=m2+m3+m4+m5=m2·m3·m4·m5G0=m1+m2+m5+m6=m1·m2·m5·m6其函數(shù)表達(dá)式為000001010011100101110111B2B1B0G2G1G0

例2用一片三變量譯碼器74LS138和與非門(mén)實(shí)現(xiàn)將三變量的二進(jìn)制變換為三變量的格雷碼。真值表：000111100000解0

10

00

10

1011

00

11

1例2用一片三變量譯碼器74LS138和與非門(mén)實(shí)現(xiàn)將三變量的二進(jìn)制變換為三變量的格雷碼。解邏輯圖如圖(e)圖(e)．．A2A1A01234567E1E2E31﹠﹠．．﹠B2B1B0G0G1G20例3用一片74LS138和與門(mén)設(shè)計(jì)電路實(shí)現(xiàn)函數(shù)

F(ABC)=∑（0、3、5、6、7）解：F(ABC)=m0+m3+m5+m6+m7=m1+m2+m4=m1·m2·m4,邏輯電路如圖(f)所示ABCA2A1A001234567E1E2E31F﹠圖(f)

作為其它集成電路的片選信號(hào)，在計(jì)算機(jī)應(yīng)用基礎(chǔ)已知CPU采用總線結(jié)構(gòu)，其外部設(shè)備通過(guò)接口電路與總線相連，而CPU每一刻僅與一個(gè)外設(shè)交換信息，故每個(gè)接口電路均有片選端，此時(shí)就需要譯碼器提供這些接口電路的片選信號(hào)，其電路如圖（g)所示。譯碼器應(yīng)用2譯碼器CPUA1A00﹟1﹟2﹟3﹟ABDBCB圖(g)

信號(hào)分配器就是將單路輸入信號(hào)，分配至多路輸出，其功能用圖(h)表示。譯碼器應(yīng)用３——作為信號(hào)分配器D0D1D2D3I圖(h)A1A0

00D0=I01D1=IA1A0

00D0=I10D2=I01D1=IA1A0

00D0=I11D3=I10D2=I01D1=IA1A0

00D0=I譯碼器作為分配器時(shí)，輸入信號(hào)加至使能端，從譯碼器輸出端輸出。A2A1A01234571A2A1A006E1E2E3I

當(dāng)I=0該譯碼器被選中工作，根據(jù)A2A1A0將I=0信號(hào)分配至相應(yīng)端輸出。譯碼器應(yīng)用３——作為信號(hào)分配器A2A1A01234571A2A1A006E1E2E3I如A2A1A0=0113端=0即I=0分配至3端輸出當(dāng)I=1是該譯碼器被禁止，不工作。譯碼器輸出均為“1”。此時(shí)可理解為A2A1A0變化時(shí)，將I=1信號(hào)分配至相應(yīng)端輸出。0010

譯碼器除變量譯碼外，還有一種廣泛應(yīng)用的是數(shù)碼顯示譯碼電路。任何一個(gè)數(shù)字設(shè)備希望相關(guān)信息顯示出來(lái)，數(shù)碼顯示目前用的較多的是半導(dǎo)體發(fā)光二極管(LED)。當(dāng)二極管導(dǎo)通時(shí)，二極管即發(fā)光，其光的強(qiáng)度與流過(guò)的電流有關(guān)。發(fā)光二極管導(dǎo)通時(shí)其管壓降，一般在1.5～3V，達(dá)到可見(jiàn)度光的電流需幾毫安到十幾毫安以上。ID4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路

0123456789101112131415暗abcdefg為顯示數(shù)碼常用發(fā)光二極管組成七段數(shù)碼管。根據(jù)相應(yīng)段亮與滅顯示相應(yīng)的數(shù)字。其關(guān)系如下：4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路

LED數(shù)碼管有兩種結(jié)構(gòu)，共陽(yáng)極與共陰極管。如圖(a)(b)所示。

共陽(yáng)極，對(duì)應(yīng)段加低電平亮。4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路+5Vabcdefgabcdefg共陰極，對(duì)應(yīng)段加高電平亮。數(shù)碼顯示譯碼電路也分為：共陽(yáng)極數(shù)碼顯示譯碼電路。共陰極數(shù)碼顯示譯碼電路。顯示譯碼電路的設(shè)計(jì)思路及過(guò)程介紹，請(qǐng)參見(jiàn)教材P92。

燈測(cè)試信號(hào)LT。BI=1，LT=0時(shí),不管輸入狀態(tài)如何，各段均亮，它主要用于檢測(cè)數(shù)碼管的好壞。

熄滅端BI。當(dāng)BI=0時(shí)，不管其輸入端狀態(tài)如何，數(shù)碼管均不顯示。下面重點(diǎn)介紹顯示譯碼電路的特殊功能端。滅0輸入RBI。當(dāng)BI=1，LT=1，RBI=0時(shí)當(dāng)輸入的十進(jìn)制數(shù)DCBA=0000時(shí)，不顯示“0”各段均滅；當(dāng)輸入DCBA為其它數(shù)時(shí)，顯示對(duì)應(yīng)的數(shù)碼。4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路滅0輸出RBO。當(dāng)本位輸入為0熄滅時(shí)，RBO=0它與下一位RBI相連，通知下位如果為0可滅。時(shí)當(dāng)輸入的十進(jìn)制數(shù)DCBA=0000時(shí)，不顯示“0”各段均滅；當(dāng)輸入DCBA為其它數(shù)時(shí)，顯示對(duì)應(yīng)的數(shù)碼。

滅0輸出RBO。當(dāng)本位輸入為0熄滅時(shí)，RBO=0它與下一位RBI相連，通知下位如果為0可滅。4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路時(shí)當(dāng)輸入的十進(jìn)制數(shù)DCBA=0000時(shí)，不顯示“0”各段均滅；當(dāng)輸入DCBA為其它數(shù)時(shí)，顯示對(duì)應(yīng)的數(shù)碼。

滅0輸出RBO。當(dāng)本位輸入為0熄滅時(shí)，RBO=0它與下一位RBI相連，通知下位如果為0可滅。

RBI和RBO主要用于滅無(wú)效“0”，如果0093．2300，前后二個(gè)“0”均無(wú)效，使用RBI,RBO后則顯示93．23。4.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO·114.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO·114.3.2編碼器與譯碼器

——數(shù)碼顯示譯碼電路4.3.3數(shù)據(jù)選擇器

數(shù)據(jù)選擇器是從多路輸入中選擇一路輸出。以四選一為例，從四路輸入中任選一路輸出，選擇哪一路由地址變量A1A0確定。4.3.3數(shù)據(jù)選擇器4.3.3數(shù)據(jù)選擇器D0D1

D2

D3

A1A0F00D0FA1A0F01D100D0A1A0F01D110D200D0A1A0F01D110D211D300D0F=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0

D1D2

D3

E°

四選一F4.3.3數(shù)據(jù)選擇器

1

ED0

D1

D2

D3

F1&

≥

1

F–?

?

?

?

?

?

°

°°?

?

A1A1A0AD4.3.3數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器有雙四選一——74LS153

四二選一——74LS157

八選一——74LS151

十六選一——74LS150實(shí)際應(yīng)用中經(jīng)常采用級(jí)聯(lián)的方法來(lái)擴(kuò)展輸入端。常用的方法有：1.利用使能端進(jìn)行擴(kuò)展例:將四選一擴(kuò)大為八選一和十六選一,其電路如圖(a)為八選一?！?°1A1

A0

°°ED0

D1

D2

D3A1A0ED3D2D1D0F1

F2

FD3D2D1D0D4

D5

D6

D7

≥14.3.3數(shù)據(jù)選擇器A2﹙a﹚

圖

四選一四選一ⅠⅡA1A04.3.3數(shù)據(jù)選擇器°1

A2A1A0F

000D0

001D1

010D2

011D3

Ⅰ

100D4

A2A1A0F101D5

110D6

111

Ⅱ

ⅠⅡ

A2=1

A2=0

選中

禁止

禁止

選中

D7

4.3.3數(shù)據(jù)選擇器°4.3.3數(shù)據(jù)選擇器°

°°°°°°D0D1D2D3

D4D5D6D7

D8D9D10D11

D12D13D14D15

D0D1D2D3A1

A2

二變量譯碼器

A0

A3ⅠⅡⅢⅣ≥1

F

A0

A0

A0

A1A1A1（b)圖D0D1D2D3D0D1D2D3D0D1D2D3E

EEE四選一擴(kuò)展為十六選一

如圖（b)所示4.3.3數(shù)據(jù)選擇器

Ⅰ被選中，其余禁止

0100D40101D50110D60111D7Ⅱ被選中，其余禁止A3A2A1A0F0000

D00001

D10010D20011

D3其選擇關(guān)系如下

1100D121101D131110D141111D15A3A2A1A0F1000

D81001

D91010D101011

D11Ⅲ被選中，其余禁止Ⅳ被選中，其余禁止4.3.3數(shù)據(jù)選擇器2.不用使能端采用二級(jí)擴(kuò)展法

電路如圖(C)四選一擴(kuò)展為八選一；圖(d)四選一擴(kuò)展為十六選一。D3D2D1D0D3D2D1D0D0D2D3D4D5D6D7F1

F0

FA0

A1

A1A0A2

ⅠⅡⅢD0D1D1（C）圖

(d)

四

選

一

擴(kuò)

展

為

十

六

選

一D14

D15

D11

D10

D9

D8

D6

D5

D4

D3

D2

D1

D0

D1D0D1D2D3D3D3D3D2D2D2D1D1D1D0D0D0ⅠⅡⅢF0F1F2

F3

F

A1A0D3D2D0A3

A0

A1

（d）

A1A1A1A0A0A0ⅣD13D12A2D7

A2=0選中Ⅰ即F=F0

輸出D0～

A2=1選中Ⅱ即F=F1

輸出D4～D7

四選一擴(kuò)展八選一

A3A2=01選中ⅡF=F1

輸出D4～D7

A3A2=00選中ⅠF=F0

輸出D0～D3

A3A2=11選中ⅣF=F3

輸出D12～D15

A3A2=10選中ⅢF=F2

輸出D8～D11

四選一擴(kuò)展十六選一

4.3.3數(shù)據(jù)選擇器D3A1

A0

A0

A1D0

D1

D1

D3

D3

D0

D2

D2

數(shù)

據(jù)

選

擇

器

數(shù)

據(jù)

分

配

器

同步

4.3.3數(shù)據(jù)選擇器這樣節(jié)省設(shè)備。如數(shù)字通信上常采用此種送方式。

1.與數(shù)據(jù)分配器組成時(shí)分傳輸系統(tǒng)A1A000D0D04.3.3數(shù)據(jù)選擇器01D1D110D2D211D3D3這樣可將并行數(shù)據(jù)變?yōu)榇羞M(jìn)行傳送，接收時(shí)將串行轉(zhuǎn)變?yōu)椴⑿小Ｒ虼?，?jié)省設(shè)備。數(shù)字通信常采用此種傳送方法。2.邏輯函數(shù)產(chǎn)生電路數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)的基礎(chǔ)，就是其方程

F=A1A0D0+A1A0D1+A1A0D2+A1A0D3

當(dāng)?shù)刂纷兞繛檫壿嬜兞繒r(shí)則:

F=m0D0+m1D1+m2D2+m3D3=

n-1

=0

∑miDii4.3.3數(shù)據(jù)選擇器如果地址變量數(shù)與邏輯變量數(shù)相等，用數(shù)據(jù)選擇器實(shí)現(xiàn)時(shí)十分簡(jiǎn)單。令邏輯變量為地址變量，函數(shù)中含有的項(xiàng)，對(duì)應(yīng)數(shù)據(jù)輸入端Di=1;函數(shù)中沒(méi)有的項(xiàng)對(duì)應(yīng)Di=0。例1用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)異或函數(shù)F=解：四選一數(shù)據(jù)選擇器地址為二個(gè)A1A0，而函數(shù)是二變量。故令A(yù)1A0=AB,則數(shù)據(jù)選擇器的方程式為而F=為了使Fˊ=F只需令D0=0,D1=1，D2=1,D3=0,即可

D0

D1

D2

D3

E

FAB“1”

A1A0·例2用八選一實(shí)現(xiàn)三變量的偶檢測(cè)電路解：

真值表如下：

ABCF00010010010001111000101111011110F=ABC+ABC+ABC+ABC

––––––八選一的方程為

F=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7––––––––––––′

令A(yù)2A1A0=ABC為使F=F

則只需令D0=D3=D5=D6=1

D1=D2=D4=D7=0即可

′其電路如圖（e）所示D0

（e）

D0D1D2D3D4D5D6D7EA1A2A0

1八選一ABC

F

·E4.3.3數(shù)據(jù)選擇器如果用四選一實(shí)現(xiàn)，此類(lèi)問(wèn)題，是邏輯變量數(shù)大于數(shù)據(jù)選擇器的地址數(shù)。此類(lèi)問(wèn)題比前類(lèi)問(wèn)題復(fù)雜一些，具體做法是：從m個(gè)邏輯變量中選取n個(gè)變量為地址，余下m-n個(gè)變量反映在數(shù)據(jù)輸入端Di上，Di的確定方法可用代數(shù)法，也可以用卡諾圖法。代數(shù)法選AB為地址，方程按所選地址重寫(xiě)如下：四選一方程為：

為使Fˊ=F則令

F=ABC+ABC+ABC+ABC–

–

–

–

–

–

F=AB(C)+AB(C)+AB(C)+AB(C)–

–

–

–

–

–

F=AB(D0)+AB(D1)+

AB(D2)

+AB(D3)

–

–

–

–

′

D0=CD1=D2=CD3=C

ED3D2D1D0AA1

A0

四選一CBF

°

1四

D0=AD1=D2=AD3=A

如選BC為地址，方程為:

F=BC(A)+BC(A)+BC(A)+BC(A)––––––F=ABC+ABC+ABC+ABC為使F=F則令

′′

ED3D2D1D01B

C

A0

A1

F

四選一

A

而F=BCD0+BCD1+BCD2+BCD3

′也可選AC為地址，方程為:而為使F=F則令

′′

ED3D2D1D01A

C

A0

A1

F

四選一

B4.3.3數(shù)據(jù)選擇器

首先在卡諾圖上圈出地址變量的控制范圍，在此范圍內(nèi)，確定相應(yīng)數(shù)據(jù)輸入端Di,具體過(guò)程如下：上述確定Di過(guò)程也可通過(guò)卡諾圖確定選AB為地址

4.3.3數(shù)據(jù)選擇器首先在卡諾圖上圈出地址變量的控制范圍，在此范圍內(nèi)，確定相應(yīng)數(shù)據(jù)輸入端Di

,具體過(guò)程如下：選AB為地址

1

1

1

1

C

AB

0

1

00

01

11

10

D0D1D3D2C

C

C

C

1

1

1

1

AB

C0

1

00

01

11

10

D0=A

D2=A

D3=A

D1=A選BC為地址

選AC為地址

AB

C1

1

1

1

0

1

00

01

11

10

D0=B

D1=B

D2=B

D3=B

3.產(chǎn)生序列信號(hào)4.3.3數(shù)據(jù)選擇器例

運(yùn)用數(shù)據(jù)選擇器產(chǎn)生01101001序列。解

利用一片八選一數(shù)據(jù)選擇器，只需D0=D3=D5=D6=0，D1=D2=D4=D7=1其地址ABC按圖(b)所示規(guī)律變化，即可產(chǎn)生01101001序列，如圖所示。A

BC

A2

A1

A0

D0

D1

D2D3

D4D5

D6D7

“0”

“1”

EF(a)

CBAF

1111111111111111111111110

00000000000000000000000000(b)

04.3.4數(shù)字比較器對(duì)二個(gè)位數(shù)相同的二制進(jìn)行比較，并判斷器大小和相等的邏輯電路稱(chēng)為數(shù)字比較器。1.一位數(shù)字比較器真值表ABFA＞BFA＜BFA=B

000010101010100

11001

FA＜B=AB

FA=B=AB+AB=AB

=AB=AB+AB

⊙+

其電路如圖ABFA＜B

﹠﹠FA=B

FA＞B≥1114.3.4數(shù)字比較器

以四位數(shù)字比較器74LS85其功能表如下所示，此表是從高位進(jìn)行比較。高位即能決定二數(shù)的大?。恢挥懈呶幌嗟葧r(shí)才比較低位。各位相等時(shí)該兩數(shù)才相等。為了便于功能擴(kuò)展設(shè)定了A＞B、A＜B、A=B的級(jí)聯(lián)輸入。其邏輯圖如圖所示。A=BA＞BA＜BA3

A2

A1

B1

B2

B3

B0

A0

74LS852.集成數(shù)字比較器FA=B

FA＞BFA＜B

╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳A=B

A3B3

A2B2

A1B1

A0B0

A3=B3

A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A1=B1

A1=B1A1=B1A1=B1A1=B1A0=B0A0=B0A0=B01

11111111111110000000000000000000000000000比較輸入級(jí)聯(lián)輸入輸出A＞BA＜BFA＞B

FA＜B

FA=B

A3＞B3

A3＜B3

A2＜B2

A2＞B2

A1＞B1

A1＜B1

A0＜B0

A0＞B0

表174LS85比較器功能表4.3.4數(shù)字比較器將兩片74LS85可擴(kuò)展為八位二進(jìn)制數(shù)的比較器

A=BA＞BA＜BFA=B

FA＜BFA＞BA3

A2

A1

A0

B3

B2

B1

B0“1”

也可將四位比較器擴(kuò)展為十六為比較器，其聯(lián)接圖請(qǐng)參閱p104圖4-64。A＞BA＜BFA＞BFA＜BFA=BB7

B6

B5

B4

A7

A6

A5

A4

A=B3.集成比較器功能的擴(kuò)展組合邏輯電路中實(shí)際應(yīng)用中存在不容忽視的重要問(wèn)題,競(jìng)爭(zhēng)冒險(xiǎn)。4.3.4數(shù)字比較器集成比較器不僅能對(duì)兩個(gè)N位二進(jìn)制數(shù)進(jìn)行比較，而且還能對(duì)多個(gè)N位二禁止數(shù)進(jìn)行比較。例如，可以利用3片四位比較器及2片四位二選一數(shù)據(jù)選擇器結(jié)成4個(gè)四位二進(jìn)制比較器。4.4.1競(jìng)爭(zhēng)現(xiàn)象前面在分析和設(shè)計(jì)組合邏輯電路時(shí)，討論的只是輸入和輸出的靜態(tài)關(guān)系，而沒(méi)有涉及邏輯電路從一個(gè)穩(wěn)態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)態(tài)之間的過(guò)渡過(guò)程，即沒(méi)有考慮到門(mén)電路的延遲時(shí)間對(duì)電路產(chǎn)生的影響。實(shí)際上，任何一個(gè)門(mén)電路都具有一定的傳輸延遲時(shí)間tpd，即當(dāng)輸入信號(hào)發(fā)生突變時(shí)，輸出信號(hào)不可能跟著突變，而要滯后一段時(shí)間變化。由于各個(gè)門(mén)的傳輸時(shí)間差異，或者輸入信號(hào)通過(guò)的路經(jīng)（即門(mén)的級(jí)數(shù)）不同造成的傳輸時(shí)間差異會(huì)使一個(gè)或幾個(gè)輸入信號(hào)經(jīng)不同的路徑到達(dá)同一點(diǎn)的競(jìng)爭(zhēng)。如圖(a)所示，變量A有兩條路徑：一條通過(guò)門(mén)1、門(mén)2到達(dá)門(mén)4；另一條通過(guò)3到達(dá)4。故變量A具有競(jìng)爭(zhēng)能力，而B(niǎo)、C僅有一條路徑到達(dá)4，稱(chēng)為無(wú)競(jìng)爭(zhēng)能力的變量。由于集成電門(mén)電路離散性較大，因此延遲時(shí)間也不同。哪條路徑上的總延大，由實(shí)際測(cè)量而定，因此競(jìng)爭(zhēng)的結(jié)果是隨機(jī)的。下面為了分析問(wèn)題方便我們假定每個(gè)門(mén)的延時(shí)均相同。

BA1C﹠﹠﹠234F圖（a)競(jìng)爭(zhēng)示意圖大多數(shù)組合邏輯電路均存在競(jìng)爭(zhēng)，有的競(jìng)爭(zhēng)不會(huì)帶來(lái)不良影響，有的競(jìng)爭(zhēng)卻會(huì)導(dǎo)致邏輯錯(cuò)誤。

競(jìng)爭(zhēng)則發(fā)生在從一種靜態(tài)變到另一種穩(wěn)態(tài)的過(guò)程中。因此，競(jìng)爭(zhēng)是動(dòng)態(tài)問(wèn)題，它發(fā)生在輸入變化時(shí)。當(dāng)某個(gè)變量發(fā)生變化時(shí)，如果真值表所描述的關(guān)系受到短暫的破壞并在輸出端出現(xiàn)不應(yīng)有的尖脈沖，則稱(chēng)這種現(xiàn)象為冒險(xiǎn)現(xiàn)象。當(dāng)暫態(tài)結(jié)束后，真值表的邏輯關(guān)系又得到滿足。而尖脈沖對(duì)有的系統(tǒng)（如時(shí)序系統(tǒng)的觸