模塊八時(shí)序邏輯電路分析與測(cè)試

模塊八時(shí)序邏輯電路分析與測(cè)試8.1觸發(fā)器的認(rèn)識(shí)及功能測(cè)試8.2寄存器及計(jì)數(shù)器電路特點(diǎn)及測(cè)試8.3常用中規(guī)模時(shí)序邏輯電路功能及應(yīng)用知識(shí)與技能要點(diǎn)

時(shí)序邏輯電路與組合邏輯電路的差別；基本觸發(fā)器的電路組成和工作原理，基本的RS觸發(fā)器、鐘控RS觸發(fā)器、D和JK等觸發(fā)器的邏輯功能；觸發(fā)器的記憶作用，各種觸發(fā)器功能的幾種描述方法。8.1觸發(fā)器的認(rèn)識(shí)及功能測(cè)試8.1.1基本RS觸發(fā)器的認(rèn)識(shí)及功能測(cè)試

觀察右圖數(shù)字式秒表，當(dāng)啟動(dòng)按鈕按下時(shí)開始計(jì)時(shí)，停止按鈕按下時(shí)停止計(jì)時(shí)，但應(yīng)停留在當(dāng)前計(jì)時(shí)狀態(tài)，啟動(dòng)按鈕再次按下時(shí)可在原來的時(shí)間上累計(jì)計(jì)時(shí)。顯然，計(jì)時(shí)的狀態(tài)與電路原來的狀態(tài)有關(guān)，這就需要含有記憶功能的存儲(chǔ)元件——觸發(fā)器，在數(shù)字式秒表中啟動(dòng)和計(jì)時(shí)按鈕使用的是基本RS觸發(fā)器。1．時(shí)序邏輯電路基本概念

（1）時(shí)序邏輯電路與組合邏輯電路的區(qū)別

組合邏輯電路在任一時(shí)刻的輸出信號(hào)僅僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)；而時(shí)序邏輯電路在任一時(shí)刻的輸出信號(hào)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路原來的狀態(tài)有關(guān)。

從結(jié)構(gòu)上看，組合邏輯電路僅由若干邏輯門組成，沒有存儲(chǔ)電路，因而無記憶能力；而時(shí)序邏輯電路除包含組合電路外，還含有存儲(chǔ)電路，因而有記憶功能。

（2）組合邏輯電路的基本單元是門電路；時(shí)序邏輯電路的基本單元是觸發(fā)器。

觸發(fā)器是能夠存儲(chǔ)一位二值信號(hào)的基本單元電路，因此我們說觸發(fā)器具有記憶功能，它必須具備以下幾個(gè)基本特點(diǎn)：

①具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1，或二進(jìn)制數(shù)的0和1； ②根據(jù)不同的輸入信號(hào)可以置成1或0狀態(tài)； ③在輸入信號(hào)消失以后，能將獲得的新狀態(tài)保存下來。1．時(shí)序邏輯電路基本概念

(3)觸發(fā)器的分類方式

①按電路結(jié)構(gòu)可分為：基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器（包括維持阻塞觸發(fā)器）等，不同電路結(jié)構(gòu)的觸發(fā)器有不同的動(dòng)作特點(diǎn)。

②從邏輯功能不同分：RS觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器、D觸發(fā)器等幾種類型。

由于觸發(fā)器具有記憶功能，即觸發(fā)器的狀態(tài)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路原來的狀態(tài)有關(guān)，通常我們采用四種方式來描述其功能：①狀態(tài)轉(zhuǎn)移真值表(狀態(tài)表)；②特征方程(狀態(tài)方程)；③狀態(tài)轉(zhuǎn)移圖(狀態(tài)圖)與激勵(lì)表；④波形圖（時(shí)序圖）。

(4)觸發(fā)器的功能描述方法1．時(shí)序邏輯電路基本概念2．基本RS觸發(fā)器

(1)電路結(jié)構(gòu)與工作原理

如上左圖，基本RS觸發(fā)器是由兩個(gè)與非門，按正反饋方式閉合而成，也可以用兩個(gè)或非門按正反饋方式閉合而成，右圖是其邏輯符號(hào)，其中R、S輸入端加上小圓圈表示低電平有效。2．基本RS觸發(fā)器

(1)電路結(jié)構(gòu)與工作原理&QRSQ門1&門2正常情況下，兩個(gè)輸出端子應(yīng)保持互非狀態(tài)。一對(duì)互非的輸入端子字母上面橫杠表示低電平有效觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)：輸出端Q=1時(shí)，觸發(fā)器為1態(tài)；輸出端Q=0時(shí)，觸發(fā)器處0態(tài)。&QRSQ門1&門2正常情況下，兩個(gè)輸出端子應(yīng)保持互非狀態(tài)。一對(duì)互非的輸入端子字母上面橫杠表示低電平有效觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)：輸出端Q=1時(shí)，觸發(fā)器為1態(tài)；輸出端Q=0時(shí)，觸發(fā)器處0態(tài)。(1)電路結(jié)構(gòu)與工作原理&QRSQ門1&門20次態(tài)Qn+1=0,Qn+1=111110觸發(fā)器現(xiàn)態(tài)Qn=1，R=0,S=1有0出1全1出00觸發(fā)器現(xiàn)態(tài)Qn=0，R=0,S=1次態(tài)Qn+1=0,Qn+1=1觸發(fā)器狀態(tài)由1變?yōu)?，置0功能！觸發(fā)器狀態(tài)不變，仍為置0功能！1歸納：基本的RS觸發(fā)器的兩個(gè)與非門通過反饋線交叉組合在一起。只要兩個(gè)輸入端狀態(tài)不同且輸入端R=0，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為0，因此通常把R稱作清零端。(1)電路結(jié)構(gòu)與工作原理&QRSQ門1&門21次態(tài)Qn+1=1,Qn+1=000011觸發(fā)器現(xiàn)態(tài)Qn=0，R=1,S=0有0出1全1出01觸發(fā)器現(xiàn)態(tài)Qn=1，R=1,S=0次態(tài)Qn+1=1,Qn+1=0觸發(fā)器狀態(tài)由0變?yōu)?，置1功能！觸發(fā)器狀態(tài)不變，仍為置1功能！2歸納：只要基本RS觸發(fā)器的兩個(gè)輸入端狀態(tài)不同且輸入端S=0處低電平有效態(tài)，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為1，因此通常把S稱作置1端。(1)電路結(jié)構(gòu)與工作原理&QRSQ門1&門21次態(tài)Qn+1=0,Qn+1=110100觸發(fā)器現(xiàn)態(tài)Qn=0，R=1,S=1全1出0有0出11觸發(fā)器現(xiàn)態(tài)Qn=1，R=1,S=1次態(tài)Qn+1=1,Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！3歸納：當(dāng)基本RS觸發(fā)器的兩輸入端狀態(tài)相同均為1時(shí)，都處無效狀態(tài)。輸出不會(huì)發(fā)生改變，繼續(xù)保持原來的狀態(tài)。因此在兩個(gè)輸入端同時(shí)為高電平時(shí)觸發(fā)器起保持功能。111全1出000有0出1(1)電路結(jié)構(gòu)與工作原理&QRSQ門1&門20次態(tài)Qn+1=1,Qn+1=10011觸發(fā)器現(xiàn)態(tài)Qn=0，R=0,S=0有0出1觸發(fā)器的兩個(gè)互非輸出端出現(xiàn)相同的邏輯混亂情況，顯然這是觸發(fā)器正常工作條件下不允許發(fā)生的，因此必須加以防范。4歸納：當(dāng)基本RS觸發(fā)器的兩輸入狀態(tài)相同均為0時(shí)，都處有效狀態(tài)，此時(shí)互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時(shí)為0的狀態(tài)稱為禁止態(tài)，電路正常工作時(shí)不允許此情況發(fā)生。有0出1(1)電路結(jié)構(gòu)與工作原理（2）基本RS觸發(fā)器的功能描述觸發(fā)器的邏輯功能通?？捎脿顟B(tài)轉(zhuǎn)移真值表、特征方程狀態(tài)轉(zhuǎn)移圖(狀態(tài)圖)、狀態(tài)圖、和波形圖進(jìn)行描述。①狀態(tài)轉(zhuǎn)移真值表(狀態(tài)表)

將觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Qn、輸入信號(hào)之間的邏輯關(guān)系用表格形式表示出來，這種表格就稱為狀態(tài)轉(zhuǎn)移真值表，簡稱狀態(tài)表。根據(jù)基本RS觸發(fā)器的工作原理，其狀態(tài)轉(zhuǎn)移真值表如表所示。它們與組合電路的真值表相似，不同的是觸發(fā)器的次態(tài)Qn+1不僅與輸入信號(hào)有關(guān)，還與它的現(xiàn)態(tài)Qn有關(guān)，這正體現(xiàn)了時(shí)序電路的特點(diǎn)。Qn+1000禁止態(tài)001禁止態(tài)0100“置0”0110“置0”1001“置1”1011“置1”1100

保持1111

保持

②特征方程(狀態(tài)方程)S+R=1(約束條件)

由于基本RS觸發(fā)器不允許輸入同時(shí)為低電平，所以加一約束條件。Qn+1=S+R?

Qn

描述觸發(fā)器邏輯功能的函數(shù)表達(dá)式稱為特征方程或狀態(tài)方程。對(duì)真表次態(tài)表達(dá)式進(jìn)行化簡，可以求得基本RS觸發(fā)器的特征方程為：（2）基本RS觸發(fā)器的功能描述

③狀態(tài)轉(zhuǎn)移圖(狀態(tài)圖)

狀態(tài)轉(zhuǎn)移圖是用圖形方式來描述觸發(fā)器的狀態(tài)轉(zhuǎn)移關(guān)系和轉(zhuǎn)換條件的圖形。下圖為基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)移圖。圖中兩個(gè)圓圈分別表示觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)，箭頭表示在輸入信號(hào)作用下狀態(tài)轉(zhuǎn)移的方向，箭頭旁的標(biāo)注表示轉(zhuǎn)移條件。01觸發(fā)器的“0”態(tài)觸發(fā)器的“1”態(tài)

狀態(tài)圖可直觀反映出觸發(fā)器狀態(tài)轉(zhuǎn)換條件與狀態(tài)轉(zhuǎn)換結(jié)果之間的關(guān)系，是時(shí)序邏輯電路分析中的重要工具之一。（2）基本RS觸發(fā)器的功能描述④波形圖

工作波形圖又稱時(shí)序波形圖或時(shí)序圖，它反映了觸發(fā)器的輸出狀態(tài)隨時(shí)間和輸入信號(hào)變化的規(guī)律，是實(shí)驗(yàn)中可觀察到的波形。置0置1置1禁止保持置1置1QQ不定（2）基本RS觸發(fā)器的功能描述（3）常用的集成RS觸發(fā)器芯片在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。常用的集成RS觸發(fā)器芯片有74LS279和CC4044等。下圖為其管腳排列圖： 由于基本RS觸發(fā)器是直接由輸入端數(shù)據(jù)信號(hào)控制輸出的觸發(fā)器，具有線路簡單、操作方便等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于鍵盤輸入電路、開關(guān)消噪聲電路及運(yùn)控部件中某些特定的場(chǎng)合。8.1.2同步RS觸發(fā)器（鐘控RS觸發(fā)器）

1．電路結(jié)構(gòu)與工作原理具有時(shí)鐘脈沖控制端的RS觸發(fā)器稱為鐘控RS觸發(fā)器，也稱同步RS觸發(fā)器。鐘控RS觸發(fā)器的狀態(tài)變化不僅取決于輸入信號(hào)的變化，還受時(shí)鐘脈沖CP的控制。&&門2門1門1和門2構(gòu)成基本的RS觸發(fā)器SDRD&門3&門4直接置“0”端直接置“1”端門3和門4構(gòu)成RS引導(dǎo)觸發(fā)器RS置“0”輸入端高電平有效置“1”輸入端高電平有效CPQQ

CP端子稱為時(shí)鐘脈沖控制端。CP=0時(shí)無論RS何態(tài)，觸發(fā)器均保持原態(tài)；CP=1時(shí)觸發(fā)器輸出狀態(tài)由R和S狀態(tài)決定。1.鐘控RS觸發(fā)器工作原理CP當(dāng)時(shí)鐘脈沖CP=0時(shí)的情況：1設(shè)觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1。正常情況下，直接置0、置1端懸空為“1”。&&門2門1SDRD&門3&門4RSQQ001門3和門4因CP=0而有0出111110門1有0出1101門2全1出0觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，保持功能！當(dāng)時(shí)鐘脈沖CP=0時(shí)的情況：1CP&&門2門1SDRD&門3&門4RSQQ0若觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0時(shí)：1010門3和門4仍因CP=0而有0出11111門1全1出0010門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！歸納：當(dāng)鐘控RS觸發(fā)器的時(shí)鐘脈沖控制端狀態(tài)為低電平“0”時(shí)，無論兩輸入狀態(tài)或輸出現(xiàn)態(tài)如何，觸發(fā)器均保持原來的狀態(tài)不變！換句話說：在CP=0期間鐘控RS觸發(fā)器不能被觸發(fā)，因此狀態(tài)無法改變，為保持功能。11.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時(shí)門3有0出11110門1全1出001觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，置1功能！101門4全1出01)當(dāng)輸入R=0，S=1時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門2有0出11.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2CP&&門2門1SDRD&門3&門4RSQQ10101此時(shí)門3有0出11110門1全1出001門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)由0翻轉(zhuǎn)為1，置1功能！歸納：當(dāng)時(shí)鐘脈沖控制端狀態(tài)為高電平“1”時(shí)，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時(shí)只要輸入R=0、S=1，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為置1功能。為此把S稱為置1端，高電平有效。101門4全1出01)當(dāng)輸入R=0，S=1時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=11.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時(shí)門4有0出11101門2全1出010觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)由1改變?yōu)?，置0功能！110門3全1出02)當(dāng)輸入R=1，S=0時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1有0出11.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2歸納：當(dāng)時(shí)鐘脈沖控制端狀態(tài)為高電平“1”時(shí)，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時(shí)只要輸入R=1、S=0，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為置0功能。為此把R稱為置0端，高電平有效。CP&&門2門1SDRD&門3&門4RSQQ10101此時(shí)門4有0出11101門2全1出010觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，仍為置0功能！110門3全1出02)當(dāng)輸入R=1，S=0時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1門1有0出11.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時(shí)門4有0出11111門2有0出101觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！000門3也是有0出13)當(dāng)輸入R=0，S=0時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1全1出011.鐘控RS觸發(fā)器工作原理時(shí)鐘脈沖CP=1時(shí)的情況：2CP&&門2門1SDRD&門3&門4RSQQ11010此時(shí)門4全1出01100門2有0出111觸發(fā)器次態(tài)Qn+1=1，Qn+1=1本該互非的兩個(gè)輸出端狀態(tài)相同，出現(xiàn)了邏輯混亂，這顯然在正常工作中視為禁止態(tài)！11門3也是全1出03)當(dāng)輸入R=1，S=1時(shí)設(shè)觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1也有0出1歸納：鐘控RS觸發(fā)器輸入狀態(tài)均為1時(shí)，都處有效狀態(tài)，此時(shí)互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時(shí)為1的狀態(tài)稱為禁止態(tài)。1.鐘控RS觸發(fā)器工作原理2．鐘控RS觸發(fā)器功能描述①特征方程S·R=0(約束條件)鐘控RS觸發(fā)器的兩個(gè)輸入端不允許同時(shí)為高電平，所以也要加上一個(gè)約束條件。Qn+1=S+R?

Qn②

狀態(tài)圖01觸發(fā)器的“0”態(tài)觸發(fā)器的“1”態(tài)③

功能真值表

RSQnQn+10000

保持0011

保持0101“置1”0111“置1”1000“置0”1010“置0”110禁止態(tài)111禁止態(tài)2．鐘控RS觸發(fā)器功能描述CPRSQ在時(shí)鐘脈沖CP=1期間，設(shè)Qn=0CP=1期間引導(dǎo)門打開置1置0狀態(tài)不變置1輸出隨輸入發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻。空翻易造成觸發(fā)器的可靠性降低，甚至無法判定觸發(fā)器工作狀態(tài)。④

時(shí)序波形圖置0狀態(tài)不變置0保持置1狀態(tài)不變其中CP=0期間引導(dǎo)門關(guān)閉2．鐘控RS觸發(fā)器功能描述顯然，鐘控的RS觸發(fā)器只有在時(shí)鐘脈沖CP=1期間才能觸發(fā)而使?fàn)顟B(tài)發(fā)生改變，因此，鐘控RS觸發(fā)器屬于電位觸發(fā)方式。鐘控RS觸發(fā)器的電路圖符號(hào)如下圖所示：采用電位觸發(fā)方式的鐘控RS觸發(fā)器存在“空翻”問題。為確保數(shù)字系統(tǒng)的可靠工作，要求觸發(fā)器在一個(gè)CP脈沖期間至多翻轉(zhuǎn)一次，即不允許空翻現(xiàn)象的出現(xiàn)。為此，人們研制出了邊沿觸發(fā)方式的如主從型JK觸發(fā)器和維持阻塞型的D觸發(fā)器等。這些觸發(fā)器只在時(shí)鐘脈沖邊沿到來時(shí)發(fā)生翻轉(zhuǎn)，從而有效地抑制了空翻現(xiàn)象。SC1RQQ小圓圈表示低電平有效S、R兩輸入端無小圓圈說明高電平有效2．鐘控RS觸發(fā)器功能描述8.1.3無空翻觸發(fā)器

1．主從式JK觸發(fā)器：（1）主從RS觸發(fā)器的電路結(jié)構(gòu)和邏輯符號(hào)KJCPQ1Q1&&門6門5&門7&門8RDSDRDSD&&門2門1&門3&門4QQ1主觸發(fā)器從觸發(fā)器圖示為主從型JK觸發(fā)器邏輯電路結(jié)構(gòu)圖。其中門1~門4構(gòu)成主觸發(fā)器，輸入通過一個(gè)非門和CP控制端相連。門5~門8構(gòu)成從觸發(fā)器，從觸發(fā)器直接與CP控制端相連。主觸發(fā)器Q端與門7的一個(gè)輸入相連，Q端和門8的一個(gè)輸入端相連，構(gòu)成兩條反饋線。（1）主從RS觸發(fā)器的電路結(jié)構(gòu)和邏輯符號(hào)右圖為下降沿觸發(fā)的主從JK觸發(fā)器邏輯符號(hào)，是在CP輸入端靠近方框處用一小圓圈表示下降沿觸發(fā)，用“∧”表示邊沿觸發(fā)。由主從型JK觸發(fā)器的電路結(jié)構(gòu)圖分析可知，主從型觸發(fā)器在C=1時(shí)，把輸入信號(hào)暫時(shí)存儲(chǔ)在主觸發(fā)器中，為從觸發(fā)器翻轉(zhuǎn)或保持原態(tài)做好準(zhǔn)備；到C下跳為“0”時(shí)，存儲(chǔ)的信號(hào)起作用，或者觸發(fā)從觸發(fā)器使之翻轉(zhuǎn)，或者使之保持原態(tài)。此外主從型觸發(fā)器具有在C從“1”下跳為“0”時(shí)翻轉(zhuǎn)的特點(diǎn)，也就是具有在時(shí)鐘脈沖下降沿觸發(fā)的特點(diǎn)。（2）主從JK觸發(fā)器的功能描述①特征方程

11，10②

狀態(tài)圖01觸發(fā)器的“0”態(tài)觸發(fā)器的“1”態(tài)

01，1100010010③JK觸發(fā)器功能真值表CPJKQnQn+1功能↓0000保持↓0011保持↓0100置“0”↓0110置“0”↓

001置“1”↓1011置“1”↓

101翻轉(zhuǎn)↓1110翻轉(zhuǎn)（2）主從JK觸發(fā)器的功能描述置1置0翻轉(zhuǎn)保持④JK觸發(fā)器時(shí)序波形圖

歸納JK觸發(fā)器的特點(diǎn)：①邊沿觸發(fā)，即CP邊沿到來時(shí)觸發(fā)。②具有置0、置1、保持、翻轉(zhuǎn)四種功能，能夠有效地抑制空翻現(xiàn)象。③使用方便靈活，抗干擾能力極強(qiáng)，工作速度很高。（2）主從JK觸發(fā)器的功能描述

1.主從JK觸發(fā)器

常用的集成芯片型號(hào)有下降沿觸發(fā)的雙JK觸發(fā)器74LS112、上升沿觸發(fā)的雙JK觸發(fā)器CC4027和共用置1、清0端的74LS276四JK觸發(fā)器等。74LS112雙JK觸發(fā)器每片芯片包含兩個(gè)具有復(fù)位、置位端的下降沿觸發(fā)的JK觸發(fā)器，通常用于緩沖觸發(fā)器、計(jì)數(shù)器和移位寄存器電路中。 （4）T觸發(fā)器和T′觸發(fā)器 把JK觸發(fā)器的兩輸入端子J和K連在一起作為一個(gè)輸入端子T時(shí)，即可構(gòu)成一個(gè)T觸發(fā)器。當(dāng)T=1時(shí)，即J=K=1，觸發(fā)器具有翻轉(zhuǎn)功能；當(dāng)T=0，即J=K=0，觸發(fā)器具有保持功能。顯然T觸發(fā)器只具有保持和翻轉(zhuǎn)兩種功能。 若讓T觸發(fā)器恒輸入“1”時(shí)，顯然只具有了一種功能——翻轉(zhuǎn)，此時(shí)T觸發(fā)器就變成了T′觸發(fā)器。T’觸發(fā)器僅具有翻轉(zhuǎn)一種功能。（3）集成JK觸發(fā)器2．D觸發(fā)器

（1）維持阻塞型D觸發(fā)器的電路結(jié)構(gòu)DCP&門6&門5RDSD&&門2門1&門3&門4QQ反饋線反饋線011DD

圖中門1~門4構(gòu)成鐘控RS觸發(fā)器，門5和門6構(gòu)成輸入信號(hào)的導(dǎo)引門，D是輸入信號(hào)端。直接置0和置1端正常工作時(shí)保持高電平。維持阻塞D觸發(fā)器利用電路內(nèi)部反饋來實(shí)現(xiàn)邊沿觸發(fā)。邏輯符號(hào)（2）維持阻塞型D觸發(fā)器的邏輯功能①特征方程CPDQn+1功能↑00置0↑11置1②D觸發(fā)器的功能真值表維持阻塞型D觸發(fā)器具有在時(shí)鐘脈沖上升沿（或下降沿）觸發(fā)的特點(diǎn)，其邏輯功能為：輸出端Q的狀態(tài)隨著輸入端D的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個(gè)時(shí)鐘脈沖來到之后Q的狀態(tài)和該脈沖來到之前D的狀態(tài)一樣（3）常用的集成D觸發(fā)器有雙D觸發(fā)器74LS74、四D觸發(fā)器74LS75和六D觸發(fā)器74LS176等。2．D觸發(fā)器應(yīng)用舉例【例】將JK觸發(fā)器轉(zhuǎn)換為D、T觸發(fā)器解：JK觸發(fā)器的特性方程為：； D觸發(fā)器的特性方程為：； T觸發(fā)器的特性方程為：； JK轉(zhuǎn)換為D：，則D=J，D=； JK換為T：，則T=J=K；將JK觸發(fā)器轉(zhuǎn)換為D、T觸發(fā)器，電路圖如圖所示：知識(shí)與技能要點(diǎn)

時(shí)序邏輯電路的特點(diǎn)和一般分析方法；同步、異步時(shí)序邏輯電路的特點(diǎn)；計(jì)數(shù)器、寄存器的電路的工作原理分析方法和步驟、功能、分類及使用方法。8.2寄存器及計(jì)數(shù)器電路特點(diǎn)及測(cè)試 8.2.1時(shí)序邏輯電路的分析

1．時(shí)序邏輯電路的特點(diǎn)在數(shù)字電路中，凡任何時(shí)刻電路的穩(wěn)態(tài)輸出，不僅和該時(shí)刻的輸入信號(hào)有關(guān)，而且還取決于電路原來的狀態(tài)者，都可以稱為時(shí)序邏輯電路。這就是時(shí)序邏輯電路的定義或者說是它的邏輯功能特點(diǎn)。時(shí)序邏輯電路的結(jié)構(gòu)組成可以用右圖所示的方框圖來表示。從電路框圖來看，時(shí)序邏輯電路均包含作為存儲(chǔ)單元的觸發(fā)器。事實(shí)上，時(shí)序邏輯電路的狀態(tài)，就是依靠觸發(fā)器記憶和表示的，時(shí)序電路中可以沒有組合邏輯電路，但不能沒有觸發(fā)器。2.時(shí)序邏輯電路的分類

時(shí)序邏輯電路的種類繁多，在科研、生產(chǎn)、生活中完成各種各樣操作的例子也是千變?nèi)f化、不勝枚舉。通常時(shí)序邏輯電路的類型有：

（1）按功能可劃分有計(jì)數(shù)器、寄存器、移位寄存器、讀/寫存儲(chǔ)器、順序脈沖發(fā)生器等。

（2）按電路中觸發(fā)器狀態(tài)變化是否同步可分為同步時(shí)序電路和異步時(shí)序電路。 時(shí)序邏輯電路按其觸發(fā)器翻轉(zhuǎn)的次序可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。在同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘端均連在一起由同一個(gè)時(shí)鐘脈沖觸發(fā)，使之狀態(tài)的變化都與輸入時(shí)鐘脈沖同步。在異步時(shí)序邏輯電路中，只有部分觸發(fā)器的時(shí)鐘端與輸入時(shí)鐘脈沖相連而被觸發(fā)，而其它觸發(fā)器則靠時(shí)序電路內(nèi)部產(chǎn)生的脈沖觸發(fā)，故其狀態(tài)變化不同步。

（3）按輸出信號(hào)的特性又可分為米萊型和莫爾型。時(shí)序邏輯電路中僅有存儲(chǔ)記憶電路而沒有邏輯門電路時(shí)，構(gòu)成的電路類型通常稱為莫爾型時(shí)序邏輯電路；如果電路中不但除了有存儲(chǔ)記憶電路的輸入端子，還有邏輯門電路的輸入時(shí)，構(gòu)成的電路類型稱為米萊型時(shí)序邏輯電路。

（4）按能否編程又有可編程和不可編程時(shí)序電路之分。

（5）按集成度的不同還可分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）之別。

（6）按使用的開關(guān)元件類型可分有TTL型和CMOS型。2.時(shí)序邏輯電路的分類3.時(shí)序邏輯電路的基本分析方法

（1）確定電路時(shí)鐘脈沖觸發(fā)方式：確定是同步或是異步電路。同步時(shí)序電路中各觸發(fā)器的時(shí)鐘端均與總時(shí)鐘相連，即CP1=CP2=…=CP，這樣在分析電路時(shí)每一個(gè)觸發(fā)器所受的時(shí)鐘控制是相同的，可總體考慮。而異步時(shí)序電路中各觸發(fā)器的時(shí)鐘端可能是不相同的，故在分析電路時(shí)必須分別考慮，以確定各觸發(fā)器的翻轉(zhuǎn)條件。

（2）寫驅(qū)動(dòng)方程：即為各觸發(fā)器輸入信號(hào)的邏輯表達(dá)式，它們決定著觸發(fā)器次態(tài)的去向。驅(qū)動(dòng)方程必須根據(jù)邏輯圖的連線得出。

（3）確定狀態(tài)方程：狀態(tài)方程也稱為次態(tài)方程，它表示了觸發(fā)器次態(tài)與現(xiàn)態(tài)之間的關(guān)系。它是將各觸發(fā)器驅(qū)動(dòng)方程代入特性方程而得到的。

（4）寫輸出方程：若電路有外部輸出，如計(jì)數(shù)器進(jìn)位輸出等，則寫出這些輸出的邏輯表達(dá)式，即輸出方程。

（5）列狀態(tài)表：狀態(tài)表即狀態(tài)轉(zhuǎn)換真值表，它是將電路所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應(yīng)的次態(tài)并列成表。通過狀態(tài)表即可分析出電路的轉(zhuǎn)換規(guī)律。

（6）狀態(tài)圖和時(shí)序圖：狀態(tài)圖和時(shí)序圖分別是描述時(shí)序電路邏輯功能的另外兩種方法。狀態(tài)圖是將狀態(tài)表變成了圖形的形式，而時(shí)序圖即為電路的波形圖。為了分析結(jié)果直觀，可根據(jù)需要選用這兩種表示方法。

（7）指出時(shí)序邏輯電路的功能：主要根據(jù)狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖的結(jié)果。3.時(shí)序邏輯電路的基本分析方法應(yīng)用舉例【例】時(shí)序邏輯電路如圖所示，試分析它的邏輯功能。解(1)確定電路時(shí)鐘脈沖觸發(fā)方式： 由電路可知，該電路由3個(gè)JK觸發(fā)器構(gòu)成。總CP脈沖分別與每個(gè)觸發(fā)器的時(shí)鐘脈沖端相連，CP1=CP2=CP3=CP，因此電路是一個(gè)同步時(shí)序邏輯電路。 (2)寫驅(qū)動(dòng)方程：

在列表時(shí)可首先假定電路的現(xiàn)態(tài)為000，代入狀態(tài)方程，得出電路的次態(tài)為001，再以001作為現(xiàn)態(tài)求出下一個(gè)次態(tài)010，如此反復(fù)進(jìn)行，即可列出所分析電路的狀態(tài)表。(3)列狀態(tài)方程：將上述驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程中，得到電路的狀態(tài)方程為：

(4)列狀態(tài)表：先依次設(shè)定電路現(xiàn)態(tài)，再將其代入狀態(tài)方程及輸出方程，得出相應(yīng)次態(tài)及輸出C，列出狀態(tài)表見表。

應(yīng)用舉例

（6）由狀態(tài)表、狀態(tài)圖、時(shí)序圖均可看出，此電路有8個(gè)有效工作狀態(tài)，在時(shí)鐘脈沖CP的作用下，由初始000狀態(tài)依次遞增到111狀態(tài)，其遞增規(guī)律為每輸入一個(gè)CP脈沖，電路輸出狀態(tài)按二進(jìn)制運(yùn)算規(guī)律加1。所以此電路是一個(gè)3位二進(jìn)制同步加法計(jì)數(shù)器。(5)根據(jù)狀態(tài)轉(zhuǎn)換真值表畫狀態(tài)圖和時(shí)序圖。應(yīng)用舉例8.2.2計(jì)數(shù)器的認(rèn)識(shí)和測(cè)試

1．計(jì)數(shù)器的原理及分類計(jì)數(shù)器是時(shí)序邏輯電路的具體應(yīng)用，用來累計(jì)并寄存輸入脈沖個(gè)數(shù)，計(jì)數(shù)器的基本組成單元是各類觸發(fā)器。計(jì)數(shù)器的種類很多。按其工作方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按其進(jìn)位制可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；按其功能又可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和加/減可逆計(jì)數(shù)器等。計(jì)數(shù)器中的“數(shù)”是用觸發(fā)器的狀態(tài)組合來表示的，在計(jì)數(shù)脈沖作用下使一組觸發(fā)器的狀態(tài)逐個(gè)轉(zhuǎn)換成不同的狀態(tài)組合來表示數(shù)的增加或減少，即可達(dá)到計(jì)數(shù)的目的。計(jì)數(shù)器在運(yùn)行時(shí)，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個(gè)狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計(jì)數(shù)器的“?！薄６贿M(jìn)入循環(huán)的狀態(tài)稱作該計(jì)數(shù)器中的無效碼，這些無效碼若在開機(jī)時(shí)出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無效碼不再出現(xiàn)的能力稱為自啟動(dòng)能力。2．二進(jìn)制計(jì)數(shù)器

當(dāng)時(shí)序邏輯電路的觸發(fā)器位數(shù)為n，電路狀態(tài)按二進(jìn)制數(shù)的自然態(tài)序循環(huán)，經(jīng)歷2n個(gè)獨(dú)立狀態(tài)時(shí)，稱此電路為二進(jìn)制計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器除了按同步、異步分類外，按計(jì)數(shù)的加減規(guī)律還可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。如上左電路結(jié)構(gòu)圖，觸發(fā)器FF0用時(shí)鐘脈沖CP觸發(fā)，F(xiàn)F1用Q0觸發(fā)，F(xiàn)F2用Q1觸發(fā)；三位JK觸發(fā)器均接成T′觸發(fā)器，計(jì)數(shù)器計(jì)數(shù)狀態(tài)下清零端應(yīng)懸空為“1”，即每得到一個(gè)下降沿觸發(fā)信號(hào)，相應(yīng)觸發(fā)器就翻轉(zhuǎn)一次，這樣，可畫出該電路時(shí)序圖如右圖，經(jīng)分析可知該電路為模是8的二進(jìn)制異步加法計(jì)數(shù)器。3．N進(jìn)制計(jì)數(shù)器

除了二進(jìn)制計(jì)數(shù)器之外，數(shù)字系統(tǒng)還需用其它進(jìn)制的計(jì)數(shù)器，如十進(jìn)制等。如何用僅有兩種狀態(tài)的觸發(fā)器形成N進(jìn)制計(jì)數(shù)器呢？前面討論二進(jìn)制計(jì)數(shù)器時(shí)我們提到，如將3位二進(jìn)制計(jì)數(shù)器看成是1位，以最高位（Q2）輸出，則它就是1位八進(jìn)制計(jì)數(shù)器，它有從000到111八個(gè)狀態(tài)，逢8進(jìn)1。我們以十進(jìn)制同步加計(jì)數(shù)器為例，介紹這類邏輯電路的工作原理。用四位二進(jìn)制代碼可以表示一位十進(jìn)制數(shù)，如最常用的8421BCD碼。8421BCD碼對(duì)應(yīng)十進(jìn)制數(shù)時(shí)只能從0000取到1001來表示十進(jìn)制的0～9十個(gè)數(shù)碼，而后面的1010～1111六個(gè)8421BCD代碼則在對(duì)應(yīng)的十進(jìn)制數(shù)中不存在，稱它們?yōu)闊o效碼。因此，采用8421BCD碼計(jì)數(shù)時(shí)，計(jì)至第十個(gè)時(shí)鐘脈沖時(shí)，十進(jìn)制計(jì)數(shù)器的輸出應(yīng)從“1001”跳變到“0000”，完成一次十進(jìn)制數(shù)的有效碼循環(huán)。圖示同步十進(jìn)制計(jì)數(shù)器由四位JK觸發(fā)器及四個(gè)與門所構(gòu)成。首先由電路結(jié)構(gòu)寫出各位觸發(fā)器的驅(qū)動(dòng)方程和次態(tài)方程如下：驅(qū)動(dòng)方程次態(tài)方程由次態(tài)方程可寫出同步十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換真值表：CPQ3Q3Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11↓000000012↓000100103↓001000114↓001101005↓010001016↓010101107↓011001118↓011111009↓1000100110↓1001回零進(jìn)位無效碼101010111011010011001101110101001110111111110100由狀態(tài)轉(zhuǎn)換真值表可畫出該計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循環(huán)體無效碼無效碼無效碼觀察狀態(tài)轉(zhuǎn)換圖可知，該計(jì)數(shù)器如果在計(jì)數(shù)開始時(shí)處在無效碼狀態(tài)，可自行進(jìn)入有效循環(huán)體，具有自啟動(dòng)能力。所謂自啟動(dòng)能力：指時(shí)序邏輯電路中某計(jì)數(shù)器中的無效狀態(tài)碼，若在開機(jī)時(shí)出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無效狀態(tài)碼不再出現(xiàn)的能力。應(yīng)用舉例

【例】分析下圖的功能解:(1)觀察電路，各觸發(fā)器觸發(fā)信號(hào)為同一個(gè)，是同步的，下降沿觸發(fā)；（2）各級(jí)觸發(fā)器之間連接的邏輯關(guān)系可用下表表示：觸發(fā)器觸發(fā)器翻轉(zhuǎn)條件J、K端的邏輯關(guān)系FF0每輸入一個(gè)脈沖翻轉(zhuǎn)一次FF1Q0=0FF2Q0=Q1=0FF3Q0=Q1=Q2=0應(yīng)用舉例

（3）根據(jù)上表邏輯關(guān)系，可畫出該電路時(shí)序波形圖如下圖所示。 （4）根據(jù)波形圖可判斷該電路為同步十六進(jìn)制減法電路，BC為借位信號(hào)。應(yīng)用舉例8.2.3寄存器的認(rèn)識(shí)與測(cè)試

1．?dāng)?shù)碼寄存器在數(shù)字系統(tǒng)中，用以暫存數(shù)碼的數(shù)字部件稱為數(shù)碼寄存器。由前面討論的觸發(fā)器可知，觸發(fā)器具有兩種穩(wěn)態(tài)，可分別代表0和1，所以一個(gè)觸發(fā)器便可存放1位二進(jìn)制數(shù)，用多個(gè)觸發(fā)器便可組成多位二進(jìn)制寄存器?，F(xiàn)以集成4位數(shù)碼寄存器74LS175為例來介紹數(shù)碼寄存器的電路結(jié)構(gòu)和邏輯功能。數(shù)碼寄存器74LS175由4個(gè)D觸發(fā)器組成，2個(gè)非門分別作清零和寄存數(shù)碼控制門。1D～4D是4個(gè)數(shù)據(jù)輸入端，1Q～4Q是數(shù)據(jù)輸出端，1Q～4Q是反碼輸出端。圖5-22數(shù)碼寄存器74LS175(a)邏輯圖;(b)邏輯符號(hào);(c)外引線圖1．?dāng)?shù)碼寄存器74LS175的功能表見表： (1)異步清零：在RD端加低電平，各觸發(fā)器異步清零。清零后，應(yīng)將RD接高電平，以不妨礙數(shù)碼的寄存。 (2)并行輸入數(shù)據(jù)：在RD=1的前提下，將所要存入的數(shù)據(jù)D依次加到數(shù)據(jù)輸入端，在CP脈沖上升沿的作用下，數(shù)據(jù)將被并行存入。 (3)記憶保持：RD=1時(shí)，若CP無上升沿(通常接低電平)，則各觸發(fā)器保持原狀態(tài)不變，寄存器處在記憶保持狀態(tài)。 (4)并行輸出：可同時(shí)在輸出端并行取出已存入的數(shù)碼及它們的反碼。

2．移位寄存器

具有存放代碼和右（左）移代碼功能的電路稱為移位寄存器，又稱移存器。在CP脈沖信號(hào)的控制下，存儲(chǔ)在移位寄存器中的數(shù)碼同時(shí)順序的左移或右移。

移位寄存器不但可以存放代碼，還可以依靠移位功能實(shí)現(xiàn)數(shù)據(jù)的串—并轉(zhuǎn)換、數(shù)據(jù)運(yùn)算及處理等功能。

移位寄存器分為單向移位寄存器和雙向移位寄存器。并行輸出端上圖為D觸發(fā)器組成的4位同步右移移位寄存器。數(shù)碼由FF0的DI端串行輸入，電路工作原理如下:在存數(shù)操作之前，先將各個(gè)觸發(fā)器清零。當(dāng)出現(xiàn)第1個(gè)移位脈沖CP時(shí)，待存數(shù)碼的最高位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位，即待存數(shù)碼的最低位存入Q0，而寄存器原來所存數(shù)碼的最高位從Q3輸出；出現(xiàn)第2個(gè)移位脈沖時(shí)，待存數(shù)碼的次低位和寄存器中的4位數(shù)碼又同時(shí)右移1位。依此類推，在4個(gè)移位脈沖作用下，寄存器中的4位數(shù)碼同時(shí)右移4次，待存的4位數(shù)碼便可存入寄存器。

Dr

1D

C

1D

C

1D

C

1D

C

FF0FF1FF2FF3

Q

Q

Q

Q

D0CPQ0Q1Q2Q3串行輸入端串行輸出端移位脈沖(1)單向移位寄存器

4位右移位寄存器狀態(tài)表移位脈沖CP輸入數(shù)據(jù)DIQ0Q1Q2Q300000111000200100300010411001移位寄存器中的數(shù)碼可由Q3、Q2、Q1、Q0并行輸出，也可從Q3串行輸出，但需要繼續(xù)輸入4個(gè)移位脈沖信號(hào)才能從寄存器中取出存放的4位數(shù)碼1001。根據(jù)同樣的工作原理，可以組成左移移位寄存器，這里不再贅述。(1)單向移位寄存器并行輸出端上圖為D觸發(fā)器組成的4位同步右移移位寄存器。數(shù)碼由FF0的DI端串行輸入，電路工作原理如下:在存數(shù)操作之前，先將各個(gè)觸發(fā)器清零。當(dāng)出現(xiàn)第1個(gè)移位脈沖CP時(shí)，待存數(shù)碼的最高位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位，即待存數(shù)碼的最低位存入Q0，而寄存器原來所存數(shù)碼的最高位從Q3輸出；出現(xiàn)第2個(gè)移位脈沖時(shí)，待存數(shù)碼的次低位和寄存器中的4位數(shù)碼又同時(shí)右移1位。依此類推，在4個(gè)移位脈沖作用下，寄存器中的4位數(shù)碼同時(shí)右移4次，待存的4位數(shù)碼便可存入寄存器。

Dr

1D

C

1D

C

1D

C

1D

C

FF0FF1FF2FF3

Q

Q

Q

Q

D0CPQ0Q1Q2Q3串行輸入端串行輸出端移位脈沖(1)單向移位寄存器(2)雙向移位寄存器若將右移移位寄存器和左移移位寄存器組合在一起，在控制電路的控制下，就構(gòu)成雙向移位寄存器。下圖為4位雙向移位寄存器74LS194的邏輯符號(hào)及外引線功能圖。圖中為置零端，～為并行數(shù)碼輸入端，～為并行數(shù)碼輸出端；DSR為右移串行數(shù)碼輸入端，DSL為左移串行數(shù)碼輸入端；M1和M0為工作方式控制端。

74LS194功能表輸入變量輸出變量說明M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××0000置01××0××××××保持111↑××d0d1d2d3d0d1d2d3并行置數(shù)101↑×1××××1Q0Q1Q2右移輸入1101↑×0××××0Q0Q1Q2右移輸入0110↑1×××××Q1Q2Q31左移輸入1110↑0×××××Q1Q2Q30左移輸入0100×××××××保持74LS194功能

由功能表可看出，74LS194芯片功能有異步清零、保持、并行輸入、左移移位和右移移位五項(xiàng)功能。 ①置0功能。=0時(shí)，寄存器置0。D3～D0均為0狀態(tài)。 ②保持功能。=1且CP=0；或=1且M1M0=00時(shí)，寄存器保持原態(tài)不變。 ③并行置數(shù)功能。=1且M1M0=11時(shí)，在CP上升沿作用下，D3～D0端輸入的數(shù)碼d3～d0并行送入寄存器，是同步并行置數(shù)。 ④右移串行送數(shù)功能。=1且M1M0=01時(shí)，在CP上升沿作用下，執(zhí)行右移功能，DSR端輸入的數(shù)碼依次送入寄存器。⑤左移串行送數(shù)功能。=1且M1M0=10時(shí)，在CP上升沿作用下，執(zhí)行左移功能，DSL端輸入的數(shù)碼依次送入寄存器。知識(shí)與技能要點(diǎn)

常用標(biāo)準(zhǔn)中規(guī)模移位寄存器、計(jì)數(shù)器的邏輯功能與使用方法；555定時(shí)器工作原理及應(yīng)用。8.3常用中規(guī)模時(shí)序邏輯電路功能及應(yīng)用8.3常用中規(guī)模時(shí)序邏輯電路功能及應(yīng)用按下圖接線，組成兩個(gè)多諧振蕩器，調(diào)節(jié)定時(shí)元件100kΩ電阻，使第一個(gè)比第二個(gè)輸出頻率低，接通電源，試聽音響效果；調(diào)換定時(shí)阻容元件，再試聽效果。

1．集成制計(jì)數(shù)器及其應(yīng)用計(jì)數(shù)器在控制、分頻、測(cè)量等電路中應(yīng)用非常廣泛，所以具有計(jì)數(shù)功能的集成電路種類較多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。下表列舉了幾種計(jì)數(shù)器功能。型號(hào)功能型號(hào)功能74LS1604位十進(jìn)制同步計(jì)數(shù)器（異步清除）74LS1904位十進(jìn)制加/減同步計(jì)數(shù)器74LS1614位二進(jìn)制同步計(jì)數(shù)器（異步清除）74LS1914位二進(jìn)制加/減同步計(jì)數(shù)器74LS1624位十進(jìn)制同步計(jì)數(shù)器（同步清除）74LS1924位十進(jìn)制加/減同步計(jì)數(shù)器（雙時(shí)鐘）74LS1634位二進(jìn)制同步計(jì)數(shù)器（同步清除）74LS1934位二進(jìn)制加/減同步計(jì)數(shù)器（雙時(shí)鐘）74LS290二-五-十進(jìn)制異步計(jì)數(shù)器74LS390雙二-五-十進(jìn)制異步計(jì)數(shù)器74LS2934位二進(jìn)制異步計(jì)數(shù)器74LS393雙4位二進(jìn)制異步計(jì)數(shù)器集成計(jì)數(shù)器除了可實(shí)現(xiàn)本身的進(jìn)制計(jì)數(shù)之外，還可利用其清零、置數(shù)等使能端進(jìn)行擴(kuò)展使用，用以實(shí)現(xiàn)成品計(jì)數(shù)器所沒有的其它N進(jìn)制計(jì)數(shù)器。

（1）實(shí)現(xiàn)模小于本身進(jìn)制的計(jì)數(shù)器 如需要的計(jì)數(shù)器進(jìn)制數(shù)小于現(xiàn)有成品計(jì)數(shù)器，則可選擇單片集成計(jì)數(shù)器，采用反饋歸零法和反饋置數(shù)法實(shí)現(xiàn)。如下圖即為利用采用反饋歸零法用74LS161構(gòu)成七進(jìn)制加法計(jì)數(shù)器的電路原理圖。

（2）擴(kuò)展成任意進(jìn)制的計(jì)數(shù)器如果所需要的計(jì)數(shù)器的進(jìn)制數(shù)大于現(xiàn)有成品計(jì)數(shù)器，則可通過多片集成計(jì)數(shù)器擴(kuò)展實(shí)現(xiàn)。如下圖即為采用兩片74LS290構(gòu)成78進(jìn)制計(jì)數(shù)器的電路原理圖。2．常用的寄存器芯片及應(yīng)用常用的寄存器芯片有四位雙穩(wěn)鎖存器74LS77、CC4042和CC40194；八位雙穩(wěn)鎖存器74LS100；六位寄存器74LS174等。其中鎖存器屬于電平觸發(fā)，在送數(shù)狀態(tài)下，輸入端送入的數(shù)據(jù)電位不能變化，否則將發(fā)生“空翻”。移位寄存器應(yīng)用很廣，利用移位寄存器可以構(gòu)成移位寄存器型計(jì)數(shù)器、順序脈沖發(fā)生器、串行累加器及數(shù)據(jù)數(shù)據(jù)轉(zhuǎn)換器等。此外，移位寄存器在分頻、序列信號(hào)發(fā)生、數(shù)據(jù)檢測(cè)、模/數(shù)轉(zhuǎn)換等領(lǐng)域中也獲得應(yīng)用。(1)構(gòu)成環(huán)形計(jì)數(shù)器將移位寄存器的串行輸出端和串行輸入端連接在一起，就構(gòu)成了環(huán)形計(jì)數(shù)器。如下圖，D0和Q3相連可構(gòu)成工作時(shí)序?yàn)?的環(huán)形計(jì)數(shù)器，在輸入CP時(shí)鐘脈沖信號(hào)的作用下，寄存器中的數(shù)據(jù)將循環(huán)右移。按照同步時(shí)序邏輯電路的分析方法，可以方便的列出該電路的狀態(tài)轉(zhuǎn)換圖，見圖。環(huán)形計(jì)數(shù)器的特點(diǎn)是：N位移位寄存器可以計(jì)n個(gè)數(shù)，實(shí)現(xiàn)模n計(jì)數(shù)器。狀態(tài)為1的輸出端的序號(hào)等于計(jì)數(shù)脈沖的個(gè)數(shù)，移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器時(shí)通常不需要譯碼電路。（2）構(gòu)成扭環(huán)形計(jì)數(shù)器將移位寄存器的串行反向輸出端和串行輸入端連接在一起，就構(gòu)成了扭環(huán)計(jì)數(shù)器。

環(huán)形計(jì)數(shù)器是從Q3端反饋到D端，而扭環(huán)形計(jì)數(shù)器則是從Q3端反饋到D端。從Q3端扭向Q3端，故得扭環(huán)名稱。扭環(huán)型計(jì)數(shù)器也稱約翰遜計(jì)數(shù)器。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CPQ0Q1Q2Q300001000110011100001001101111111

扭環(huán)形計(jì)數(shù)器有2n個(gè)有效狀態(tài)，其余為無效狀態(tài)，存在自行啟動(dòng)問題。附加適當(dāng)反饋邏輯可使約翰遜計(jì)數(shù)器自行啟動(dòng)。具體原則就是使非工作時(shí)序中的狀態(tài)向正常時(shí)序過渡。nnnnQQQQ3210Q0Q