OrCADCaure軟件構(gòu)成與功能特點(diǎn)

OrCADCaptureHomWo

OCT.22/031OrCADCapture

1OrCADCapture軟件簡(jiǎn)介ConceptofCapture2電路圖設(shè)計(jì)繪制NewProjectDesign3電路圖的后處理ProjectPostProcessing4元器件圖形符號(hào)庫(kù)ComponentLibrary

5Q&A21OrCADCapture軟件簡(jiǎn)介1.1OrCADCapture軟件構(gòu)成

1.2OrCADCapture功能特點(diǎn)1.3OrCADCapture文檔類型31.1OrCADCapture軟件構(gòu)成

設(shè)計(jì)項(xiàng)目管理模塊

ProjectManager

建庫(kù)模塊元器件庫(kù)

PartEditorLibrary

電路圖繪制模塊

CIS(ICA)PageEditor

后處理工具

電練接網(wǎng)絡(luò)表文件生成統(tǒng)計(jì)報(bào)表輸出

41.2OrCADCapture功能特點(diǎn)

CaptureCIS運(yùn)行的環(huán)境是Windows圖形界面，在屏幕上可以打開(kāi)多個(gè)窗口，顯示電路圖中的不同部分的內(nèi)容。Capture和其他Layout軟件可以實(shí)現(xiàn)更新的前向傳遞（ForwardAnnotating）、反向（BackAnnotating）和信息的參照顯示（Cross-Probing）。電路圖中可以繪制多種幾何圖形，添加文字字符，插入Bitmap格式圖形?？梢詾樵骷砑佑脩糇远x屬性參數(shù)?！?1.3OrCADCapture文檔類型2

*.opj—專案管理文件2

*.dsn—電路圖文件2

*.olb—圖形符號(hào)庫(kù)文件2

*.log—記錄說(shuō)明文件

2

*.net—網(wǎng)絡(luò)表文件2

*.drc—DesignRuleCheck文件2

*.bom—BOM表

62電路圖設(shè)計(jì)繪制2.1Capture設(shè)計(jì)過(guò)程設(shè)計(jì)環(huán)境NewProject繪制電路圖電路圖后處理72.2Capture操作環(huán)境Capture主要有三個(gè)主要的工作窗口專案管理視窗(Projectmanager):管理與原理圖相關(guān)的一系列文件,相當(dāng)于資源管理器。

Schematic視窗:原理圖窗口,相當(dāng)于一張圖紙。資訊查看視窗(SessionLog):用于顯示相關(guān)操作的提示和出錯(cuò)資訊。8ProjectManagerSessionLogSchematic窗口992.3Capture設(shè)計(jì)參數(shù)設(shè)置Colors/Print：colorsettingGridDisplay：setgriddisplaymodePanandZoom：設(shè)置放大縮小的倍數(shù)Select：selectmodesettingMiscellaneous：otherssettingsuchasLineStyleTextEditor：setsomethingabouttexteditorBoardSimulation:providesamethodforyoutosimulateyourPCBdesigns(whichmayincludeFPGAdesigns,ascomponents).環(huán)境參數(shù)包括：系統(tǒng)屬性及設(shè)計(jì)模板。系統(tǒng)屬性包括（Options>Preferences)10系統(tǒng)設(shè)設(shè)計(jì)模模板參參數(shù)包包括（Options>DesignTemplate）Fonts：setallkindsoffontTitleBlock：標(biāo)題欄內(nèi)內(nèi)容的設(shè)設(shè)定PageSize：繪制圖紙紙大小的的設(shè)定GridReference：邊框設(shè)定定與顯示示Hierarchy：設(shè)置階層層的屬性性SDTCompatibility：與SDT文件相容容性的測(cè)測(cè)試112.4CreateanewdesignprojectCapture的Project使用來(lái)管管理相關(guān)關(guān)文件及及屬性的的。新建建Project的同時(shí)，，會(huì)自動(dòng)動(dòng)生成相相關(guān)的DSN，，OPJ文件等。。根據(jù)不不同后續(xù)續(xù)處理的的要求，，新建Project時(shí)必須選選擇相應(yīng)應(yīng)的類型型。Capture支援四種種不同的的Project類型。File>New>ProjectAnalogorMixed-signalCircuit數(shù)字/模模擬混合合仿真PCBoardWizard設(shè)計(jì)PCB板ProgrammableLogicWizard設(shè)計(jì)可編編程器件件Schematic電路原理理圖設(shè)計(jì)計(jì)Name：ThenameoftheprojectLocation：Thesavepathofproject122.5繪制電路路圖新建Project之后，進(jìn)進(jìn)入Schematic窗口，則則在右邊邊窗口會(huì)會(huì)出現(xiàn)下下圖的工工具欄：：PlacePartPlaceWirePlaceNetNamePlaceBusPlaceJunctionPlacePower放置階層放置埠放置分頁(yè)紙間的介面PlaceGND放置階層引腳繪制無(wú)電氣特性之符號(hào)添加文字指示管腳NC放置總線引出管腳131）PlacePart點(diǎn)擊PlacePart快捷按鈕鈕和點(diǎn)擊擊Place>Part，出現(xiàn)如下下對(duì)話框框：要選擇的的器件當(dāng)前使用用庫(kù)中的的元器件件當(dāng)前使用用的庫(kù)添加新的的庫(kù)文件件刪除當(dāng)前前選中的的庫(kù)顯示當(dāng)前前選中元元器件的的外形搜索元器器件14點(diǎn)選PartSearch…按鈕后，，出現(xiàn)如如下對(duì)話話框：搜索的內(nèi)內(nèi)容，支支持*號(hào)號(hào)統(tǒng)配符符搜索的結(jié)結(jié)果搜索的目目標(biāo)路徑徑，即只只搜索該該目錄下下的庫(kù)文文件中的的元器件件152）Placewireandbus點(diǎn)擊PlaceWire（PlaceBus）按鈕進(jìn)入入連線(放置置總線)狀態(tài)，鼠鼠標(biāo)會(huì)變變成十字字形。移移動(dòng)鼠標(biāo)標(biāo)點(diǎn)擊左左鍵就可可以開(kāi)始始連線（（連接總總線）。。連線的時(shí)時(shí)候在交交叉地方方出現(xiàn)的的小紅點(diǎn)點(diǎn)（Junction）；；或者可以以點(diǎn)擊Placejunction，再把鼠標(biāo)標(biāo)移到交交叉點(diǎn)并并點(diǎn)擊即即可。放置總線線后，點(diǎn)點(diǎn)擊placebusentry按鈕放置置總線引引出管腳腳，管腳腳的一段段要放在在總線上上。163）Placenetname點(diǎn)擊placenetalias按鈕，調(diào)調(diào)出placenetalias對(duì)話方塊塊，在alias對(duì)話框中中輸入需需要定義義的名字字，然后后點(diǎn)擊OK退出對(duì)話話框，移移到需命命名的net上，點(diǎn)擊擊左鍵即即可。注注意：總總線與總總線引出出線一定定要定義義netname。174）PlacepowerorGND點(diǎn)擊Placepower（（PlaceGND）Power以及GND的種類原理圖上上power或GND的網(wǎng)絡(luò)名名稱185）放置埠和和分頁(yè)紙紙間的介介面點(diǎn)擊PlaceHierarchicalPort（PlaceOffconnector））當(dāng)前使用用庫(kù)中的的元器件件電路圖上上的名稱稱19不同埠的的區(qū)別在在于器類類型的不不同，它它的類型型可以從從它的Type屬性中得得知，雙雙擊埠或或者選其其EditProperties：：206）放置無(wú)電電氣特性性之符號(hào)號(hào)點(diǎn)擊相應(yīng)應(yīng)的符號(hào)號(hào)按鈕添加一些些沒(méi)有電電器特性性的圖形形和文字字,在Place菜單下有有七條繪繪制命令令:放置置文本字字符(Text);繪制直線線(Line);折線(Polyline);矩形(Rectangle);橢圓(Ellipse);弧形(Arc)。217）PlaceText點(diǎn)擊PlaceText按鈕如果文本本文件需需要換行行，按Ctrl＋Enter更改文本本字體及及顏色文本內(nèi)容容22電路圖的的后處理理原理圖繪繪制結(jié)束束之后，接下來(lái)就是對(duì)對(duì)電路圖進(jìn)行行DRC檢測(cè)，生成網(wǎng)網(wǎng)絡(luò)表（NetList）和材料清單（（BOM）。3.1DRC(DesignRuleCheck)3.2Annotate3.3CreateNetlist3.4BillofMaterials23電路設(shè)計(jì)第一階段元器件編號(hào)（（Annotate）設(shè)計(jì)規(guī)則檢查查（DRC：DesignRulesCheck）元器件信息統(tǒng)統(tǒng)計(jì)（CrossReference））第二階段元器件屬性參參數(shù)更新（（Update/Export/ImportProperties）第三階段第第四階段段網(wǎng)絡(luò)表生成（（Netlist）統(tǒng)計(jì)報(bào)表生成成（BOM）243.1DRC(DesignRuleCheck)點(diǎn)擊按按鈕或（Tools>Design>DesignRuleCheck））:25Scope：：Checkentiredesign:DRC檢查整個(gè)原理理圖Checkselection:DRC只檢查你選擇擇的部分Mode：Useinstances(preferred):使用當(dāng)前屬性性（建議）Action：Checkdesignrules：進(jìn)行DRC檢測(cè)DeleteexistingDRCmarks：：刪除DRC檢測(cè)標(biāo)志26Report：CreateDRCmarkersforwarnings：Warning也放置置DRC錯(cuò)誤標(biāo)標(biāo)示Checkhierarchicalportconnections：檢驗(yàn)分分層式式結(jié)構(gòu)構(gòu)電路路圖中中,上上一層層次電電路圖圖中子子電路路框圖圖引出出端與與代表表該框框圖結(jié)結(jié)構(gòu)的的下一一層次次電路路圖中中的端端口是是否匹匹配一一致.如果果在上上下層層之間間,端端口和和引出出線的的類型型不匹匹配或或名稱稱不完完全相相同,將出出現(xiàn)出出錯(cuò)信信息.Checkunconnectednets：：檢查是是否有有與一一個(gè)節(jié)節(jié)點(diǎn)連連線少少于兩兩根的的情況況Checkoffconnectorconnections：：檢驗(yàn)不不同頁(yè)頁(yè)面電電路圖圖之間間的offconnector的名稱稱是否否一致致CheckSDTcompatibility：檢驗(yàn)電電路中中是否否存在在不符符合SDT格式要要求的的情況況Reportidenticalpartreferences：：檢驗(yàn)是是否存存在不不同元元器件件具有有相同同元器器件符符號(hào)的的情況況Reportoff-gridobjects：檢查電路路圖中是是否存在在元器件件的引出出端口未未位于電電路圖網(wǎng)網(wǎng)格點(diǎn)的的情況Reportinvalidpackaging：：檢驗(yàn)是否否存在元元器件與與設(shè)置的的封裝類類型,編編號(hào)不匹匹配的情情況Reportallnetnames：在輸出文文件中,列出電電路中所所有的結(jié)結(jié)點(diǎn)名,包括用用戶設(shè)置置的結(jié)點(diǎn)點(diǎn)名以及及capture確定的結(jié)結(jié)點(diǎn)名Reporthierarchicalportsandoffconnectors：在輸出文文件中列列出電路路中所有有的子電電路端口口和端口口連接符符ViewOutput：在完成DRC檢查后,即自動(dòng)動(dòng)調(diào)用文文本編輯輯輸出文文件的內(nèi)內(nèi)容.27ERCMatrixTabSettherulesusedbytheDesignRulesCheckwhentestingconnectionsbetweenpins,hierarchicalblocks,andhierarchicalports.283.2Annotate點(diǎn)擊（（Tools>Annotate），，調(diào)用自動(dòng)動(dòng)排序功功能Scope：Updateentiredesign：更新整個(gè)個(gè)設(shè)計(jì)Updateselection：更新選擇擇部分Action：：Incrementalreferenceupdate：在現(xiàn)有的的基礎(chǔ)上上進(jìn)行增增加排序序Unconditionalreferenceupdate：：無(wú)條件進(jìn)行排排序Resetpartreferenceto“?”：把所有的洗好