存儲(chǔ)器和高速緩存技術(shù)

存儲(chǔ)器和高速緩存技術(shù)第一頁(yè)，共九十八頁(yè)，2022年，8月28日4.1存儲(chǔ)器和存儲(chǔ)器件4.1.1存儲(chǔ)器的分類4.1.2存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)4.1.3選擇存儲(chǔ)器器件的考慮因素4.1.4隨機(jī)存取存儲(chǔ)器RAM4.1.5只讀存儲(chǔ)器ROM4.1.6存儲(chǔ)器在系統(tǒng)中的連接考慮和使用舉例第二頁(yè)，共九十八頁(yè)，2022年，8月28日存儲(chǔ)器是計(jì)算機(jī)(包括微機(jī))硬件系統(tǒng)的重要組成部分，有了存儲(chǔ)器，計(jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。存儲(chǔ)器系統(tǒng)的三項(xiàng)主要性能是指標(biāo)容量、速度和成本。存儲(chǔ)容量是存儲(chǔ)器系統(tǒng)的首要性能指標(biāo)，因?yàn)榇鎯?chǔ)容量越大，則系統(tǒng)能夠保存的信息量就越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能就越強(qiáng)；存儲(chǔ)器的存取速度直接決定了整個(gè)微機(jī)系統(tǒng)的運(yùn)行速度，因此，存取速度也是存儲(chǔ)器系統(tǒng)的重要的性能指標(biāo)；存儲(chǔ)器的成本也是存儲(chǔ)器系統(tǒng)的重要性能指標(biāo)。為了在存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面的指標(biāo)，目前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價(jià)慢速的輔存平均價(jià)格。

1.存儲(chǔ)器的概述第三頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.1存儲(chǔ)器的分類

（1）按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)主要可分為：磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等。2.存儲(chǔ)器分類第四頁(yè)，共九十八頁(yè)，2022年，8月28日（2）按存取方式分類可將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器、只讀存儲(chǔ)器兩種形式。隨機(jī)存儲(chǔ)器RAM(RandomAccessMemory)又稱讀寫存儲(chǔ)器，指能夠通過(guò)指令隨機(jī)地、個(gè)別地對(duì)其中各個(gè)單元進(jìn)行讀/寫操作的一類存儲(chǔ)器。

按照存放信息原理的不同，隨機(jī)存儲(chǔ)器又可分為靜態(tài)和動(dòng)態(tài)兩種。靜態(tài)RAM是以雙穩(wěn)態(tài)元件作為基本的存儲(chǔ)單元來(lái)保存信息的，因此，其保存的信息在不斷電的情況下，是不會(huì)被破壞的；而動(dòng)態(tài)RAM是靠電容的充、放電原理來(lái)存放信息的，由于保存在電容上的電荷，會(huì)隨著時(shí)間而泄露，因而會(huì)使得這種器件中存放的信息丟失，必須定時(shí)進(jìn)行刷新。2.存儲(chǔ)器分類第五頁(yè)，共九十八頁(yè)，2022年，8月28日

在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器。ROM通常用來(lái)存放固定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等。隨著半導(dǎo)體技術(shù)的發(fā)展，只讀存儲(chǔ)器也出現(xiàn)了不同的種類，如可編程的只讀存儲(chǔ)器PROM(ProgrammableROM)，可擦除的可編程的只讀存儲(chǔ)器EPROM(ErasibleProgrammableROM)和EEPROM(ElectricErasibleProgrammableROM)以及掩膜型只讀存儲(chǔ)器MROM(MaskedROM)等，近年來(lái)發(fā)展起來(lái)的快擦型存儲(chǔ)器(F1ashMemory)具有EEPROM的特點(diǎn)。只讀存儲(chǔ)器ROM(Read-OnlyMemory)第六頁(yè)，共九十八頁(yè)，2022年，8月28日

分為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)、緩沖存儲(chǔ)器等，主存儲(chǔ)器又稱為系統(tǒng)的主存或者內(nèi)存，位于系統(tǒng)主機(jī)的內(nèi)部，CPU可以直接對(duì)其中的單元進(jìn)行讀/寫操作；輔存存儲(chǔ)器又稱外存，位于系統(tǒng)主機(jī)的外部，CPU對(duì)其進(jìn)行的存/取操作，必須通過(guò)內(nèi)存才能進(jìn)行；緩沖存儲(chǔ)器位于主存與CPU之間，其存取速度非?？欤鎯?chǔ)容量更小，可用來(lái)解決存取速度與存儲(chǔ)容量之間的矛盾，提高整個(gè)系統(tǒng)的運(yùn)行速度。

另外，還可根據(jù)所存信息是否容易丟失，而把存儲(chǔ)器分成易失性存儲(chǔ)器和非易失性存儲(chǔ)器。如半導(dǎo)體存儲(chǔ)器(DRAM，SRAM)，停電后信息會(huì)丟失，屬易失性；而磁帶和磁盤等磁表面存儲(chǔ)器，屬非易失性存儲(chǔ)器。(3)按在微機(jī)系統(tǒng)中位置分類第七頁(yè)，共九十八頁(yè)，2022年，8月28日存儲(chǔ)器分類表如下所示：存儲(chǔ)器

主存儲(chǔ)器

隨機(jī)存儲(chǔ)器(RAM)

只讀存儲(chǔ)器(ROM)

雙極型半導(dǎo)體存儲(chǔ)器MOS存儲(chǔ)器（靜態(tài)、動(dòng)態(tài)）可編程只讀存儲(chǔ)器PROM可擦除可編程只讀存儲(chǔ)器EPROM，EEPROM掩膜型只讀存儲(chǔ)器MROM輔助存儲(chǔ)器

磁盤(軟盤、硬盤、盤組)存儲(chǔ)器磁帶存儲(chǔ)器

光盤存儲(chǔ)器

緩沖存儲(chǔ)器

第八頁(yè)，共九十八頁(yè)，2022年，8月28日半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細(xì)展開，注意對(duì)比第九頁(yè)，共九十八頁(yè)，2022年，8月28日組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失第十頁(yè)，共九十八頁(yè)，2022年，8月28日一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分組成。1．基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的類型不同。2．存儲(chǔ)體(以圖示講解說(shuō)明)一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放M×N個(gè)二進(jìn)制信息，就需要用M×N個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。4.1.2

存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)第十一頁(yè)，共九十八頁(yè)，2022年，8月28日由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元一般存放8位二進(jìn)制信息，為了加以區(qū)分，我們必須首先為這些存儲(chǔ)單元編號(hào)，即分配給這些存儲(chǔ)單元不同的地址。地址譯碼器的作用就是用來(lái)接受CPU送來(lái)的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀／寫操作。存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。(1)單譯碼

單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。(2)雙譯碼

在雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號(hào)，Y譯碼器輸出列地址選擇信號(hào)。行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。3．地址譯碼器第十二頁(yè)，共九十八頁(yè)，2022年，8月28日譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)3．地址譯碼器(續(xù)）第十三頁(yè)，共九十八頁(yè)，2022年，8月28日4．片選與讀／寫控制電路片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來(lái)講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀／寫操作。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來(lái)形成，而讀/寫控制電路則用來(lái)控制對(duì)芯片的讀/寫操作。5．I/O電路I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來(lái)控制信息的讀出與寫入，必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。4.1.2

存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)第十四頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.2

存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)6．集電極開路或三態(tài)輸出緩沖器為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)輸出緩沖器。7．其它外圍電路對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)，還專門需要一些特殊的外圍電路，如動(dòng)態(tài)RAM中的預(yù)充電及刷新操作控制電路等，這也是存儲(chǔ)器系統(tǒng)的重要組成部分。第十五頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.2

存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)第十六頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.3選擇存儲(chǔ)器器件的考慮因素1.易失性易失性是區(qū)分存儲(chǔ)器種類的重要外部特性之一。易失性是指電源斷開之后，存儲(chǔ)器的內(nèi)容是否丟失。如果某種存儲(chǔ)器在斷電之后，仍能保存其中的內(nèi)容，則為非易失性存儲(chǔ)器（外部存儲(chǔ)器、ROM）；否則，就叫易失性存儲(chǔ)器（RAM）。第十七頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.3選擇存儲(chǔ)器器件的考慮因素2.只讀性只讀性是區(qū)分存儲(chǔ)器種類的又一個(gè)重要特性。如果某個(gè)存儲(chǔ)器中寫入數(shù)據(jù)后，只能被讀出，但不能寫入，那么這種存儲(chǔ)器叫只讀存儲(chǔ)器，即ROM（readonlymemory)；如果一個(gè)存儲(chǔ)器在寫入數(shù)據(jù)后，既可對(duì)它進(jìn)行讀出，又可再對(duì)它修改，那么就叫可讀寫存儲(chǔ)器。第十八頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.3選擇存儲(chǔ)器器件的考慮因素3.存儲(chǔ)容量每個(gè)芯片中的存儲(chǔ)單元的總數(shù)即存儲(chǔ)容量。存儲(chǔ)容量和芯片集成度有關(guān)，也和器件基本單元的工作原理和類型有關(guān)。 內(nèi)存條有8位數(shù)據(jù)寬度的30引線的SIMM（singleinlinememorymodule)、32位數(shù)據(jù)寬度的72引線的SIMM和64位數(shù)據(jù)寬度的168引線DIMM（dualinlinememorymodule)第十九頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.3選擇存儲(chǔ)器器件的考慮因素4.速度存儲(chǔ)器的速度是用存儲(chǔ)器訪問(wèn)時(shí)間來(lái)衡量的。訪問(wèn)時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址信號(hào)到完成操作的時(shí)間。訪問(wèn)時(shí)間的長(zhǎng)短決定于許多因素，主要與制造器件的工藝有關(guān)。當(dāng)前，半導(dǎo)體存儲(chǔ)器主要用兩大類工藝，一類是雙極性的TTL技術(shù)，一類是金屬氧化物半導(dǎo)體MOS技術(shù)，后者又分CMOS和HMOS等技術(shù)第二十頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.3選擇存儲(chǔ)器器件的考慮因素4.功耗在用電池供電的系統(tǒng)中，功耗是非常重要的問(wèn)題。CMOS能夠很好地滿足低功耗要求。但CMOS能夠很好地滿足低功耗要求。但CMOS器件容量較小，并且速度慢。功耗和速度是成正比的。第二十一頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.4隨機(jī)存取存儲(chǔ)器RAMRAM按其結(jié)構(gòu)和工作原理分為靜態(tài)RAM即SRAM（staticRAM)和動(dòng)態(tài)RAM即DRAM（dynamicRAM)。SRAM速度快，不需要刷新，但片容量低，功耗大。DRAM片容量高，但需要刷新，否則其中的信息就會(huì)丟失。第二十二頁(yè)，共九十八頁(yè)，2022年，8月28日1.SRAM4.1.4隨機(jī)存取存儲(chǔ)器RAMSRAM保存信息的機(jī)制是基于雙穩(wěn)態(tài)觸發(fā)器的工作原理，組成雙穩(wěn)態(tài)觸發(fā)器的A、B兩管中，A導(dǎo)通B截止時(shí)為1，反之，A截止B導(dǎo)通時(shí)為0。其內(nèi)部基本電路中，用2個(gè)晶體管構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，2個(gè)晶體管作為負(fù)載電路，還有2個(gè)晶體管用來(lái)控制雙穩(wěn)態(tài)觸發(fā)器。

缺點(diǎn)：容量小、功耗大優(yōu)點(diǎn)：不需要刷新，簡(jiǎn)化了外部電路第二十三頁(yè)，共九十八頁(yè)，2022年，8月28日(a)六管靜態(tài)存儲(chǔ)單元的原理示意圖(b)六管基本存儲(chǔ)電路

第二十四頁(yè)，共九十八頁(yè)，2022年，8月28日2.DRAM（1）DRAM器件DRAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，它將晶體管結(jié)電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。DRAM的基本單元電路簡(jiǎn)單，最簡(jiǎn)單的DRAM單元只需一個(gè)管子構(gòu)成，這使DRAM器件的芯片容量很高，而且功耗低。但是由于電容會(huì)逐漸放電，所以對(duì)DRAM必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷得到補(bǔ)充，也就是刷新。一次刷新過(guò)程實(shí)際上就是對(duì)存儲(chǔ)器進(jìn)行一次讀取、放大和再寫入。第二十五頁(yè)，共九十八頁(yè)，2022年，8月28日動(dòng)態(tài)RAM基本存儲(chǔ)單元它由一個(gè)MOS管T1和位于其柵極上的分布電容c構(gòu)成。當(dāng)柵極電容C上充有電荷時(shí)，表示該存儲(chǔ)單元保存信息“1”。反之，當(dāng)柵極電容上沒(méi)有電荷時(shí)，表示該單元保存信息“0”。由于柵極電容上的充電與放電是兩個(gè)對(duì)立的狀態(tài)，因此，它可以作為一種基本的存儲(chǔ)單元。第二十六頁(yè)，共九十八頁(yè)，2022年，8月28日寫操作：字選擇線為高電平，T1管導(dǎo)通，寫信號(hào)通過(guò)位線存入電容C中讀操作：字選擇線仍為高電平，存儲(chǔ)在電容C上的電荷，通過(guò)T1輸出到數(shù)據(jù)線上，通過(guò)讀出放大器，即可得到所保存的信息。動(dòng)態(tài)RAM基本存儲(chǔ)單元刷新：動(dòng)態(tài)RAM存儲(chǔ)單元實(shí)質(zhì)上是依靠T1管柵極電容的充放電原理來(lái)保存信息的。時(shí)間一長(zhǎng)，電容上所保存的電荷就會(huì)泄漏，造成了信息的丟失。因此，在動(dòng)態(tài)RAM的使用過(guò)程中，必須及時(shí)地向保存“1”的那些存儲(chǔ)單元補(bǔ)充電荷，以維持信息的存在。這一過(guò)程，就稱為動(dòng)態(tài)存儲(chǔ)器的刷新操作第二十七頁(yè)，共九十八頁(yè)，2022年，8月28日Intel2164A是一種64K×1的動(dòng)態(tài)RAM存儲(chǔ)器芯片，它的基本存儲(chǔ)單元就是采用單管存儲(chǔ)電路，其它的典型芯片有Ietel21256/21464等。（2）動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel2164A第二十八頁(yè)，共九十八頁(yè)，2022年，8月28日Intel2164A的內(nèi)部結(jié)構(gòu)

存儲(chǔ)體：64K×1的存儲(chǔ)體由4個(gè)128×128的存儲(chǔ)陣列構(gòu)成；

地址鎖存器：由于Intel2164A采用雙譯碼方式，故其16位地址信息要分兩次送入芯片內(nèi)部。但由于封裝的限制，這16位地址信息必須通過(guò)同一組引腳分兩次接收，因此，在芯片內(nèi)部有一個(gè)能保存8位地址信息的地址鎖存器；

數(shù)據(jù)輸入緩沖器：用以暫存輸入的數(shù)據(jù)；

數(shù)據(jù)輸出緩沖器：用以暫存要輸出的數(shù)據(jù)；第二十九頁(yè)，共九十八頁(yè)，2022年，8月28日

1/4I/O門電路：由行、列地址信號(hào)的最高位控制，能從相應(yīng)的4個(gè)存儲(chǔ)矩陣中選擇一個(gè)進(jìn)行輸入／輸出操作；

行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)；

寫允許時(shí)鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向；

128讀出放大器：與4個(gè)128×128存儲(chǔ)陣列相對(duì)應(yīng)，共有4個(gè)128讀出放大器，它們能接收由行地址選通的4×128個(gè)存儲(chǔ)單元的信息，經(jīng)放大后，再寫回原存儲(chǔ)單元，是實(shí)現(xiàn)刷新操作的重要部分；

1/128行、列譯碼器：分別用來(lái)接收7位的行、列地址，經(jīng)譯碼后，從128×128個(gè)存儲(chǔ)單元中選擇一個(gè)確定的存儲(chǔ)單元，以便對(duì)其進(jìn)行讀/寫操作。Intel2164A的內(nèi)部結(jié)構(gòu)（續(xù)）第三十頁(yè)，共九十八頁(yè)，2022年，8月28日Intel2164A的外部結(jié)構(gòu)Intel2164A是具有16個(gè)引腳的雙列直插式集成電路芯片，其引腳安排如圖4-6所示。?A0~A7：地址信號(hào)的輸入引腳，用來(lái)分時(shí)接收CPU送來(lái)的8位行、列地址；

?RAS

：行地址選通信號(hào)輸入引腳，低電平有效，兼作芯片選擇信號(hào)。當(dāng)RAS為低電平時(shí)，表明芯片當(dāng)前接收的是行地址；

?CAS：列地址選通信號(hào)輸入引腳，低電平有效，表明當(dāng)前正在接收的是列地址(此時(shí)RAS應(yīng)保持為低電平)；?WE

：

寫允許控制信號(hào)輸入引腳，當(dāng)其為低電平時(shí)，執(zhí)行寫操作；否則，執(zhí)行讀操作。?DIN：數(shù)據(jù)輸入引腳；

?DOUT：數(shù)據(jù)輸出引腳；

?VDD：十5V電源引腳；

?Css：地；

?N/C：未用引腳。圖4-6Intel2164A引腳第三十一頁(yè)，共九十八頁(yè)，2022年，8月28日（3）DRAM的刷新和DRAM控制器刷新的方法有多種，但最常用的是“只有行地址有效”的方法，按照這種方法，刷新時(shí)，存儲(chǔ)體的列地址無(wú)效，一次選中存儲(chǔ)體中的一行進(jìn)行刷新。具體執(zhí)行時(shí)，每當(dāng)一個(gè)行地址信號(hào)RAS有效選中某一行時(shí)，該行的所有存儲(chǔ)體單元都分別和讀出放大電路接通，在定時(shí)時(shí)鐘作用下，讀出放大電路分別對(duì)該行存儲(chǔ)單元進(jìn)行一次讀出、放大和重寫，既進(jìn)行刷新。只要在刷新時(shí)限2ms中對(duì)DRAM系統(tǒng)進(jìn)行逐行選中，就可實(shí)現(xiàn)全面刷新。第三十二頁(yè)，共九十八頁(yè)，2022年，8月28日（3）DRAM的刷新和DRAM控制器(續(xù)）為了實(shí)現(xiàn)刷新，DRAM控制器具有如下功能：①時(shí)序功能：DRAM控制器需要按固定的時(shí)序提供行地址選通信號(hào)RAS，為此，用一個(gè)計(jì)數(shù)器產(chǎn)生刷新地址，同時(shí)用一個(gè)刷新定時(shí)器產(chǎn)生刷新請(qǐng)求信號(hào)，以次啟動(dòng)一個(gè)刷新周期，刷新地址和刷新請(qǐng)求信號(hào)聯(lián)合產(chǎn)生行地址選通信號(hào)RAS，每刷新一行，又產(chǎn)生下一個(gè)行地址選通信號(hào)。②地址處理功能：DRAM控制器一方面要在刷新周期中順序提供行地址，以保證在2ms中使所有的DRAM單元都被刷新一次，另一方面，要用一個(gè)多路開關(guān)對(duì)地址進(jìn)行切換，因?yàn)檎Ｗx寫時(shí)，行地址和列地址來(lái)自地址總線，刷新時(shí)只有來(lái)自刷新地址計(jì)數(shù)器的行地址而沒(méi)有列地址，總線地址則被封鎖。③仲裁功能：當(dāng)來(lái)自CPU對(duì)內(nèi)存的正常讀寫請(qǐng)求和來(lái)自刷新電路的刷新請(qǐng)求同時(shí)出現(xiàn)時(shí)，仲裁電路要作出仲裁，原則上，CPU的讀寫請(qǐng)求優(yōu)先于刷新請(qǐng)求。內(nèi)部的“讀寫和刷新的仲裁和切換”電路一方面會(huì)實(shí)現(xiàn)仲裁功能，另一方面完成總線地址和刷新地址之間的切換。第三十三頁(yè)，共九十八頁(yè)，2022年，8月28日（3）DRAM的刷新和DRAM控制器(續(xù)）刷新定時(shí)器刷新地址計(jì)數(shù)器控制邏輯電路地址譯碼和行/列地址切換地址總線控制總線讀寫地址控制信號(hào)讀寫和刷新的仲裁和切換時(shí)序發(fā)生器RAS0~RASnCAS0~CASnWE其他信號(hào)刷新周期啟動(dòng)刷新請(qǐng)求刷新地址圖4.2DRAM控制器的原理圖第三十四頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.5只讀存儲(chǔ)器ROM指在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器，在不斷發(fā)展變化的過(guò)程中，也產(chǎn)生了掩模型ROM、可編程只讀性PROM、可擦出可編程EPROM、EEPROM、閃爍存儲(chǔ)器FLASH等各種不同類型。ROM器件有兩個(gè)顯著的優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，所以位密度比可讀寫存儲(chǔ)器高。具有非易失性，所以可靠性高。第三十五頁(yè)，共九十八頁(yè)，2022年，8月28日。如圖4-11所示，是一個(gè)簡(jiǎn)單的4×4位的MOSROM存儲(chǔ)陣列，采用單譯碼方式。這時(shí)，有兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個(gè)字，此時(shí)位線的輸出即為這個(gè)字的每一位。此時(shí)，若有管子與其相連（如位線1和位線4），則相應(yīng)的MOS管就導(dǎo)通，這些位線的輸出就是低電表平，表示邏輯“0”；而沒(méi)有管子與其相連的位線（如位線2和位線3），則輸出就是高電平，表示邏輯“1”。一、掩膜型ROM

掩膜型ROM中的信息是廠家根據(jù)用戶給定的程序或數(shù)據(jù)對(duì)芯片掩膜進(jìn)行二次光刻而決定的。根據(jù)制造技術(shù)，掩膜型ROM又可分為MOS型和雙極性兩種。MOS型功耗小，但速度比較慢，微型機(jī)系統(tǒng)中用的ROM主要是這種類型。雙極性速度比MOS型快，但功耗大，只用在速度較高的系統(tǒng)中。圖4-11簡(jiǎn)單的4×4位的MOSROM存儲(chǔ)陣列第三十六頁(yè)，共九十八頁(yè)，2022年，8月28日

掩膜ROM的存儲(chǔ)單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來(lái)了，這給使用者帶來(lái)了不便。為了解決這個(gè)矛盾，設(shè)計(jì)制造了一種可由用戶通過(guò)簡(jiǎn)易設(shè)備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。PROM的類型有多種，我們以二極管破壞型PROM為例來(lái)說(shuō)明其存儲(chǔ)原理。這種PROM存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過(guò)專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，造成這個(gè)PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時(shí)，此位就意味著寫入了“1”。讀出的操作同掩模ROM。

二、可編程的ROM（PROM）第三十七頁(yè)，共九十八頁(yè)，2022年，8月28日二、可編程的ROM（PROM）（續(xù)）除此之外，還有一種熔絲式PROM，用戶編程時(shí)，靠專用寫入電路產(chǎn)生脈沖電流，來(lái)燒斷指定的熔絲，以達(dá)到寫入“1”的目的。對(duì)PROM來(lái)講，這個(gè)寫入的過(guò)程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。第三十八頁(yè)，共九十八頁(yè)，2022年，8月28日與普通的P溝道增強(qiáng)型MOS電路相似，這種EPROM電路在N型的基片上擴(kuò)展了兩個(gè)高濃度的P型區(qū)，分別引出源極（S）和漏極(D)，在源極與漏極之間有一個(gè)由多晶硅做成的柵極，但它是浮空的，被絕緣物SiO2所包圍。在芯片制作完成時(shí)，每個(gè)單元的浮動(dòng)?xùn)艠O上都沒(méi)有電荷，所以管子內(nèi)沒(méi)有導(dǎo)電溝道，源極與漏極之間不導(dǎo)電，其相應(yīng)的等效電路如圖4-12(b)所示，此時(shí)表示該存儲(chǔ)單元保存的信息為“1”?？刹脸删幊痰腞OM又稱為EPROM。它的基本存儲(chǔ)單元的結(jié)構(gòu)和工作原理如圖4-12所示。三、可擦除、可編程的ROM（EPROM）1．基本存儲(chǔ)電路

圖4-12P溝道EPROM結(jié)構(gòu)示意圖第三十九頁(yè)，共九十八頁(yè)，2022年，8月28日向該單元寫入信息“0”：在漏極和源極（即S）之間加上十25v的電壓，同時(shí)加上編程脈沖信號(hào)(寬度約為50ns)，所選中的單元在這個(gè)電壓的作用下，漏極與源極之間被瞬時(shí)擊穿，就會(huì)有電子通過(guò)SiO2絕緣層注入到浮動(dòng)?xùn)?。在高壓電源去除之后，因?yàn)楦?dòng)?xùn)疟籗iO2絕緣層包圍，所以注入的電子無(wú)泄漏通道，浮動(dòng)?xùn)艦樨?fù)，就形成了導(dǎo)電溝道，從而使相應(yīng)單元導(dǎo)通，此時(shí)說(shuō)明將0寫入該單元。清除存儲(chǔ)單元中所保存的信息：必須用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)?，使?fù)電荷獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也就不存在了。由這種存儲(chǔ)單元所構(gòu)成的ROM存儲(chǔ)器芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射l5~20分鐘。1．基本存儲(chǔ)電路（續(xù)）

第四十頁(yè)，共九十八頁(yè)，2022年，8月28日Intel2716是一種2K×8的EPROM存儲(chǔ)器芯片，雙列直插式封裝，24個(gè)引腳，其最基本的存儲(chǔ)單元，就是采用如上所述的帶有浮動(dòng)?xùn)诺腗OS管，其它的典型芯片有Ietel2732/27128/27512等。芯片的內(nèi)部結(jié)構(gòu)Intel2716存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖如圖所示，其主要組成部分包括：2．EPROM芯片Intel2716(a)引腳分配圖(b)內(nèi)部結(jié)構(gòu)框圖?存儲(chǔ)陣列：Intel2716存儲(chǔ)器芯片的存儲(chǔ)陣列由2K×8個(gè)帶有浮動(dòng)?xùn)诺腗OS管構(gòu)成，共可保存2K×8位二進(jìn)制信息；?X譯碼器：又稱為行譯碼器，可對(duì)7位行地址進(jìn)行譯碼；?Y譯碼器：又稱為列譯碼器，可對(duì)4位列地址進(jìn)行譯碼；?輸出允許、片選和編程邏輯：實(shí)現(xiàn)片選及控制信息的讀/寫；?數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖。圖4-13第四十一頁(yè)，共九十八頁(yè)，2022年，8月28日Intel2716具有24個(gè)引腳，其引腳分配如圖4-13(a)所示，各引腳的功能如下：?Al0~A0：地址信號(hào)輸入引腳，可尋址芯片的2K個(gè)存儲(chǔ)單元；?O7~O0：

雙向數(shù)據(jù)信號(hào)輸入輸出引腳；?CE：片選信號(hào)輸入引腳，低電平有效，只有當(dāng)該引腳轉(zhuǎn)入低電平時(shí)，才能對(duì)相應(yīng)的芯片進(jìn)行操作；?OE：數(shù)據(jù)輸出允許控制信號(hào)引腳，輸入，低電平有效，用以允許數(shù)據(jù)輸出；?Vcc：+5v電源，用于在線的讀操作；?VPP：+25v電源，用于在專用裝置上進(jìn)行寫操作；?GND：地。(2)芯片的外部結(jié)構(gòu)：第四十二頁(yè)，共九十八頁(yè)，2022年，8月28日3．EPROM芯片Intel2764A12~A0D7~D0PGMCEVppVcc2764引腳含義A12~A0地址輸入D7~D0數(shù)據(jù)CE片選PGM編程Vpp、Vcc電壓輸入第四十三頁(yè)，共九十八頁(yè)，2022年，8月28日EPROM在初始狀態(tài)下，所有的數(shù)位均為“1”，寫入時(shí)，只能將“1”改變?yōu)椤?”，用紫外線光源抹除時(shí)，才能將“0”變?yōu)椤?”。EPROM通常有幾種工作方式，既讀方式、編程方式和校驗(yàn)方式。

讀方式就是對(duì)已經(jīng)寫入數(shù)據(jù)的EPROM進(jìn)行讀取，這和一般存儲(chǔ)器的讀操作一樣，Vpp和Vcc接5V電壓，當(dāng)片選信號(hào)CE和地址信號(hào)有效時(shí)，即可實(shí)現(xiàn)讀操作。

編程方式就是對(duì)EPROM進(jìn)行寫操作，此時(shí)，Vcc仍加5V電壓，Vpp引腳按廠家要求加上21~25V的電壓，CE為高電平，從A12~A0端輸入要編程的單元的地址，在D7~D0端輸入數(shù)據(jù)，這時(shí)，再在PGM端加上5V編程脈沖，便可進(jìn)行編程。

校驗(yàn)方式總是與編程方式配合使用的，以便在每次寫入1個(gè)數(shù)據(jù)字節(jié)后，緊接著將寫入的數(shù)據(jù)讀出，去檢查寫入的信息是否正確。在校驗(yàn)方式下，Vpp和Vcc與編程方式時(shí)候的接法一樣，CE端為低電平，編程脈沖端也是低電平。第四十四頁(yè)，共九十八頁(yè)，2022年，8月28日四、電可擦除可編程序的ROM(ElectronicErasibleProgrammableROM)EPROM盡管可以擦除后重新編程，但擦除時(shí)需用紫外線光源，使用起來(lái)仍然不太方便?，F(xiàn)在常用一種可用電擦除的可編程的ROM，簡(jiǎn)稱為E2PROM。E2PROM通常有4種工作方式，即讀方式、寫方式、字節(jié)擦除方式和整體擦除方式。

讀方式是E2PROM最常用的工作方式，如同對(duì)普通ROM的操作，用來(lái)讀取其中的信息；寫方式，對(duì)E2PROM進(jìn)行編程；字節(jié)擦除方式下，可以擦除某個(gè)指定的字節(jié)；整體擦除方式下，使整片E2PROM中的內(nèi)容全部擦除。第四十五頁(yè)，共九十八頁(yè)，2022年，8月28日五、快擦型存儲(chǔ)器(F1ashMemory)快擦型存儲(chǔ)器又稱閃爍存儲(chǔ)器，它是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，它以性能好、功耗低、體積小、重量輕等特點(diǎn)活躍于便攜機(jī)(膝上型、筆記本型等)存儲(chǔ)器市場(chǎng)，但價(jià)格較貴?？觳列痛鎯?chǔ)器具有EEPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與DRAM相似，而寫時(shí)間與磁盤驅(qū)動(dòng)器相當(dāng)?？觳列痛鎯?chǔ)器有5V或12V兩種供電方式。對(duì)于便攜機(jī)來(lái)講，用5V電源更為合適?？觳列痛鎯?chǔ)器操作簡(jiǎn)便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制?？觳列痛鎯?chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM，尤其是對(duì)于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤驅(qū)動(dòng)器的要求，同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫入最新版本的操作系統(tǒng)。快擦型存儲(chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。典型的芯片有27F256/28F016/28F020等。第四十六頁(yè)，共九十八頁(yè)，2022年，8月28日習(xí)題與思考：1．試說(shuō)明存儲(chǔ)器系統(tǒng)的主要性能指標(biāo)。2．存儲(chǔ)器的哪一部分用來(lái)存儲(chǔ)程序指令及像常數(shù)和查找表一類的固定不變的信息？哪一部分用來(lái)存儲(chǔ)經(jīng)常改變的數(shù)據(jù)？3．術(shù)語(yǔ)“非易失性存儲(chǔ)器”是什么意思？PROM和EPROM分別代表什么意思？4．微型計(jì)算機(jī)中常用的存儲(chǔ)器有哪些類型？它們各有何特點(diǎn)？分別適用于哪些場(chǎng)合？5．試比較靜態(tài)RAM和動(dòng)態(tài)RAM的優(yōu)缺點(diǎn)，并說(shuō)明有何種方法可解決掉電時(shí)動(dòng)態(tài)RAM6．計(jì)算機(jī)的電源掉電后再接電時(shí)（系統(tǒng)中無(wú)掉電保護(hù)裝置），存儲(chǔ)在各類存儲(chǔ)器中的信息是否仍能保存？試從各類存儲(chǔ)器的基本原理上來(lái)分析說(shuō)明。7．“ROM是只讀存儲(chǔ)器”這種說(shuō)法正確嗎？正確的說(shuō)法應(yīng)該怎樣？8．試從ROM器件的發(fā)展過(guò)程，說(shuō)明讀、寫之間的辯證關(guān)系。第四十七頁(yè)，共九十八頁(yè)，2022年，8月28日4.1.6

存儲(chǔ)器在系統(tǒng)中的連接考慮和使用舉例1.存儲(chǔ)器和CPU的連接考慮存儲(chǔ)器和CPU之間通過(guò)地址線、數(shù)據(jù)線和控制線實(shí)現(xiàn)連接時(shí)，要考慮如下幾個(gè)問(wèn)題。（1）高速CPU和較低速度存儲(chǔ)器之間的速度匹配問(wèn)題。（2）CPU總線的負(fù)載能力問(wèn)題。（3）片選信號(hào)和行地址、列地址的產(chǎn)生機(jī)制。第四十八頁(yè)，共九十八頁(yè)，2022年，8月28日2.SRAM的使用舉例BAOET芯片允許信號(hào)邏輯電路地址譯碼器BAOET寫脈沖發(fā)生器延遲MRDCMWTCD7~D0D7~D0A19~A14A12A13A11~A0D7~D0WECECE0CE1CE2CE3A11~A0模塊選擇讀寫控制8286（2片）82864KX8b靜態(tài)RAM第四十九頁(yè)，共九十八頁(yè)，2022年，8月28日3.DRAM和DRAM控制器的使用舉例第五十頁(yè)，共九十八頁(yè)，2022年，8月28日第五十一頁(yè)，共九十八頁(yè)，2022年，8月28日第五十二頁(yè)，共九十八頁(yè)，2022年，8月28日4.2微型機(jī)系統(tǒng)中存儲(chǔ)器的體系結(jié)構(gòu)4.2.1層次化的存儲(chǔ)器體系結(jié)構(gòu)微型計(jì)算機(jī)系統(tǒng)中，整個(gè)存儲(chǔ)器體系采用層次化結(jié)構(gòu)。這種層次化結(jié)構(gòu)不但出現(xiàn)在存儲(chǔ)器總體結(jié)構(gòu)中，也出現(xiàn)在內(nèi)存結(jié)構(gòu)中。第五十三頁(yè)，共九十八頁(yè)，2022年，8月28日1.層次化總體結(jié)構(gòu)

層次化：把各種速度不同、容量不同、存儲(chǔ)技術(shù)也可能不同的存儲(chǔ)設(shè)備分為幾層，通過(guò)硬件和管理軟件組成一個(gè)既有足夠大的空間又能保證滿足CPU存取速度要求而且價(jià)格適中的整體。這樣的存儲(chǔ)器具有最好的性能價(jià)格比。第五十四頁(yè)，共九十八頁(yè)，2022年，8月28日1.層次化總體結(jié)構(gòu)分層結(jié)構(gòu)思想：用Cache、內(nèi)存和輔存來(lái)構(gòu)成層次式的存儲(chǔ)器，按使用頻度將數(shù)據(jù)分為不同的檔次分放在不同的存儲(chǔ)器中，不同層次的存儲(chǔ)器之間可以互相傳輸。第五十五頁(yè)，共九十八頁(yè)，2022年，8月28日1.層次化總體結(jié)構(gòu)Cache是速度最快的存儲(chǔ)器，是靜態(tài)RAM類型，存取速度和CPU的速度相匹配，但價(jià)格也較高，且容量較小。CPU運(yùn)行過(guò)程中，自動(dòng)將當(dāng)前要運(yùn)行的指令和數(shù)據(jù)裝入Cache。Cache的內(nèi)容是不斷更新的，CPU所需要的信息都可以在Cache中找到，只有較少數(shù)情況下，CPU需通過(guò)訪問(wèn)DRAM來(lái)獲得當(dāng)前所要的信息。第五十六頁(yè)，共九十八頁(yè)，2022年，8月28日1.層次化總體結(jié)構(gòu)內(nèi)存由DRAM構(gòu)成，速度比Cache慢，但容量較大。輔助存儲(chǔ)器即外存（如軟盤、硬盤和光盤），速度比內(nèi)存慢得多，但容量比內(nèi)存大得多。

為了使Cache、內(nèi)存和輔存構(gòu)成協(xié)調(diào)工作的存儲(chǔ)體系，采用虛擬存儲(chǔ)技術(shù)來(lái)實(shí)現(xiàn)內(nèi)存和輔存之間的映射，采用高速緩沖技術(shù)來(lái)實(shí)現(xiàn)Cache和內(nèi)存之間的映射。第五十七頁(yè)，共九十八頁(yè)，2022年，8月28日?qǐng)D4.7存儲(chǔ)器的層次化總體結(jié)構(gòu)CPU寄存器組Cache片內(nèi)片外內(nèi)部存儲(chǔ)器（DRAMSRAM）輔助存儲(chǔ)器（軟盤硬盤光盤）CPU芯片中主機(jī)系統(tǒng)中外部設(shè)備第五十八頁(yè)，共九十八頁(yè)，2022年，8月28日2.內(nèi)存的分區(qū)結(jié)構(gòu)基本內(nèi)存區(qū)00000HA0000H100000HFFFFFH高端內(nèi)存區(qū)640KB擴(kuò)充內(nèi)存區(qū)384KB擴(kuò)展內(nèi)存區(qū)第五十九頁(yè)，共九十八頁(yè)，2022年，8月28日2.內(nèi)存的分區(qū)結(jié)構(gòu)（1）基本內(nèi)存區(qū)基本內(nèi)存區(qū)主要供DOS操作系統(tǒng)使用，其中容納了DOS操作系統(tǒng)、DOS運(yùn)行需要的系統(tǒng)數(shù)據(jù)、驅(qū)動(dòng)程序以及中斷向量表等?；緝?nèi)存區(qū)為640K，從00000H9FFFFH。用戶程序驅(qū)動(dòng)程序DOS系統(tǒng)區(qū)DOS數(shù)據(jù)區(qū)中斷向量區(qū)00000H9FFFFH第六十頁(yè)，共九十八頁(yè)，2022年，8月28日2.內(nèi)存的分區(qū)結(jié)構(gòu)（2）高端內(nèi)存區(qū)高端內(nèi)存區(qū)留給系統(tǒng)ROM和外部設(shè)備的適配卡緩沖區(qū)使用。大小為384KB，地址范圍為A0000HFFFFFH。A0000HBFFFFH共128KB為顯示存儲(chǔ)區(qū)，對(duì)應(yīng)顯示適配器上的VRAM，用來(lái)存放顯示信息；C0000HDFFFFH共128KB為I/O卡保留區(qū)，用作顯卡擴(kuò)展驅(qū)動(dòng)ROM、網(wǎng)卡緩沖區(qū)、硬盤控制器緩沖區(qū)等；E0000HEFFFFH共64KB為保留區(qū)；F0000HFFFFFH共64KB為系統(tǒng)ROMBIOS。第六十一頁(yè)，共九十八頁(yè)，2022年，8月28日2.內(nèi)存的分區(qū)結(jié)構(gòu)（3）擴(kuò)充內(nèi)存區(qū)利用內(nèi)存擴(kuò)充卡來(lái)擴(kuò)大內(nèi)存空間，現(xiàn)已不使用。（4）擴(kuò)展內(nèi)存區(qū)指1MB以上但不是通過(guò)內(nèi)存擴(kuò)充卡映射來(lái)獲得的內(nèi)存空間。從100000H開始，32位地址線的可達(dá)4GB，36位地址線高達(dá)64GB。第六十二頁(yè)，共九十八頁(yè)，2022年，8月28日4.3高速緩沖技術(shù)4.3.1Cache概述一、問(wèn)題的提出微機(jī)系統(tǒng)中的內(nèi)部存儲(chǔ)器通常采用動(dòng)態(tài)RAM構(gòu)成，具有價(jià)格低，容量大的特點(diǎn)，但由于動(dòng)態(tài)RAM采用MOS管電容的充放電原理來(lái)表示與存儲(chǔ)信息，其存取速度相對(duì)于CPU的信息處理速度來(lái)說(shuō)較低。這就導(dǎo)致了兩者速度的不匹配，也就是說(shuō)，慢速的存儲(chǔ)器限制了高速CPU的性能，影響了微機(jī)系統(tǒng)的運(yùn)行速度，并限制了計(jì)算機(jī)性能的進(jìn)一步發(fā)揮和提高。高速緩沖存儲(chǔ)器就是在這種情況下產(chǎn)生的。第六十三頁(yè)，共九十八頁(yè)，2022年，8月28日二、存儲(chǔ)器訪問(wèn)的局部性微機(jī)系統(tǒng)進(jìn)行信息處理的過(guò)程就是執(zhí)行程序的過(guò)程，這時(shí)，CPU需要頻繁地與內(nèi)存進(jìn)行數(shù)據(jù)交換，包括取指令代碼及數(shù)據(jù)的讀寫操作。通過(guò)對(duì)大量典型程序的運(yùn)行情況分析結(jié)果表明，在一個(gè)較短的時(shí)間內(nèi)，取指令代碼的操作往往集中在存儲(chǔ)器邏輯地址空間的很小范圍內(nèi)（因?yàn)樵诙鄶?shù)情況下，指令是順序執(zhí)行的，因此指令代碼地址的分布就是連續(xù)的，再加上循環(huán)程序段和子程序段都需要重復(fù)執(zhí)行多次，因此對(duì)這些局部存儲(chǔ)單元的訪問(wèn)就自然具有時(shí)間上集中分布的傾向）；數(shù)據(jù)讀寫操作的這種集中性傾向雖不如取指令代碼那么明顯，但對(duì)數(shù)組的存儲(chǔ)和訪問(wèn)以及工作單元的選擇也可以使存儲(chǔ)器單元相對(duì)集中。這種對(duì)局部范圍的存儲(chǔ)器單元的防問(wèn)比較頻繁，而對(duì)此范圍以外的存儲(chǔ)單元訪問(wèn)相對(duì)甚少的現(xiàn)象，稱為程序訪問(wèn)的局部性。4.3.1Cache概述第六十四頁(yè)，共九十八頁(yè)，2022年，8月28日三、Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)為了解決存儲(chǔ)器系統(tǒng)的容量、存取速度及單位成本之間的矛盾，可以采用Cache-主存存儲(chǔ)結(jié)構(gòu)，即在主存和CPU之間設(shè)置高速緩沖存儲(chǔ)器Cache，把正在執(zhí)行的指令代碼單元附近的一部分指令代碼或數(shù)據(jù)從主存裝入Cache中，供CPU在一段時(shí)間內(nèi)使用，由于存儲(chǔ)器訪問(wèn)的局部性，在一定容量Cache的條件下，我們可以做到使CPU大部分取指令代碼及進(jìn)行數(shù)據(jù)讀寫的操作都只要通過(guò)訪問(wèn)Cache，而不是訪問(wèn)主存而實(shí)現(xiàn)。4.3.1Cache概述第六十五頁(yè)，共九十八頁(yè)，2022年，8月28日優(yōu)點(diǎn)：

Cache的讀寫速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高；Cache的容量相對(duì)主存來(lái)說(shuō)并不是太大，所以整個(gè)存儲(chǔ)器系統(tǒng)的成本并沒(méi)有上升很多。采用了Cache-主存存儲(chǔ)結(jié)構(gòu)以后，整個(gè)存儲(chǔ)器系統(tǒng)的容量及單位成本能夠主存相當(dāng)，而存取速度可以與Cache的讀寫速度相當(dāng)，這就很好地解決了存儲(chǔ)器系統(tǒng)的上述三個(gè)方面性能之間的矛盾。4.3.1Cache概述第六十六頁(yè)，共九十八頁(yè)，2022年，8月28日?qǐng)D4.14Cache系統(tǒng)的框圖CPU高速緩存(Cache)高速緩存控制器主存DRAM高速緩存系統(tǒng)第六十七頁(yè)，共九十八頁(yè)，2022年，8月28日三、Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)一個(gè)Cache系統(tǒng)包含三個(gè)部分：Cache模塊，既CPU和較慢速主存之間的SRAM；主存，即較慢速DRAM；Cache控制器，用來(lái)對(duì)Cache系統(tǒng)進(jìn)行控制。第六十八頁(yè)，共九十八頁(yè)，2022年，8月28日?qǐng)D4.15Cache存儲(chǔ)系統(tǒng)基本結(jié)構(gòu)

第六十九頁(yè)，共九十八頁(yè)，2022年，8月28日在主存—Cache存儲(chǔ)體系中，所有的程序代碼和數(shù)據(jù)仍然都存放在主存中，Cache存儲(chǔ)器只是在系統(tǒng)運(yùn)行過(guò)程中，動(dòng)態(tài)地存放了主存中的一部分程序塊和數(shù)據(jù)塊的副本，這是一種以塊為單位的存儲(chǔ)方式。塊的大小稱為“塊長(zhǎng)”，塊長(zhǎng)一般取一個(gè)主存周期所能調(diào)出的信息長(zhǎng)度。三、Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)第七十頁(yè)，共九十八頁(yè)，2022年，8月28日Cache控制器(見圖)，Cache控制器將來(lái)自CPU的數(shù)據(jù)讀寫請(qǐng)求，轉(zhuǎn)向Cache存儲(chǔ)器，如果數(shù)據(jù)在Cache中，則CPU對(duì)Cache進(jìn)行讀寫操作，稱為一次命中。命中時(shí)，CPU從Cache中讀(寫)數(shù)據(jù)。由于Cache速度與CPU速度相匹配，因此不需要插入等待狀態(tài)，故CPU處于零等待狀態(tài)，也就是說(shuō)也就是說(shuō)CPU與Cache達(dá)到了同步，因此，有時(shí)稱高速緩存為同步Cache；若數(shù)據(jù)不在Cache中，則CPU對(duì)主存操作，稱為一次失敗。失敗時(shí)，CPU必須在其總線周期中插入等待周期TW。三、Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)第七十一頁(yè)，共九十八頁(yè)，2022年，8月28日命中率指CPU所要訪問(wèn)的信息在Cache中的比率，相應(yīng)地將所要訪問(wèn)的信息不在Cache中的比率稱為失效率。Cache的命中率除了與Cache的容量有關(guān)外，還與Cache的控制算法和Cache的組織方式有關(guān)。

目前，Cache存儲(chǔ)器容量主要有256KB和512KB等。這些大容量的Cache存儲(chǔ)器，使CPU訪問(wèn)Cache的命中率高達(dá)90％至99％，大大提高了CPU訪問(wèn)數(shù)據(jù)的速度，提高了系統(tǒng)的性能。

四、Cache-主存存儲(chǔ)結(jié)構(gòu)的命中率第七十二頁(yè)，共九十八頁(yè)，2022年，8月28日CPU內(nèi)部的Cache與主機(jī)板上的Cache就形成兩級(jí)Cache結(jié)構(gòu)。CPU工作時(shí)，首先在第一級(jí)Cache(微處理器內(nèi)的Cache)中查找數(shù)據(jù)，如果找不到，則在第二級(jí)Cache(主機(jī)板上的Cache)中查找，若數(shù)據(jù)在第二級(jí)Cache中，Cache控制器在傳輸數(shù)據(jù)的同時(shí)，修改第一級(jí)Cache；如果數(shù)據(jù)既不在第一級(jí)Cache也不在第二級(jí)Cache中，Cache控制器則從主存中獲取數(shù)據(jù)，同時(shí)將數(shù)據(jù)提供給CPU并修改兩級(jí)Cache。兩級(jí)Cache結(jié)構(gòu)，提高了命中率，加快了處理速度，使CPU對(duì)Cache的操作命中率高達(dá)98％以上。如圖所示給出了主板上Cache存儲(chǔ)器系統(tǒng)的基本結(jié)構(gòu)。五、兩級(jí)Cache-主存存儲(chǔ)結(jié)構(gòu)第七十三頁(yè)，共九十八頁(yè)，2022年，8月28日1．讀操作當(dāng)CPU發(fā)出讀操作命令時(shí)，要根據(jù)它產(chǎn)生的主存地址分兩種情形：一種是需要的數(shù)據(jù)已在Cache存儲(chǔ)器中，那么只需直接訪問(wèn)Cache存儲(chǔ)器，從對(duì)應(yīng)單元中讀取信息到數(shù)據(jù)總線；另一種是所需要的數(shù)據(jù)尚未裝入Cache存儲(chǔ)器，CPU在從主存讀取信息的同時(shí)，由Cache替換部件把該地址所在的那塊存儲(chǔ)內(nèi)容從主存拷貝到Cache中。Cache存儲(chǔ)器中保存的字塊是主存相應(yīng)字塊的副本。2．寫操作當(dāng)CPU發(fā)出寫操作命令時(shí)，也要根據(jù)它產(chǎn)生的主存地址分兩種情形：

其一，命中時(shí)，不但要把新的內(nèi)容寫入Cache存儲(chǔ)器中，必須同時(shí)寫入主存，使主存和Cache內(nèi)容同時(shí)修改，保證主存和副本內(nèi)容一致，這種方法稱寫直達(dá)法或稱通過(guò)式寫(Write-through，簡(jiǎn)稱通寫法)。其二，未命中時(shí)，許多微機(jī)系統(tǒng)只向主存寫入信息，而不必同時(shí)把這個(gè)地址單元所在的主存中的整塊內(nèi)容調(diào)入Cache存儲(chǔ)器。六、Cache的基本操作第七十四頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.2Cache的組織方式我們知道，主存與Cache之間的信息交換，是以數(shù)據(jù)塊的形式來(lái)進(jìn)行的，為了把信息從主存調(diào)入Cache，必須應(yīng)用某種函數(shù)把主存塊映象到Cache塊，稱作地址映象。當(dāng)信息按這種映象關(guān)系裝入Cache后，系統(tǒng)在執(zhí)行程序時(shí)，應(yīng)將主存地址變換為Cache地址，這個(gè)變換過(guò)程叫做地址變換（由于Cache的存儲(chǔ)空間較小，因此，Cache中的一個(gè)存儲(chǔ)塊要與主存中的若干個(gè)存儲(chǔ)塊相對(duì)應(yīng)，即若干個(gè)主存塊將映象到同一個(gè)Cache塊）。根據(jù)不同的地址對(duì)應(yīng)方法，地址映象的方式通常有直接映象、全相聯(lián)映象和組相聯(lián)映象三種。第七十五頁(yè)，共九十八頁(yè)，2022年，8月28日每個(gè)主存塊映象到Cache中的一個(gè)指定塊的方式稱為直接映象。在直接映象方式下，主存中某一特定存儲(chǔ)塊只可調(diào)入Cache中的一個(gè)指定位置，如果主存中另一個(gè)存儲(chǔ)塊也要調(diào)入該位置，則將發(fā)生沖突。1．直接映象第七十六頁(yè)，共九十八頁(yè)，2022年，8月28日1．直接映象（續(xù)）地址映象的方法：將主存塊地址對(duì)Cache的塊號(hào)取模，即可得到Cache中的塊地址，這相當(dāng)于將主存的空間按Cache的大小進(jìn)行分區(qū)，每區(qū)內(nèi)相同的塊號(hào)映象到Cache中相同的塊的位置。一般來(lái)說(shuō)，如果Cache被分成2N塊，主存被分成同樣大小的2M塊，

則主存與Cache中塊的對(duì)應(yīng)關(guān)系如圖所示。

第七十七頁(yè)，共九十八頁(yè)，2022年，8月28日直接映象函數(shù)可定義為：j＝imod2N

其中j是Cache中的塊號(hào)；i是主存中的塊號(hào)。在這種映象方式中，主存的第0塊，第2N塊，第2N+l塊，…，只能映象到Cache的第0塊，而主存的第1塊，第2N十l塊，第2N+1十1塊，…，只能映象到Cache的第1塊，依次類推。例如，一個(gè)Cache的大小為2K字，每個(gè)塊為16字，這樣Cache中共有128個(gè)塊。假設(shè)主存的容量是256K字，則共有16384個(gè)塊。主存的地址碼將有18位。在直接映象方式下，主存中的第1~128塊映象到Cache中的第1~128塊，第129塊則映象到Cache中的第1塊，第130塊映象到Cache中的第2塊，依次類推。直接映象函數(shù)的優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單，缺點(diǎn)是不夠靈活，尤其是當(dāng)程序往返訪問(wèn)兩個(gè)相互沖突的塊中的數(shù)據(jù)時(shí)，Cache的命中率將急劇下降。1．直接映象（續(xù)）第七十八頁(yè)，共九十八頁(yè)，2022年，8月28日如圖所示，它允許主存中的每一個(gè)字塊映象到Cache存儲(chǔ)器的任何一個(gè)字塊位置上，也允許從確實(shí)已被占滿的Cache存儲(chǔ)器中替換出任何一個(gè)舊字塊當(dāng)訪問(wèn)一個(gè)塊中的數(shù)據(jù)時(shí)，塊地址要與Cache塊表中的所有地址標(biāo)記進(jìn)行比較以確定是否命中。在數(shù)據(jù)塊調(diào)入時(shí)，存在著一個(gè)比較復(fù)雜的替換策略問(wèn)題，即決定將數(shù)據(jù)塊調(diào)入Cache中什么位置，將Cache中哪一塊數(shù)據(jù)調(diào)出到主存。全相聯(lián)方法塊沖突的概率低，Cache的利用率高，是一種最理想的解決方案，但全相聯(lián)Cache中塊表查找的速度慢，由于Cache的速度要求高，因此全部比較和替換策略都要用硬件實(shí)現(xiàn)，控制復(fù)雜，實(shí)現(xiàn)起來(lái)也比較困難。2．全相聯(lián)映象第七十九頁(yè)，共九十八頁(yè)，2022年，8月28日組相聯(lián)映象方式是全相聯(lián)映象和直接映象的一種折衷方案。這種方法將存儲(chǔ)空間分成若干組，各組之間是直接映象，而組內(nèi)各塊之間則是全相聯(lián)映象。如圖所示，在組相聯(lián)映象方式下，主存中存儲(chǔ)塊的數(shù)據(jù)可調(diào)入Cache中一個(gè)指定組內(nèi)的任意塊中。它是上述兩種映象方式的一般形式，如果組的大小為1時(shí)就變成了直接映象；如果組的大小為整個(gè)Cache的大小時(shí)就變成了全相聯(lián)映象。3．組相聯(lián)映象第八十頁(yè)，共九十八頁(yè)，2022年，8月28日例如，把Cache子塊分成2C組，每組包含2R個(gè)字塊，那么，主存字塊MM(i)(0≤i≤2M-1)可以用下列映象函數(shù)映象到Cache字塊MN(j)(0≤j≤2N-1)上：j＝(imod2C)×2R十k(0≤k≤2R-1)例如，設(shè)C＝3位，R＝1位，考慮主存字塊15可映象到Cache的哪一個(gè)字塊中。根據(jù)公式，可得：j＝(imod2C)×2R十k＝(15mod23)×21十k＝7×2十k＝14十k又：0≤k≤2R-1＝21-1＝1即：k＝0或1代入得j＝14(k＝0)或15(k＝1)。所以主存模塊15可映象到Cache字塊14或15，在第7組。同樣可計(jì)算出主存字塊17可映象到Cache的第0塊或第1塊,在第1組。組相聯(lián)映象方法在判斷塊命中以及替換算法上都要比全相聯(lián)映象方法簡(jiǎn)單，塊沖突的概率比直接映象方法的低，其命中率介于直接映象和全相聯(lián)映象方法之間。3．組相聯(lián)映象（續(xù)）第八十一頁(yè)，共九十八頁(yè)，2022年，8月28日

主存與Cache之間的信息交換，是以存儲(chǔ)塊的形式來(lái)進(jìn)行的，主存的塊長(zhǎng)與Cache的塊長(zhǎng)相同，但由于Cache的存儲(chǔ)空間較小，主存的存儲(chǔ)空間較大，因此，Cache中的一個(gè)存儲(chǔ)塊要與主存中的若干個(gè)存儲(chǔ)塊相對(duì)應(yīng)，若在調(diào)入主存中一個(gè)存儲(chǔ)塊時(shí)，Cache中相應(yīng)的位置已被其它存儲(chǔ)塊占有，則必須去掉—個(gè)舊的字塊，讓位于一個(gè)新的字塊。這稱為替換策略或替換算法。常用的兩種替換策略是：先進(jìn)先出(FIFO)策略和近期最少使用(LRU)策略。4.替換策略第八十二頁(yè)，共九十八頁(yè)，2022年，8月28日FIFO（FirstInFirstOut）策略總是把一組中最先調(diào)入Cache存儲(chǔ)器的字塊替換出去，它不需要隨時(shí)記錄各個(gè)字塊的使用情況，所以實(shí)現(xiàn)容易，開銷小。(1)先進(jìn)先出(FIFO)策略第八十三頁(yè)，共九十八頁(yè)，2022年，8月28日LRU(LeastRecentlyUsed)策略是把一組中近期最少使用的字塊替換出去，這種替換策略需隨時(shí)記錄Cache存儲(chǔ)器中各個(gè)字塊的使用情況，以便確定哪個(gè)字塊是近期最少使用的字塊。LRU替換策略的平均命中率比FIFO要高，并且當(dāng)分組容量加大時(shí)，能提高該替換策略的命中率。

(2)近期最少使用(LRU)策略第八十四頁(yè)，共九十八頁(yè)，2022年，8月28日(2)近期最少使用(LRU)策略(續(xù)）LRU實(shí)現(xiàn)方法是：把組中各塊的使用情況記錄在一張表上(如圖所示)，并把最近使用過(guò)的塊放在表的最上面，設(shè)組內(nèi)有8個(gè)信息塊，其地址編號(hào)為0，1，…，7。當(dāng)要求替換時(shí)，首先更新7號(hào)信息塊的內(nèi)容；如要訪問(wèn)7號(hào)信息塊，則將7寫到表的頂部，其它號(hào)向下順移。接著訪問(wèn)5號(hào)信息塊，如果此時(shí)命中，不需要替換，也要將5移到表的頂部，其它號(hào)向下順移。6號(hào)數(shù)據(jù)塊是以后要首先被替換的，……。

第八十五頁(yè)，共九十八頁(yè)，2022年，8月28日LRU策略的另一種實(shí)現(xiàn)方法是：對(duì)Cache存儲(chǔ)器中的每一個(gè)字塊都附設(shè)一個(gè)計(jì)數(shù)器，記錄其被使用的情況。每當(dāng)Cache中的一塊信息被命中時(shí)，比命中塊計(jì)數(shù)值低的信息塊的計(jì)數(shù)器均加1，而命中塊的計(jì)數(shù)器則清0。顯然，采用這種計(jì)數(shù)方法，各信息塊的計(jì)數(shù)值總是不相同的。一旦不命中的情況發(fā)生時(shí)，新信息塊就要從主存調(diào)入Cache存儲(chǔ)器，以替換計(jì)數(shù)值最大的那片存儲(chǔ)區(qū)。這時(shí)，新信息塊的計(jì)數(shù)值為0，而其余信息塊的計(jì)數(shù)值均加1，從而保證了那些活躍的信息塊（即經(jīng)常被命中或最近被命中的信息塊）的計(jì)數(shù)值要小，而近來(lái)越不活躍的信息塊的計(jì)數(shù)值越大。這樣，系統(tǒng)就可以根據(jù)信息塊的計(jì)數(shù)值來(lái)決定先替換誰(shuí)。(2)近期最少使用(LRU)策略(續(xù)）第八十六頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.3Cache的數(shù)據(jù)更新方法為了保持主存和Cache的數(shù)據(jù)一致性，有如下三個(gè)解決方法。（1）通寫式（writethrough)每當(dāng)CPU把數(shù)據(jù)寫到Cache中時(shí)，Cache控制器會(huì)立即把數(shù)據(jù)寫入主存對(duì)應(yīng)位置。優(yōu)點(diǎn)是簡(jiǎn)單，缺點(diǎn)是每次Cache內(nèi)容有更新，就有對(duì)主存的寫入操作，這樣，造成總線活動(dòng)頻繁，系統(tǒng)速度較慢。第八十七頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.3Cache的數(shù)據(jù)更新方法（續(xù)）（2）緩沖通寫式（bufferedwritethrough)這種方式是在主存和Cache之間加一個(gè)緩沖器，每當(dāng)Cache中作數(shù)據(jù)更新時(shí)，也對(duì)主存作更新，但是，要寫入主存的數(shù)據(jù)先存在緩沖器中，在CPU進(jìn)入下一個(gè)操作時(shí)，緩沖器中的數(shù)據(jù)寫入主存，這樣，避免了通寫式速度較低的缺點(diǎn)。不過(guò)用此方式，緩沖器只能保持一次寫入數(shù)據(jù)，如果有兩次連續(xù)的寫操作，CPU還是要等待。第八十八頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.3Cache的數(shù)據(jù)更新方法（續(xù)）（3）寫回式（writeback)用這種方式時(shí)，Cache每一個(gè)區(qū)塊的標(biāo)記中都要設(shè)置一個(gè)更新位，CPU對(duì)Cache中的一個(gè)區(qū)塊寫入后，其更新位置1。當(dāng)Cache中的區(qū)塊要被新的主存區(qū)塊替換時(shí)，如更新位為1，則Cache控制器先把Cache現(xiàn)有內(nèi)容寫入主存相應(yīng)位置，并把更新位清0，再作替換。第八十九頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.4PIII中采用的Cache技術(shù)在本節(jié)的開頭曾提到，為了提高CPU訪問(wèn)存儲(chǔ)器的速度，在486和Pentium機(jī)中都設(shè)計(jì)了一定容量的數(shù)據(jù)Cache和指令Cache（L1）,并且還可以使用處理器外部的第二級(jí)Cache（L2）。PentiumPro在片內(nèi)第一級(jí)Cache的設(shè)計(jì)方案中，也分別設(shè)置了指令Cache與數(shù)據(jù)Cache。指令Cache的容量為8kB，采用2路組相聯(lián)映像方式。數(shù)據(jù)Cache的容量也為8kB，但采用4路組相聯(lián)映像方式。它采用了內(nèi)嵌式或稱捆綁式L2Cache，大小為256kB或512kB。此時(shí)的L2已經(jīng)用線路直接連到CPU上，益處之一就是減少了對(duì)急劇增多L1Cache的需求。L2Cache還能與CPU同步運(yùn)行，即當(dāng)L1Cache不命中時(shí)，立刻訪問(wèn)L2Cache，不產(chǎn)生附加延遲。第九十頁(yè)，共九十八頁(yè)，2022年，8月28日4.3.4PIII中采用的Cache技術(shù)（續(xù)）PentiumII是PentiumPro的改進(jìn)型，同樣有2級(jí)Cache，L1為32kB(指令和數(shù)據(jù)Cache各16kB)是PentiumPro的兩倍