MSI組合邏輯電路設計(數(shù)電實驗)

歡迎來到電子技術實驗室實驗五：MSI組合邏輯電路設計

必做內容1必做內容2選做內容1選做內容2必做內容174LS138管腳圖和74LS20及74151管腳圖74LS13874LS2074151管腳圖必做內容1：用74LS138譯碼器附加門電路實現(xiàn)一位全加器解：(1)分析設計要求，列出真值表設被加數(shù)為Ai

，加數(shù)為Bi

，低位進位數(shù)為Ci-1。輸出本位和為Si

，向高位的進位數(shù)為Ci

。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入(3)選擇譯碼器選用3線–8線譯碼器CT74LS138。并令A2=Ai，A1=Bi，A0=Ci-1。(2)根據(jù)真值表寫函數(shù)式Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根據(jù)譯碼器的輸出有效電平確定需用的門電路(5)畫連線圖Ci&Si&CT74LS138輸出低電平有效，，i=0~7因此，將函數(shù)式變換為用74LS138譯碼器附加門電路實現(xiàn)一位全加器必做內容2：數(shù)據(jù)范圍指示器的設計1設A、B、C、D是4位二進制數(shù)，可用來表示16個十進制數(shù)X。設計一個組合邏輯電路，使之能區(qū)分下列三種情況：①0≤X≤4；②

5≤X≤9；③10≤X≤15要求用數(shù)據(jù)選擇器和譯碼器兩種方法實現(xiàn)。用兩片74LS138接成4線-16線譯碼器，并附加六輸入的與非門實現(xiàn)。方案一方案二用3片74LS151并附加1個非門電路實現(xiàn)00000000000111110000F1DBA101010101010011110011001100110111100001111000111111110000000CF2F300000011111000001111110000000000用2片74LS138和3個六輸入與非門實現(xiàn)用2片74LS138和3個六輸入與非門實現(xiàn)00000000000111110000F1DBA101010101010011110011001100110111100001111000111111110000000CF2F300000011111000001111110000000000分離出變量D，令A2=A，A1=B，A0=C并與74LS151輸出表達式比較得：對于F1，有D0=1，D1=1，D2=/D，D3=D4=D5=D6=D7=0對于F2，有D3=1，D4=1，D2=D，D0=D1=D5=D6=D7=0用3片數(shù)據(jù)選擇器74LS151實現(xiàn)和一片74LS00實現(xiàn)對于F3，有D0=D1=D2=D3=D4=0，D5=D6=D7=1用3片數(shù)據(jù)選擇器74LS151實現(xiàn)和一片74LS00實現(xiàn)實驗報告要求：1、認真整理實驗