第2章-微型計算機(jī)系統(tǒng)微處理器

微機(jī)原理及應(yīng)用北京科技大學(xué)理工類(非計算機(jī)專業(yè))相關(guān)專業(yè)適用計算機(jī)與通信工程學(xué)院計算機(jī)與通信工程學(xué)院第2章微型計算機(jī)中的微處理器講授5個主題內(nèi)容

8086/8088CPU的編程結(jié)構(gòu)

8086/8088的存儲器組織

8086/8088的I/O組織

8086/8088CPU的引腳功能和工作方式

8086/8088的典型時序分析第1主題問題8086/8088CPU的編程結(jié)構(gòu)主要內(nèi)容：8086/8088CPU的內(nèi)部結(jié)構(gòu)

8086/8088CPU的寄存器結(jié)構(gòu)8086/8088CPU的內(nèi)部結(jié)構(gòu)8086/8088CPU的內(nèi)部結(jié)構(gòu)基本相同均由兩個獨立的工作部件組成一個稱為執(zhí)行部件（EU）一個稱為總線接口部件（BIU）8086/8088CPU的內(nèi)部結(jié)構(gòu)8088CPU外部數(shù)據(jù)總線為8位、指令隊列為4字節(jié)寄存器組是中央處理器內(nèi)的組成部分；寄存器是有限存儲容量的高速存儲部件，可用來暫存指令、數(shù)據(jù)和地址

指令:確定運算與操作的類型

數(shù)據(jù):被運算或處理的對象

地址:標(biāo)記和確定內(nèi)存中具體的存儲位置指令隊列的設(shè)置，將利用CPU執(zhí)行指令而總線空閑，從內(nèi)存中取出指令放入指令隊列(等待CPU取走)；使指令的取出與執(zhí)行并行進(jìn)行，以提高了程序的運行速度地址加法器的作用是根據(jù)段寄存器存放的段基地址與EU送出的16為偏移地址計算得到20位的實際地址輸出輸入控制電路實現(xiàn)總線控制，決定讀或?qū)憽?nèi)存或?qū)/O接口取指令、指令譯碼、產(chǎn)生并傳送操作信號指令隊列緩沖器指令隊列緩沖器8086的指令隊列為6個字節(jié)8088的指令隊列為4個字節(jié)指令隊列緩沖器的指令存放狀態(tài)：執(zhí)行順序指令時：指令隊列存放緊接在執(zhí)行指令后面的那一條指令執(zhí)行轉(zhuǎn)移指令時：立即清除指令隊列中的內(nèi)容，從新的地址取入指令，并立即送往執(zhí)行單元，然后再從新的地址單元開始繼續(xù)取指，并重新填滿隊列8086的指令執(zhí)行順序8086的EU和BIU是分開的，故取指令和執(zhí)行指令在時間上，可重疊進(jìn)行該結(jié)構(gòu)，實際上減少了CPU等待取值的時間，提高了運算速度，提高了CPU的利用率和工作效率稱為：“流水線”處理技術(shù)取指取指取指取指存/取數(shù)據(jù)取指等待執(zhí)行執(zhí)行執(zhí)行執(zhí)行BIUEU8086/8088CPU的內(nèi)部(可編程)寄存器包括14個16位的寄存器

4個數(shù)據(jù)寄存器

2個地址指針寄存器

2個變址寄存器

4個段寄存器

2個控制寄存器1.數(shù)據(jù)寄存器

包含4個16位寄存器；也可分別作為2個8位的字節(jié)寄存器使用；常用來存放操作數(shù)、運算結(jié)果或存放地址

AX(Accumulator)（AH、AL）——累加寄存器常用于數(shù)據(jù)運算或與外設(shè)交換數(shù)據(jù)

BX(Base)（BH、BL）——基址寄存器在間接尋址中用于存放內(nèi)存的基地址

CX(Count)（CH、CL）——計數(shù)寄存器在循環(huán)、移位等操作中用于計數(shù)

DX(Data)（DH、DL）——數(shù)據(jù)寄存器常用于數(shù)據(jù)的傳送或配合AX進(jìn)行雙字節(jié)運算2.段寄存器包含4個16位段寄存器；用于存放各邏輯段的段基地址；不可互換使用

CS(CodeSegment

)：代碼段寄存器只能用于存放當(dāng)前執(zhí)行程序所在段的段基地址

DS(DataSegment

)：數(shù)據(jù)段寄存器只能用于存放當(dāng)前使用數(shù)據(jù)所在段的段基地址

ES(ExtraSegment

)：附加段寄存器

只能用于存放當(dāng)前附加數(shù)據(jù)段的段基地址

SS(StackSegment

)：堆棧段寄存器

只能用于存放當(dāng)前堆棧段的段基地址3.地址指針寄存器常用于存放堆棧段內(nèi)尋址時的偏移地址SP

(Stackpointer)：堆棧指針寄存器，存放當(dāng)前堆棧段中棧頂?shù)钠频刂稡P(Basepointer)：(堆棧)基址指針寄存器，存放位于堆棧中的某個存儲單元的偏移地址段首單元地址某單元偏移量棧頂?shù)钠屏?.變址寄存器SI(SourceIndex)：源變址寄存器DI(DestinationIndex)：目標(biāo)變址寄存器變址寄存器常用于存放當(dāng)前數(shù)據(jù)段中某一個存儲單元的偏移地址用SI存放源操作數(shù)的偏移地址用DI存放目標(biāo)操作數(shù)的偏移地址段首單元地址源操作數(shù)偏址目的數(shù)偏址

IP(instructionpointer)寄存器：

指令指針寄存器，總是存放著下一次(馬上)要取出執(zhí)行的指令的偏移地址5.指令指針寄存器段首單元地址下條指令偏址當(dāng)前指令偏址6.標(biāo)志寄存器FR(Flagsregister)——狀態(tài)標(biāo)志寄存器8086/8088CPU設(shè)有一個16位的狀態(tài)標(biāo)志寄存器；但目前只使用其中的9位，作為狀態(tài)標(biāo)志位和控制標(biāo)志位6個狀態(tài)標(biāo)志(也稱為條件碼)----(自動地)寄存ALU運算結(jié)果的狀態(tài)信息

3個控制標(biāo)志----寄存CPU的工作狀態(tài)信息(置位或復(fù)位，需要程序員使用相關(guān)指令完成)標(biāo)志寄存器各標(biāo)志位的意義溢出標(biāo)志位OF用于反映帶符號數(shù)加減運算所得結(jié)果是否溢出。如果運算結(jié)果超過當(dāng)前運算位數(shù)所能表示的范圍，則稱為溢出，OF的值被置為1，否則，OF的值被清為0方向標(biāo)志DF位用來決定在“數(shù)據(jù)串操作”指令執(zhí)行時的步進(jìn)方向；DF=1表示由高字節(jié)向低字節(jié)方向進(jìn)行—稱為遞減方式；否則為0，稱為遞增方式中斷允許標(biāo)志IF位用來決定CPU能是否響應(yīng)CPU外部的可屏蔽中斷發(fā)出的中斷請求；但不管該標(biāo)志為何值，CPU都必須響應(yīng)CPU外部的不可屏蔽中斷請求，以及CPU內(nèi)部產(chǎn)生的中斷請求；IF=1表示開中斷

單步控制標(biāo)志TF位用來控制CPU是正常(TF=0)執(zhí)行，還是單步(TF=1)執(zhí)行符號標(biāo)志SF用來反映運算結(jié)果的符號位，它與運算結(jié)果的最高位相同；對于帶符號數(shù)反映運算結(jié)果的正負(fù)號；運算結(jié)果為正數(shù)時，SF的值為0，否則為1

零標(biāo)志ZF用來反映運算結(jié)果是否為0；如果運算結(jié)果為0，則其值為1

輔助進(jìn)位標(biāo)志AF:在運算過程中，如果發(fā)生低4位向高4位的進(jìn)位或借位時，輔助進(jìn)位標(biāo)志AF的值將被置為1;否則為0奇偶標(biāo)志PF用于標(biāo)志運算結(jié)果的低8位中“1”的個數(shù)的奇偶性；如果“1”的個數(shù)為偶數(shù)，則PF的值為1

進(jìn)位標(biāo)志CF主要用來反映運算是否產(chǎn)生進(jìn)位或借位；如果運算結(jié)果的最高位產(chǎn)生了一個進(jìn)位或借位，此時其值為1標(biāo)志寄存器置位問題6個狀態(tài)標(biāo)志位根據(jù)ALU運算的結(jié)果，自動置/復(fù)位3個控制標(biāo)志位需要在程序中用專門的指令置位運算對標(biāo)志位的影響的例SF=？ZF=？PF=？CF=？AF=？OF=？第2主題問題8086/8088的存儲器組織主要內(nèi)容：

存儲器的組織

8086存儲器的分體結(jié)構(gòu)存儲器的分段管理和物理地址的形成存儲器的組織在存儲器中，以字節(jié)為單位存取數(shù)據(jù)存儲地址即為存儲單元編號，稱為地址8086/8088提供20條地址總線(A0-A19)，可尋址的存儲空間為：220=1MB每個存儲單元的地址均為20位(但一般用5個十六進(jìn)制數(shù)書寫)地址范圍為：00000H--0FFFFFH字節(jié)數(shù)據(jù)與字?jǐn)?shù)據(jù)的存儲存儲在一個存儲單元中的數(shù)據(jù)稱為字節(jié)數(shù)據(jù)字節(jié)數(shù)據(jù)的存儲方式：按順序存放其存儲單元的地址，叫做該字節(jié)數(shù)據(jù)的存儲地址需要存儲在相鄰兩個存儲單元中的數(shù)據(jù)稱為一個“字”，叫做字?jǐn)?shù)據(jù)字?jǐn)?shù)據(jù)的存儲方式：低字節(jié)存于低地址單元，高字節(jié)存于高地址單元存放該字?jǐn)?shù)據(jù)低字節(jié)的存儲單元的地址，叫做該字?jǐn)?shù)據(jù)的存儲地址存儲器中數(shù)據(jù)的存儲方式3CH……0DH3AH……5EH32H…存儲單元地址存儲內(nèi)容

存儲內(nèi)容的表示：

（00A22H）=3CH存儲單元地址低字節(jié)高字節(jié)00A22H00B06H00B07H03A03H03A04H字?jǐn)?shù)據(jù)3A0DH的存儲地址為：00B06H字?jǐn)?shù)據(jù)325EH的存儲地址為：03A03H字節(jié)數(shù)據(jù)3CH的存儲地址為：00A22H規(guī)則字與非規(guī)則字存放一個字?jǐn)?shù)據(jù)的低字節(jié)地址如果是偶數(shù)地址，則稱為“規(guī)則字”存放一個字?jǐn)?shù)據(jù)的低字節(jié)地址如果是奇數(shù)地址，則稱為“非規(guī)則字”存取“規(guī)則字”與“非規(guī)則字”，其“讀”或“寫”操作過程不同(體現(xiàn)為所使用的總線周期數(shù)不同)在8086系統(tǒng)中，往往將其可尋址的1MB存儲器分為兩個物理上獨立的存儲體；即奇地址存儲體和偶地址存儲體，各為512KB8086存儲器的分體結(jié)構(gòu)◆奇地址存儲體與系統(tǒng)高8位數(shù)據(jù)總線(D15~D8)相連，偶地址存儲體與系統(tǒng)低8位數(shù)據(jù)總線(D7~D0)相連◆讀/寫偶地址體時，數(shù)據(jù)從低8位數(shù)據(jù)總線上傳送◆讀/寫奇地址體時，數(shù)據(jù)從高8位數(shù)據(jù)總線上傳送特別提示：關(guān)注BHE、A0和SEL信號8086存儲器的分體結(jié)構(gòu)8086存儲器的分體結(jié)構(gòu)8086CPU是按16位結(jié)構(gòu)設(shè)計，外部16條數(shù)據(jù)總線；可以通過兩個存儲體直接讀/寫一個字?jǐn)?shù)據(jù)；也可以只從一個存儲體中，讀/寫一個8位的字節(jié)數(shù)據(jù)SEL為奇偶地址存儲體的“片選”信號奇偶地址存儲體的選擇由BHE信號和A0決定所以讀/寫字?jǐn)?shù)據(jù)或字節(jié)數(shù)據(jù)就會有幾種不同的情況讀/寫一個字節(jié)數(shù)據(jù)：如果BHE=1，表示要讀/寫偶地址存儲體，發(fā)送偶地址；此時A0=0，DB8--DB15上的數(shù)據(jù)將被忽略如果BHE=0，表示要讀/寫奇地址存儲體；發(fā)送奇地址；此時A0=1，DB0--DB7上的數(shù)據(jù)將被忽略讀/寫偶地址字節(jié)讀/寫奇地址字節(jié)8086存儲器的分體結(jié)構(gòu)讀/寫一個規(guī)則字?jǐn)?shù)據(jù)：▼該字?jǐn)?shù)據(jù)的地址是從偶地址開始的；發(fā)送該字?jǐn)?shù)據(jù)的地址（一定是偶地址A0=0），同時令信號BHE=0，則只須執(zhí)行一個總線讀/寫周期，便可一次完成對該字的讀/寫操作

低位數(shù)據(jù)線上讀寫低字節(jié)數(shù)據(jù)高位數(shù)據(jù)線上讀寫高字節(jié)數(shù)據(jù)8086存儲器的分體結(jié)構(gòu)讀/寫一個非規(guī)則字?jǐn)?shù)據(jù)：▼該字?jǐn)?shù)據(jù)的地址從奇地址開始，低字節(jié)數(shù)據(jù)放在奇地址存儲體中，而高字節(jié)數(shù)據(jù)存放在偶地址存儲體中▼

CPU需要發(fā)送兩個地址，并連續(xù)地執(zhí)行二個總線讀/寫周期，才能分兩次完成對該字的讀/寫

▼第一次讀寫奇地址體上數(shù)據(jù)，發(fā)送該字?jǐn)?shù)據(jù)的地址(A0一定為1)，并令信號BHE=0，通過高位數(shù)據(jù)線讀寫低字節(jié)數(shù)據(jù)；偶地址體上的8位數(shù)據(jù)被忽略

▼第二次讀寫偶地址體上數(shù)據(jù)，再發(fā)送一個偶地址(A0=0)，并令信號BHE=1，通過低位數(shù)據(jù)線讀寫高字節(jié)數(shù)據(jù)8086存儲器的分體結(jié)構(gòu)8086存儲器的分體結(jié)構(gòu)BHEA0操作所用的數(shù)據(jù)總線00存取規(guī)則字（從偶地址開始讀/寫一個字）D15~D010從偶地址內(nèi)存單元或I/O端口讀/寫一個字節(jié)數(shù)據(jù)D7~D001從奇地址內(nèi)存單元或I/O端口讀/寫一個字節(jié)數(shù)據(jù)D15~D80

11

0從奇地址開始讀/寫

一個(非規(guī)則)字?jǐn)?shù)據(jù)第一總線周期高8位數(shù)據(jù)有效D15~D8

D7~D0第二總線周期低8位數(shù)據(jù)有效存儲器的分段和物理地址的形成8086/8088的地址總線（AB）為20位∴直接尋址范圍是220=1MB個存儲單元但是:8086/8088的寄存器、ALU都是16位，送出的也只能是16位的地址數(shù)據(jù)∴最多表示216=64KB

個地址編號就是說：16位的寄存器和ALU不能直接存放和處理20位的地址數(shù)據(jù)存儲器的邏輯分段CPU對存儲器實行“分段”管理即將存儲空間分為若干邏輯段，每個邏輯段長度≤64KB；16位的總線足可以管理和標(biāo)記它某存儲單元的實際地址用段的基本地址（段基址）加該存儲單元在該段中的相對位置（偏移地址）共同表示比喻假設(shè)教室內(nèi)有200個座位，都編有3位數(shù)的號碼(100-299)必須按號入座但，入場卷上的編號只能是兩位數(shù)解決的辦法之一將全部座位先分為兩個區(qū)域；各區(qū)域的編號用兩位數(shù)編制（如10、20）各區(qū)域可容納100人，編號為00---99那么，你的實際座位號應(yīng)為：區(qū)域號*10+座位號存儲器的邏輯分段原則邏輯段的劃分原則上不受限制各段之間可連續(xù)、可分開、可部分重疊、還可完全重疊但要求：段的分配只能從地址低4位均為0的內(nèi)存單元開始(即：段內(nèi)的第一個存儲單元的地址的低4位一定均為0)故：最大64KB，最小16B段首地址、段基地址和偏移地址60002H12H60000H0000段基地址（16位）段首地址(20位)×××???×××偏移地址=0002H每個段都從低4位為0的存儲單元開始段首地址的高16位稱為段基地址偏移地址為相對于段首地址的偏移量00H一定為0地址存儲與寄存器BX基址寄存器BP基址指針寄存器SP堆棧指針寄存器IP指令指針寄存器DI目的變址寄存器SI源變址寄存器CS代碼段段基址寄存器DS數(shù)據(jù)段段基址寄存器ES附加段段基址寄存器SS堆棧段段基址寄存器基址或變址寄存器--存儲相應(yīng)的偏移地址段寄存器--存儲各段的段基本地址DS或ES存儲器地址的兩種表示方式物理地址和邏輯地址是兩種存儲單元地址的表示和標(biāo)記方法物理地址：存儲單元所具有的實際地址由20位二進(jìn)制代碼構(gòu)成(可用5位16進(jìn)制數(shù)書寫表示)邏輯地址：在程序中（指令中）書寫和使用的地址由兩部分構(gòu)成；基本形式為段基地址：偏移地址2080H:F007H物理地址=段基地址×10H+偏移地址存儲單元實際地址CS,DS,SS,ES之一由基變地址或指針寄存器以及其他的指令尋址方式得到（20位）（16位）（16位）物理地址的形成方式由邏輯地址(即段基地址和偏移地址)通過計算,轉(zhuǎn)換得到例：假設(shè)（DS）=3200H若指令中給出的偏移地址：

1050H物理地址=3200H×10H+1050H=33050H邏輯地址到物理地址的變換例BIU中的地址加法器，實現(xiàn)邏輯地址到物理地址的變換右移1位例在內(nèi)存中某數(shù)據(jù)區(qū)內(nèi)，連續(xù)存放27個字?jǐn)?shù)據(jù)。首字的存儲地址為BA00H：1BA0H。計算該數(shù)據(jù)區(qū)的首末存儲單元的物理地址首地址為：BA00H*10H+1BA0H=BBBA0H末地址為：BBBA0H+35H(27*2-1)=BBBD5H最后一個字?jǐn)?shù)據(jù)的存儲地址=BBBD5H-1H=BBBD4H第3主題問題8086/8088的I/O組織CPU與外部設(shè)備通過I/O接口芯片連接每個I/O接口芯片上都有若干個寄存器；通過該寄存器與外設(shè)交換數(shù)據(jù)信息寄存器是8位的；可以單獨使用，用來交換字節(jié)數(shù)據(jù)也可以把兩個相鄰8位寄存器合并為一個16位使用，用來交換字?jǐn)?shù)據(jù)稱接口中的寄存器為“端口”；相應(yīng)的就有8位端口和16位端口端口地址每一個8位的端口都具有一個編號，端口編號必須具有唯一性；也稱為端口地址外部設(shè)備與接口相連接，并通過具體的端口地址和總線與CPU最終實現(xiàn)數(shù)據(jù)和控制信號的傳送端口地址有兩種編址方式與存儲器統(tǒng)一編址—融為一體、使用相同的操作指令獨立編址----自成體系、需要使用單獨的操作指令接口與端口接口是一種數(shù)據(jù)設(shè)備和另一個數(shù)據(jù)設(shè)備連接的設(shè)備，是一個電路結(jié)構(gòu)的芯片，表達(dá)一個CPU與外設(shè)的連接的籠統(tǒng)的硬件概念端口是CPU對接口的管理上的概念；端口是接口里的一個或一組寄存器，一個接口可以有多個端口；端口表現(xiàn)為接口技術(shù)中面向編程的具體的邏輯概念；數(shù)據(jù)的傳送和交換通過端口實現(xiàn)8086/8088的I/O組織

接入的外部設(shè)備，通過接入端口地址區(qū)分

8086/8088采用獨立編址方式訪問I/O端口

8086/8088CPU使用(低)16位地址線尋址I/O端口最多可達(dá)64K個端口地址可訪問64K個8位(字節(jié)數(shù)據(jù))的端口若訪問16位(字?jǐn)?shù)據(jù))的端口時，最多可達(dá)32K個接口與端口問題示意端口30B0H端口30B1H端口50A0H端口50A1H端口41C0H端口41C1HCPU打印機(jī)顯示器外設(shè)

第4主題問題

8086/8088的工作模式和引腳功能主要內(nèi)容：8086/8088的引腳和功能

8086/8088的兩種工作模式(組態(tài))認(rèn)識8086/8088CPU40引腳雙排直插式P4系列478根

P4系列775根

P4筆記本系列479根

P3志強(qiáng)603根

P4志強(qiáng)604根酷睿2雙4核775酷睿i34核11568086/8088CPU芯片的40個引腳區(qū)分引腳上傳送的數(shù)據(jù)信號引腳完成CPU與外部硬件組件數(shù)據(jù)及信號的傳送與交換★與地址總線連接,傳送地址信息▼與數(shù)據(jù)總線連接,傳送數(shù)據(jù)信息與控制總線連接,傳送控制和狀態(tài)信號◆其他信號:電源、接地、時鐘等區(qū)分8086/6088的不同外部數(shù)據(jù)總線寬度的不同有3處不同將以8086為主做介紹區(qū)分8086/6088BHE為奇偶地址存儲體“片選”信號區(qū)分不同工作模式下的引腳CPU有兩種工作模式部分引腳的功能以及傳送的控制信號不同關(guān)注24號到31號引腳的信號不同由33號引腳的信號狀態(tài)決定區(qū)分信號傳送的方式及特征通過引腳，CPU與外界進(jìn)行信息交流雙向傳送與單向傳送(如地址信號是單向的)雙態(tài)信號傳送與三態(tài)信號傳送(數(shù)據(jù)引腳是三態(tài)的)一應(yīng)一答信號(中斷請求與中斷響應(yīng)兩個引腳)引腳采用分時復(fù)用技術(shù)，一條引腳在不同時間傳送不同信號，解決引腳不夠的問題復(fù)用傳送與單一傳送(低16位的地址引腳與16位數(shù)據(jù)引腳為復(fù)用)區(qū)分單一引腳信號和組合信號CPU及其他組件之間傳送著大量的控制和狀態(tài)信號,這些信號決定著將要進(jìn)行的操作的不同和類型單一引腳表示一個獨立的控制和狀態(tài)信號若干個引腳以“真值表”方式，表示出若干個控制和狀態(tài)信號8086公共引腳介紹32引腳RD

CPU讀操作選通信號，低電平有效CPU的寫操作選通信號？與工作模式有關(guān)17引腳

非屏蔽中斷請求線，上升沿觸發(fā)。CPU收到NMI后，在完成當(dāng)前指令后，立即進(jìn)入中斷處理程序，響應(yīng)中斷18引腳

可屏蔽中斷請求線，高電平或上升沿觸發(fā)。CPU在每條指令結(jié)束前的最后一個時鐘周期檢查該信號；若有效且IF＝1，本次指令結(jié)束后轉(zhuǎn)入中斷處理程序，響應(yīng)中斷8086公共引腳介紹RESET：復(fù)位信號,當(dāng)其有效時

CPU結(jié)束當(dāng)前操作全部引腳信號無效或浮空

對DS,SS,ES及標(biāo)志寄存器清零

指令隊列清空

將CS置為FFFFH，IP置為0000H

CPU將從內(nèi)存地址為FFFF0H處開始執(zhí)行指令

一般情況下，在FFFF0H處放有一條JMP指令，將跳轉(zhuǎn)到操作系統(tǒng)的引導(dǎo)程序入口處，系統(tǒng)將被自動引導(dǎo)啟動READY：準(zhǔn)備就緒信號,一般由存儲器或I/O端口送來,當(dāng)其有效,表示數(shù)據(jù)已經(jīng)準(zhǔn)備好，可進(jìn)行數(shù)據(jù)傳送；若為低,表示未準(zhǔn)備好，需插入等待狀態(tài)Tw，CPU將繼續(xù)等待TEST：測試信號(輸入)，低電平有效；本信號與WAIT指令結(jié)合起耒使用；執(zhí)行WAIT指令時，CPU將等待，并直到TEST有效，CPU結(jié)束等待，執(zhí)行下面的指令BHE/S7：

對于8086系統(tǒng)，BHE是奇地址存儲體的選通信號，低電平有效。S7用于指示狀態(tài)，目前還沒有定義對于8088系統(tǒng)，SSO為系統(tǒng)狀態(tài)信號，低電平有效。它與DT/R、IO/M組合使用，決定當(dāng)前總線的操作類型CPU的最小模式(單處理器模式)系統(tǒng)中只有一個微處理器8086/8088所有總線的控制信號都由8086/8088產(chǎn)生總線控制邏輯電路被減到最小該模式適用于較小規(guī)模的系統(tǒng)應(yīng)用MN/MX引腳接到+5V時，設(shè)置為最小模式IO/M：存儲器與IO控制信號，高電平時表示CPU與存儲器進(jìn)行數(shù)據(jù)交換；低電平時表示CPU與I/O進(jìn)行數(shù)據(jù)交換；(8088則與之相反)WR：寫操作選通信號，低有效，表示CPU正進(jìn)行存儲器寫或I/O寫INTA：中斷響應(yīng)信號，低電平有效，表示CPU將響應(yīng)ALE：地址鎖存允許信號，高電平有效,有效時將地址信號鎖存到地址鎖存器中，實現(xiàn)“地址/數(shù)據(jù)”的復(fù)用對應(yīng)最小組態(tài)的引腳HOLD：為總線保持請求信號，表示系統(tǒng)中其他總線控制部件（如DMA）向CPU發(fā)出的請求占用總線的申請信號

HLDA：為總線保持響應(yīng)信號，表示對總線使用權(quán)請求信號的響應(yīng)信號

DT/R：為數(shù)據(jù)發(fā)送/接收信號,控制數(shù)據(jù)的傳送方向；高電平為數(shù)據(jù)發(fā)送方向傳送；低電平為數(shù)據(jù)接收方向傳送

DEN：為數(shù)據(jù)傳送允許信號，表示CPU已經(jīng)準(zhǔn)備好接收或發(fā)送數(shù)據(jù)對應(yīng)最小組態(tài)的引腳CPU的最大模式(多處理器模式)系統(tǒng)中一般包括多個微處理器；其中8086/8088為主處理器，其他的為后援處理器(協(xié)處理器)最大模式下總帶有一個總線控制器8288；總線的控制信號由CPU和8288共同產(chǎn)生8288的基本作用是替代CPU部分的總線控制功能；使總線控制的能力更強(qiáng)大；輸入的是CPU送出的“狀態(tài)信號”；而輸出的是“控制信號”MN/MX引腳接地，CPU即被設(shè)置為最大模式S2S1S0

總線周期狀態(tài)信號；8288將根據(jù)他們的狀態(tài)信息，發(fā)出對存儲器和I/O的控制操作命令S2 S1 S0

性能

0 0 0 發(fā)出中斷響應(yīng)

0 0 1 讀I/O端口

0 1 0 寫I/O端口

0 1 1 暫停

1 0 0 取指令

1 0 1 讀內(nèi)存

1 1 0 寫內(nèi)存

1 1 1 無源狀態(tài)對應(yīng)最大組態(tài)的引腳該部分總線控制命令將來均由8288產(chǎn)生

RQ/GT0：總線請求/總線請求允許RQ/GT1：總線請求/總線請求允許供CPU以外的兩個協(xié)處理器用來發(fā)出使用總線的請求以及接收CPU對請求的回答；其中RQ/GT0的優(yōu)先權(quán)高于RQ/GT1雙向傳遞信號，輸入是請求；輸出是響應(yīng)；均低電平有效對應(yīng)最大組態(tài)的引腳對應(yīng)最大組態(tài)的引腳LOCK：總線封鎖信號,當(dāng)其有效時,別的總線主設(shè)備不能占用總線；為CPU獨占QS1,QS0：指令隊列狀態(tài)信號,意義如下:QS1QS0

00無操作

01從指令隊列中第一字節(jié)中取走代碼

10隊列空

11除取走第一字節(jié)外,還取走了后續(xù)字節(jié)中的代碼引腳信號的圖示微型計算機(jī)硬件系統(tǒng)的構(gòu)成CPU只是單一的處理器芯片；需要配置不要的支持芯片，才能構(gòu)成一臺計算機(jī)硬件系統(tǒng)不同功能模式下，配置的硬件組件不同 存儲器及I/O接口協(xié)處理器(專門處理器)總線控制器總線仲裁器數(shù)據(jù)收發(fā)器信號鎖存器時鐘信號發(fā)生器與CPU有關(guān)的其他芯片(不做詳細(xì)要求)8087數(shù)據(jù)協(xié)處理器協(xié)助主CPU專司數(shù)據(jù)處理8089I/O協(xié)處理器協(xié)助主CPU專司I/O處理8288總線控制器產(chǎn)生部分控制信號8289總線仲裁器多處理器共享總線進(jìn)行控制8286/8287數(shù)據(jù)收發(fā)器雙向收發(fā)數(shù)據(jù),信號驅(qū)動放大8384A時鐘發(fā)生器產(chǎn)生恒定的單向脈沖信號8282/8283地址鎖存器將地址鎖存,實現(xiàn)引腳復(fù)用今后還將涉及更多的芯片CPU在最小模式下的典型配置圖CPU在最大模式下的典型配置圖總線控制器8288狀態(tài)信號輸入:狀態(tài)輸入信號S2、S1、S0由8088送來總線控制器8288接收8088發(fā)出的S2、S1、S0

后，發(fā)出相應(yīng)的總線命令信號

總線控制器8288控制信號輸入(來自其他芯片)CLK—時鐘信號；與CPU使用相同時鐘，同步CEN—命令允許信號；低電平時，所有由8288發(fā)出的命令信號及部分控制信號均“無效”AEN—地址允許信號；用于多總線結(jié)構(gòu)，控制多總線的同步IOB—總線方式控制信號；低電平時8288工作于系統(tǒng)總線方式；高電平時為I/O總線方式總線控制器8288命令信號輸出:

總線控制器8288接收CUP送來的狀態(tài)信號S2、S1

、S0

后，發(fā)出相應(yīng)的命令信號，以實現(xiàn)對存儲器和I/O接口的讀/寫操作 命令信號都是低電平有效

總線控制器82888288命令對應(yīng)表S2S1S0CPU操作8288S2S1S0CPU操作8288000中斷響應(yīng)INTA100取指令無001讀I/OIORC101讀內(nèi)存MRDC010寫I/OIOWC110寫內(nèi)存MWTC011暫停無此信號111無源無此信號AIOWC和AMWC分別為超前寫I/O或?qū)憙?nèi)存命令分別提前一個周期進(jìn)行寫操作，以匹配速度控制信號輸出:

總線控制器8288的輸出控制信號包括：

ALE為地址鎖存允許信號

DEN為數(shù)據(jù)總線允許信號

DT/R為數(shù)據(jù)發(fā)送/接收信號

MCE/PDEN具有兩種功能：當(dāng)8288為系統(tǒng)總線方式，用MCE作為級聯(lián)允許信號；當(dāng)8288為I/O總線方式，用PDEN作為外設(shè)數(shù)據(jù)傳送允許信號

總線控制器8288第5主題問題8086/8088典型時序主要內(nèi)容：

總線周期的概念典型時序分析總線周期、時鐘周期的概念8284A脈沖發(fā)生器提供一個頻率固定的時鐘信號CPU將在其控制下，有節(jié)拍的工作，一步一步地完成各種操作時鐘周期T：兩個時鐘脈沖信號上升沿（或下降沿）之間的時間間隔它是頻率的倒數(shù)：T=1/F一個時鐘周期又稱為一個T狀態(tài)時鐘頻率(Hz) 一個T狀態(tài)時間

5M 200ns50M 20ns100M 10ns 200M 5ns總線周期、時鐘周期的概念典型數(shù)據(jù)：8284A的頻率為5MHz，時鐘周期為200ns指令周期：CPU執(zhí)行一條指令所需的時間 不同指令的指令周期是不同的 最短指令