chp4 組合邏輯電路

4組合邏輯電路4.1組合邏輯電路的分析4.2組合邏輯電路的設計4.3組合邏輯電路中的競爭和冒險4.4常用組合邏輯集成電路教學基本要求1.熟練掌握組合邏輯電路的分析方法和設計方法2.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應用；3.學會閱讀MSI器件的功能表，并能根據(jù)設計要求完成電路的正確連接。組合邏輯電路的一般框圖Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:組合邏輯電路工作特點:在任何時刻，電路的輸出狀態(tài)只取決于同一時刻的輸入狀態(tài)而與電路原來的狀態(tài)無關。

序關于組合邏輯電路結構特征:1、輸出、輸入之間沒有反饋延遲通路，2、不含記憶單元二.組合邏輯電路的分析步驟：

4.1組合邏輯電路分析1、由邏輯圖寫出各輸出端的邏輯表達式；2、化簡和變換邏輯表達式；3、列出真值表；4、根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。一.組合邏輯電路分析

三、組合邏輯電路的分析舉例

例1分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數(shù)個1時，L為1，否則L為0,電路具有為奇校驗功能。例2

試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據(jù)邏輯電路寫出各輸出端的邏輯表達式，并進行化簡和變換。X=A2、列寫真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010這個電路邏輯功能是對輸入的二進制碼求反碼。最高位為符號位，0表示正數(shù)，1表示負數(shù)，正數(shù)的反碼與原碼相同；負數(shù)的數(shù)值部分是在原碼的基礎上逐位求反。3、確定電路邏輯功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、邏輯抽象：根據(jù)實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；3、由真值表寫出邏輯表達式;5、畫出邏輯圖。4、根據(jù)器件的類型,簡化和變換邏輯表達式二、組合邏輯電路的設計步驟

一、組合邏輯電路的設計：根據(jù)實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。4.2組合邏輯電路的設計例1某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。解：1、邏輯抽象。輸入信號:I0、I1、I2分別為特快、直快和慢車的進站請求信號且有進站請求時為1，沒有請求時為0。輸出信號:L0、L1、L2分別為3個指示燈的狀態(tài)，且燈亮為1，燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據(jù)題意列出真值表輸入輸出I0I1I2L0L1L20000001××10001×010001001真值表2、根據(jù)真值表寫出各輸出邏輯表達式。L0=I0

3、根據(jù)要求將上式變換為與非形式

4、根據(jù)輸出邏輯表達式畫出邏輯圖。例2十字路口交通燈控制器，當紅、綠、黃和綠亮時為正常工作狀態(tài)，其余為故障狀態(tài)，試設計該報警控制電路，并用“與或非”門實現(xiàn)。例3設計多功能電路，其中S2、S1為功能選擇輸入，Y為輸出，功能如表1所示1．列出其完整的真值表；2．寫出邏輯表達式；3.用最簡“與非門”實現(xiàn)。4.3

組合邏輯電路中的競爭冒險不考慮門的延時時間考慮門的延時時間,當A=0B=14.3.1

產(chǎn)生的競爭冒險的原因競爭:當一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象。冒險:兩個輸入端的信號取值的變化方向是相反時，由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。4.3.2

消去競爭冒險的方法1.發(fā)現(xiàn)并消除互補相乘項

B=C=0時為消掉AA，變換邏輯函數(shù)式為：可能出現(xiàn)競爭冒險。AAF=不會出現(xiàn)競爭冒險B=C=0時F=02.

增加乘積項,避免互補項相加

，

CBACL+=當A=B=1時CBACL+=+ABCCL+=增加乘積項AB，可以消除競爭冒險:當A=B=1時L=C+C+1不會出現(xiàn)競爭冒險3.

輸出端并聯(lián)電容器4~20pF

如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作用。編碼器功能：對輸入的信號進行二進制編碼。如：8421BCD碼中，用1000表示數(shù)字8如：ASCII碼中，用1000001表示字母A等4.4.1編碼器(Encoder)4.4若干典型的組合邏輯集成電路二進制編碼器的結構框圖

I0

I1

Yn-1

Y0

Y1

1n2-I二進制

編碼器

2n個

輸入

n位二進制碼輸出

1.普通二進制編碼器有4－2線、8－3線、16－4線和32－5線編碼器等。1000010000100001Y0Y1I3I2I1I0

（2）邏輯功能表

（1）邏輯符號4輸入二進制碼輸出11011000（3)邏輯表達式以4－2線編碼器為例：（4）邏輯圖4－2線編碼器邏輯圖2.鍵盤輸入8421BCD碼編碼器代碼輸出使能標志編碼輸入

輸

入輸

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

該編碼器為輸入低電平有效功能表

結論：普通編碼器不能同時輸入兩個以上的有效編碼信號（1）列出功能表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）寫出邏輯表達式（3）畫出邏輯電路（略）輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優(yōu)先級從高到低為I0I3~輸入為編碼信號I3

I0輸出為Y1Y03321IIIY+=33210IIIIY+=

3.

優(yōu)先編碼器

優(yōu)先編碼器CD4532的邏輯符號、引腳圖4.集成電路編碼器邏輯符號引腳圖

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL不工作工作，無鍵按下正常編碼譯碼器的分類：

譯碼器功能：能將輸入的二進制代碼翻譯成代表某一特定含義的信號.(即電路的某種狀態(tài))譯碼是編碼的逆過程。地址譯碼器將一系列代碼轉(zhuǎn)換成與之一一對應的有效信號。二進制譯碼器二—十進制譯碼器顯示譯碼器常見的地址譯碼器：4.4.2

譯碼器(Decoder)顯示譯碼器用于將二進制代碼轉(zhuǎn)換為直接觀看的十進制數(shù)字。

二進制譯碼器的結構框圖

I0

I1

Y2n-1

Y0

Y1

1n-I二進制

編碼器

n位二進碼輸入

2n個信號輸出

有2－4線、3－8線、4－16線和5－32線譯碼器等。1.二進制譯碼器1）2－4線譯碼器74xx139:LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸

入74xx139功能表E=0,E=1時：*邏輯符號框外部的符號，表示外部輸入或輸出信號名稱*字母上面的“—”號說明該輸入或輸出是低電平有效。邏輯符號說明：邏輯符號2）3－8線集成譯碼器74HC138(74LS138)功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0不工作輸出全1工作譯碼輸出邏輯表達式：當E3=1,E2=E1=0時，集成譯碼器74XX138邏輯符號：引腳圖（MSB）高位isA2（LSB）低位isA0邏輯符號3）集成二–十進制譯碼器(BCD/DEC)－74HC42功能：將8421BCD碼譯成為10個狀態(tài)輸出。BCD碼十進制數(shù)碼8421碼00000100012001030011401005010160110701118100091001集成二–十進制譯碼器74HC42功能表LHHHHHHHHHHLLH9HLHHHHHHHHLLLH8HHLHHHHHHHHHHL7HHHLHHHHHHLHHL6HHHHLHHHHHHLHL5HHHHHLHHHHLLHL4HHHHHHLHHHHHLL3HHHHHHHLHHLHLL2HHHHHHHHLHHLLL1HHHHHHHHHLLLLL0Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出BCD輸入十進制數(shù)（1）七段數(shù)碼管(7-segmentDigitalDisplayDevice)最常用的顯示數(shù)碼管有：半導體發(fā)光二極管和液晶顯示。abcdfge顯示器分段布局圖4）七段顯示譯碼器(BCD/7-seg)共陽極顯示器UCC共陰極顯示器（2）常用的集成七段顯示譯碼器----------CMOS七段顯示譯碼器74HC4511

BCD碼輸入接數(shù)碼管LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLE七段顯示譯碼器74HC4511功能表字形**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba輸出輸入十進制或功能BLLED3D2D1D0七段顯示譯碼器74HC4511功能表(續(xù))超出顯示范圍例由74HC4511構成24小時及分鐘的譯碼電路如圖所示，當小時高位全0時，具有零熄滅功能。高位不具有零熄滅功能：

H7

H6

H5

H4

0

(0)

4511×4

顯示器×4

1

(0)

(I)

(II)

(III)

a~g

a~g

a~g

a~g

LT

LE

BL

(III)

D3D2D1D0

LT

LE

BL

(I)

LT

LE

BL

(II)

LT

LE

BL

1

H3

H2

H1

H0

M7

M6

M5

M4

M3

M2

M1

M0

D3D2D1D0

D3D2D1D0

D3D2D1D0

~3線–8線譯碼器的

~

含三變量函數(shù)的全部最小項。Y0Y7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。1）用譯碼器實現(xiàn)邏輯函數(shù)。...2.集成二進制譯碼器應用當E3=1，E2=E1=0時例1：用一片74HC138實現(xiàn)函數(shù)(1)將函數(shù)式變換為最小項之和的形式(2)在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù).注意：高、低位；A=A2,B=A1,C=A0例2.試用3/8線譯碼器設計一個三輸入多數(shù)表決器。（可附加門電路）真值表設三個輸入開關分別為：A、B、C；同意為“1”；否則為“0”；輸出L：通過為“1”；否則為“0”L

&

2）譯碼器的擴展

例：用二個2-4線譯碼器擴展為3-8線譯碼器；3－8線功能A2A1A0輸出

000Y0=0

001Y1=0

010Y2=0

011Y3=0

100

Y4=0

101Y5=0

110Y6=0

111Y7=0LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸

入2－4線譯碼器例、用74xx139和74xx138構成5線-32線譯碼器數(shù)據(jù)分配器：相當于多輸出的單刀多擲開關，是一種能將從數(shù)據(jù)分時送到多個不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖3.數(shù)據(jù)分配器010A2A1A0

=010時，Y2=D例：用74HC138構成數(shù)據(jù)分配器當E3=1，E1=0,74HC138譯碼器作為數(shù)據(jù)分配器時的功能表輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD4.4.3數(shù)據(jù)選擇器(Multiplexers/Dataselectors)數(shù)據(jù)選擇器功能：能實現(xiàn)從多路輸入數(shù)據(jù)中，選擇一路輸出的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱“多路開關”。當有2n個輸入數(shù)據(jù)時，必定有n位二進制地址。1.數(shù)據(jù)選擇器功能地址碼輸入端使能信號輸入端，低電平有效1路數(shù)據(jù)輸出端（1）邏輯電路數(shù)據(jù)輸入端（2）功能0××1YS0S1E地址使能輸出輸

入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3（3）邏輯表達式D7YYE74LS151D6D5D4D3D2D1D0S2S1S02、集成數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74LS151（1）邏輯符號當E=1時，Y=1。當E=0時D7HHHLD6LHHLD5HLHLD4LLHLD3HHLLD2LHLLD1HLLLD0LLLLHLXXXHS0S1S2EYY選擇使能輸出輸入74LS151的功能表（2）功能表（3）邏輯表達式3、數(shù)據(jù)選擇器的應用1）用數(shù)據(jù)選擇器實現(xiàn)任意組合邏輯函數(shù)例1試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)比較Y與L，當

D3=D5=D6=D7=1D0=D1=D2=D4=0時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L解:注意：高、低位利用數(shù)據(jù)選擇器，組成n變量函數(shù)的一般步驟a、將函數(shù)變換成最小項表達式b、將使器件處于使能狀態(tài)c、地址信號Sn-1….S1

、S0

作為函數(shù)的輸入變量d、邏輯表達式中有mi,則相應Di

=1，其他的數(shù)據(jù)輸入端均為0。例2：用4選1數(shù)據(jù)選擇器函數(shù)：解：步驟：1)把函數(shù)化為最小項表達式；2)寫出4選1數(shù)據(jù)選擇器的輸出邏輯表達式：3）比較2式：要使L=F則有：S1=X;S0=Y;D0=0;D1=Z;D2=Z;D3=1;4)畫出接線圖:S1S0F用兩片74151組成二位八選一的數(shù)據(jù)選擇器2）數(shù)據(jù)選擇器的擴展：（1）位的擴展S2S1S0Y0Y1000D00D10001D01D11010D02D12011D03D13100D04D14101D05D15110D06D16111D07D17(2)字的擴展將兩片74LS151連接成一個16選1的數(shù)據(jù)選擇器，

3）實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并行輸入－－8位數(shù)據(jù)同時輸入串行輸出－－8位數(shù)據(jù)不是同時輸出，每次只輸出一位D0……D7D0D1D2D3D4D5D6D71.1位數(shù)值比較器

數(shù)值比較器功能：對兩個二進制數(shù)進行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個一位二進制數(shù)A、B。

輸出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA=

=1，表示A等于B4.4.4數(shù)值比較器邏輯表達式：BA=FBA>BA=FBA<ABBA+=FBA=一位數(shù)值比較器真值表10011001010101010000FA=BFA<BFA>BBA輸出輸入邏輯圖：2、2位數(shù)值比較器：輸入：兩個2位二進制數(shù)

A=A1A0、B=B1B0功能：比較兩個2位二進制數(shù)的大小的電路當高位（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結果就是兩個數(shù)的比較結果。當高位相等時，兩數(shù)的比較結果由低位比較的結果決定。

真值表:001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1輸

出輸

入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)邏輯表達式：兩位數(shù)值比較器邏輯圖:FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)3.集成數(shù)值比較器74LS85(1.)集成數(shù)值比較器74LS85的功能74LS85的引腳圖

74LS85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。邏輯符號：輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數(shù)值比較器74LS85的功能表4.4.5算術運算電路@在兩個1位二進制數(shù)相加時，不考慮低位來的進位的算術相加

---半加器@在兩個二進制數(shù)相加時，考慮低位進位的算術相加

---全加器半加器全加器1、半加器和全加器的功能（1）1位半加器（HalfAdder）

功能：不考慮低位進位，將兩個1位二進制數(shù)A、B相加。

半加器的真值表

邏輯表達式BABAS+=C=AB

邏輯圖1000C011110101000SBA輸出輸入（2）全加器（FullAdder）

1110100110010100全加器真值表

功能：全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結果給出該位的進位信號。111011