chp4 組合邏輯電路_第1頁(yè)
chp4 組合邏輯電路_第2頁(yè)
chp4 組合邏輯電路_第3頁(yè)
chp4 組合邏輯電路_第4頁(yè)
chp4 組合邏輯電路_第5頁(yè)
已閱讀5頁(yè),還剩76頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

4組合邏輯電路4.1組合邏輯電路的分析4.2組合邏輯電路的設(shè)計(jì)4.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.4常用組合邏輯集成電路教學(xué)基本要求1.熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法2.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應(yīng)用;3.學(xué)會(huì)閱讀MSI器件的功能表,并能根據(jù)設(shè)計(jì)要求完成電路的正確連接。組合邏輯電路的一般框圖Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:組合邏輯電路工作特點(diǎn):在任何時(shí)刻,電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。

序關(guān)于組合邏輯電路結(jié)構(gòu)特征:1、輸出、輸入之間沒(méi)有反饋延遲通路,2、不含記憶單元二.組合邏輯電路的分析步驟:

4.1組合邏輯電路分析1、由邏輯圖寫出各輸出端的邏輯表達(dá)式;2、化簡(jiǎn)和變換邏輯表達(dá)式;3、列出真值表;4、根據(jù)真值表或邏輯表達(dá)式,經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路,經(jīng)分析確定電路的的邏輯功能。一.組合邏輯電路分析

三、組合邏輯電路的分析舉例

例1分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能:解:輸入變量的取值中有奇數(shù)個(gè)1時(shí),L為1,否則L為0,電路具有為奇校驗(yàn)功能。例2

試分析下圖所示組合邏輯電路的邏輯功能。解:1、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式,并進(jìn)行化簡(jiǎn)和變換。X=A2、列寫真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010這個(gè)電路邏輯功能是對(duì)輸入的二進(jìn)制碼求反碼。最高位為符號(hào)位,0表示正數(shù),1表示負(fù)數(shù),正數(shù)的反碼與原碼相同;負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。3、確定電路邏輯功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、邏輯抽象:根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸出變量,并定義邏輯狀態(tài)的含義;2、根據(jù)邏輯描述列出真值表;3、由真值表寫出邏輯表達(dá)式;5、畫出邏輯圖。4、根據(jù)器件的類型,簡(jiǎn)化和變換邏輯表達(dá)式二、組合邏輯電路的設(shè)計(jì)步驟

一、組合邏輯電路的設(shè)計(jì):根據(jù)實(shí)際邏輯問(wèn)題,求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。4.2組合邏輯電路的設(shè)計(jì)例1某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出,試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路,3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和慢車,要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí),無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站,一號(hào)燈亮。當(dāng)特快沒(méi)有請(qǐng)求,直快請(qǐng)求進(jìn)站時(shí),無(wú)論慢車是否請(qǐng)求,二號(hào)燈亮。當(dāng)特快和直快均沒(méi)有請(qǐng)求,而慢車有請(qǐng)求時(shí),三號(hào)燈亮。解:1、邏輯抽象。輸入信號(hào):I0、I1、I2分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)且有進(jìn)站請(qǐng)求時(shí)為1,沒(méi)有請(qǐng)求時(shí)為0。輸出信號(hào):L0、L1、L2分別為3個(gè)指示燈的狀態(tài),且燈亮為1,燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據(jù)題意列出真值表輸入輸出I0I1I2L0L1L20000001××10001×010001001真值表2、根據(jù)真值表寫出各輸出邏輯表達(dá)式。L0=I0

3、根據(jù)要求將上式變換為與非形式

4、根據(jù)輸出邏輯表達(dá)式畫出邏輯圖。例2十字路口交通燈控制器,當(dāng)紅、綠、黃和綠亮?xí)r為正常工作狀態(tài),其余為故障狀態(tài),試設(shè)計(jì)該報(bào)警控制電路,并用“與或非”門實(shí)現(xiàn)。例3設(shè)計(jì)多功能電路,其中S2、S1為功能選擇輸入,Y為輸出,功能如表1所示1.列出其完整的真值表;2.寫出邏輯表達(dá)式;3.用最簡(jiǎn)“與非門”實(shí)現(xiàn)。4.3

組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)不考慮門的延時(shí)時(shí)間考慮門的延時(shí)時(shí)間,當(dāng)A=0B=14.3.1

產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因競(jìng)爭(zhēng):當(dāng)一個(gè)邏輯門的兩個(gè)輸入端的信號(hào)同時(shí)向相反方向變化,而變化的時(shí)間有差異的現(xiàn)象。冒險(xiǎn):兩個(gè)輸入端的信號(hào)取值的變化方向是相反時(shí),由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。4.3.2

消去競(jìng)爭(zhēng)冒險(xiǎn)的方法1.發(fā)現(xiàn)并消除互補(bǔ)相乘項(xiàng)

B=C=0時(shí)為消掉AA,變換邏輯函數(shù)式為:可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。AAF=不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)B=C=0時(shí)F=02.

增加乘積項(xiàng),避免互補(bǔ)項(xiàng)相加

,

CBACL+=當(dāng)A=B=1時(shí)CBACL+=+ABCCL+=增加乘積項(xiàng)AB,可以消除競(jìng)爭(zhēng)冒險(xiǎn):當(dāng)A=B=1時(shí)L=C+C+1不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)3.

輸出端并聯(lián)電容器4~20pF

如果邏輯電路在較慢速度下工作,為了消去競(jìng)爭(zhēng)冒險(xiǎn),可以在輸出端并聯(lián)一電容器,致使輸出波形上升沿和下降沿變化比較緩慢,可對(duì)于很窄的負(fù)跳變脈沖起到平波的作用。編碼器功能:對(duì)輸入的信號(hào)進(jìn)行二進(jìn)制編碼。如:8421BCD碼中,用1000表示數(shù)字8如:ASCII碼中,用1000001表示字母A等4.4.1編碼器(Encoder)4.4若干典型的組合邏輯集成電路二進(jìn)制編碼器的結(jié)構(gòu)框圖

I0

I1

Yn-1

Y0

Y1

1n2-I二進(jìn)制

編碼器

2n個(gè)

輸入

n位二進(jìn)制碼輸出

1.普通二進(jìn)制編碼器有4-2線、8-3線、16-4線和32-5線編碼器等。1000010000100001Y0Y1I3I2I1I0

(2)邏輯功能表

(1)邏輯符號(hào)4輸入二進(jìn)制碼輸出11011000(3)邏輯表達(dá)式以4-2線編碼器為例:(4)邏輯圖4-2線編碼器邏輯圖2.鍵盤輸入8421BCD碼編碼器代碼輸出使能標(biāo)志編碼輸入

入輸

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

該編碼器為輸入低電平有效功能表

結(jié)論:普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)(1)列出功能表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低(2)寫出邏輯表達(dá)式(3)畫出邏輯電路(略)輸入編碼信號(hào)高電平有效,輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3~輸入為編碼信號(hào)I3

I0輸出為Y1Y03321IIIY+=33210IIIIY+=

3.

優(yōu)先編碼器

優(yōu)先編碼器CD4532的邏輯符號(hào)、引腳圖4.集成電路編碼器邏輯符號(hào)引腳圖

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL不工作工作,無(wú)鍵按下正常編碼譯碼器的分類:

譯碼器功能:能將輸入的二進(jìn)制代碼翻譯成代表某一特定含義的信號(hào).(即電路的某種狀態(tài))譯碼是編碼的逆過(guò)程。地址譯碼器將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器常見的地址譯碼器:4.4.2

譯碼器(Decoder)顯示譯碼器用于將二進(jìn)制代碼轉(zhuǎn)換為直接觀看的十進(jìn)制數(shù)字。

二進(jìn)制譯碼器的結(jié)構(gòu)框圖

I0

I1

Y2n-1

Y0

Y1

1n-I二進(jìn)制

編碼器

n位二進(jìn)碼輸入

2n個(gè)信號(hào)輸出

有2-4線、3-8線、4-16線和5-32線譯碼器等。1.二進(jìn)制譯碼器1)2-4線譯碼器74xx139:LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸

入74xx139功能表E=0,E=1時(shí):*邏輯符號(hào)框外部的符號(hào),表示外部輸入或輸出信號(hào)名稱*字母上面的“—”號(hào)說(shuō)明該輸入或輸出是低電平有效。邏輯符號(hào)說(shuō)明:邏輯符號(hào)2)3-8線集成譯碼器74HC138(74LS138)功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0不工作輸出全1工作譯碼輸出邏輯表達(dá)式:當(dāng)E3=1,E2=E1=0時(shí),集成譯碼器74XX138邏輯符號(hào):引腳圖(MSB)高位isA2(LSB)低位isA0邏輯符號(hào)3)集成二–十進(jìn)制譯碼器(BCD/DEC)-74HC42功能:將8421BCD碼譯成為10個(gè)狀態(tài)輸出。BCD碼十進(jìn)制數(shù)碼8421碼00000100012001030011401005010160110701118100091001集成二–十進(jìn)制譯碼器74HC42功能表LHHHHHHHHHHLLH9HLHHHHHHHHLLLH8HHLHHHHHHHHHHL7HHHLHHHHHHLHHL6HHHHLHHHHHHLHL5HHHHHLHHHHLLHL4HHHHHHLHHHHHLL3HHHHHHHLHHLHLL2HHHHHHHHLHHLLL1HHHHHHHHHLLLLL0Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出BCD輸入十進(jìn)制數(shù)(1)七段數(shù)碼管(7-segmentDigitalDisplayDevice)最常用的顯示數(shù)碼管有:半導(dǎo)體發(fā)光二極管和液晶顯示。abcdfge顯示器分段布局圖4)七段顯示譯碼器(BCD/7-seg)共陽(yáng)極顯示器UCC共陰極顯示器(2)常用的集成七段顯示譯碼器----------CMOS七段顯示譯碼器74HC4511

BCD碼輸入接數(shù)碼管LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進(jìn)制或功能D3D2D1D0BLLE七段顯示譯碼器74HC4511功能表字形**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測(cè)試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba輸出輸入十進(jìn)制或功能BLLED3D2D1D0七段顯示譯碼器74HC4511功能表(續(xù))超出顯示范圍例由74HC4511構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示,當(dāng)小時(shí)高位全0時(shí),具有零熄滅功能。高位不具有零熄滅功能:

H7

H6

H5

H4

0

(0)

4511×4

顯示器×4

1

(0)

(I)

(II)

(III)

a~g

a~g

a~g

a~g

LT

LE

BL

(III)

D3D2D1D0

LT

LE

BL

(I)

LT

LE

BL

(II)

LT

LE

BL

1

H3

H2

H1

H0

M7

M6

M5

M4

M3

M2

M1

M0

D3D2D1D0

D3D2D1D0

D3D2D1D0

~3線–8線譯碼器的

~

含三變量函數(shù)的全部最小項(xiàng)。Y0Y7基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。1)用譯碼器實(shí)現(xiàn)邏輯函數(shù)。...2.集成二進(jìn)制譯碼器應(yīng)用當(dāng)E3=1,E2=E1=0時(shí)例1:用一片74HC138實(shí)現(xiàn)函數(shù)(1)將函數(shù)式變換為最小項(xiàng)之和的形式(2)在譯碼器的輸出端加一個(gè)與非門,即可實(shí)現(xiàn)給定的組合邏輯函數(shù).注意:高、低位;A=A2,B=A1,C=A0例2.試用3/8線譯碼器設(shè)計(jì)一個(gè)三輸入多數(shù)表決器。(可附加門電路)真值表設(shè)三個(gè)輸入開關(guān)分別為:A、B、C;同意為“1”;否則為“0”;輸出L:通過(guò)為“1”;否則為“0”L

&

2)譯碼器的擴(kuò)展

例:用二個(gè)2-4線譯碼器擴(kuò)展為3-8線譯碼器;3-8線功能A2A1A0輸出

000Y0=0

001Y1=0

010Y2=0

011Y3=0

100

Y4=0

101Y5=0

110Y6=0

111Y7=0LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸

入2-4線譯碼器例、用74xx139和74xx138構(gòu)成5線-32線譯碼器數(shù)據(jù)分配器:相當(dāng)于多輸出的單刀多擲開關(guān),是一種能將從數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖3.數(shù)據(jù)分配器010A2A1A0

=010時(shí),Y2=D例:用74HC138構(gòu)成數(shù)據(jù)分配器當(dāng)E3=1,E1=0,74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD4.4.3數(shù)據(jù)選擇器(Multiplexers/Dataselectors)數(shù)據(jù)選擇器功能:能實(shí)現(xiàn)從多路輸入數(shù)據(jù)中,選擇一路輸出的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開關(guān),又稱“多路開關(guān)”。當(dāng)有2n個(gè)輸入數(shù)據(jù)時(shí),必定有n位二進(jìn)制地址。1.數(shù)據(jù)選擇器功能地址碼輸入端使能信號(hào)輸入端,低電平有效1路數(shù)據(jù)輸出端(1)邏輯電路數(shù)據(jù)輸入端(2)功能0××1YS0S1E地址使能輸出輸

入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3(3)邏輯表達(dá)式D7YYE74LS151D6D5D4D3D2D1D0S2S1S02、集成數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74LS151(1)邏輯符號(hào)當(dāng)E=1時(shí),Y=1。當(dāng)E=0時(shí)D7HHHLD6LHHLD5HLHLD4LLHLD3HHLLD2LHLLD1HLLLD0LLLLHLXXXHS0S1S2EYY選擇使能輸出輸入74LS151的功能表(2)功能表(3)邏輯表達(dá)式3、數(shù)據(jù)選擇器的應(yīng)用1)用數(shù)據(jù)選擇器實(shí)現(xiàn)任意組合邏輯函數(shù)例1試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)比較Y與L,當(dāng)

D3=D5=D6=D7=1D0=D1=D2=D4=0時(shí),D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L解:注意:高、低位利用數(shù)據(jù)選擇器,組成n變量函數(shù)的一般步驟a、將函數(shù)變換成最小項(xiàng)表達(dá)式b、將使器件處于使能狀態(tài)c、地址信號(hào)Sn-1….S1

、S0

作為函數(shù)的輸入變量d、邏輯表達(dá)式中有mi,則相應(yīng)Di

=1,其他的數(shù)據(jù)輸入端均為0。例2:用4選1數(shù)據(jù)選擇器函數(shù):解:步驟:1)把函數(shù)化為最小項(xiàng)表達(dá)式;2)寫出4選1數(shù)據(jù)選擇器的輸出邏輯表達(dá)式:3)比較2式:要使L=F則有:S1=X;S0=Y;D0=0;D1=Z;D2=Z;D3=1;4)畫出接線圖:S1S0F用兩片74151組成二位八選一的數(shù)據(jù)選擇器2)數(shù)據(jù)選擇器的擴(kuò)展:(1)位的擴(kuò)展S2S1S0Y0Y1000D00D10001D01D11010D02D12011D03D13100D04D14101D05D15110D06D16111D07D17(2)字的擴(kuò)展將兩片74LS151連接成一個(gè)16選1的數(shù)據(jù)選擇器,

3)實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并行輸入--8位數(shù)據(jù)同時(shí)輸入串行輸出--8位數(shù)據(jù)不是同時(shí)輸出,每次只輸出一位D0……D7D0D1D2D3D4D5D6D71.1位數(shù)值比較器

數(shù)值比較器功能:對(duì)兩個(gè)二進(jìn)制數(shù)進(jìn)行比較(A、B),以判斷其大小的邏輯電路。輸入:兩個(gè)一位二進(jìn)制數(shù)A、B。

輸出:

FBA>=1,表示A大于BFBA<=1,表示A小于BFBA=

=1,表示A等于B4.4.4數(shù)值比較器邏輯表達(dá)式:BA=FBA>BA=FBA<ABBA+=FBA=一位數(shù)值比較器真值表10011001010101010000FA=BFA<BFA>BBA輸出輸入邏輯圖:2、2位數(shù)值比較器:輸入:兩個(gè)2位二進(jìn)制數(shù)

A=A1A0、B=B1B0功能:比較兩個(gè)2位二進(jìn)制數(shù)的大小的電路當(dāng)高位(A1、B1)不相等時(shí),無(wú)需比較低位(A0、B0),高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)果。當(dāng)高位相等時(shí),兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。

真值表:001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1輸

出輸

入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)邏輯表達(dá)式:兩位數(shù)值比較器邏輯圖:FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)3.集成數(shù)值比較器74LS85(1.)集成數(shù)值比較器74LS85的功能74LS85的引腳圖

74LS85是四位數(shù)值比較器,其工作原理和兩位數(shù)值比較器相同。邏輯符號(hào):輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數(shù)值比較器74LS85的功能表4.4.5算術(shù)運(yùn)算電路@在兩個(gè)1位二進(jìn)制數(shù)相加時(shí),不考慮低位來(lái)的進(jìn)位的算術(shù)相加

---半加器@在兩個(gè)二進(jìn)制數(shù)相加時(shí),考慮低位進(jìn)位的算術(shù)相加

---全加器半加器全加器1、半加器和全加器的功能(1)1位半加器(HalfAdder)

功能:不考慮低位進(jìn)位,將兩個(gè)1位二進(jìn)制數(shù)A、B相加。

半加器的真值表

邏輯表達(dá)式BABAS+=C=AB

邏輯圖1000C011110101000SBA輸出輸入(2)全加器(FullAdder)

1110100110010100全加器真值表

功能:全加器能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加,并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。111011

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論