《數(shù)字邏輯》期末考試A卷參考答案

《數(shù)字邏輯》期末考試A參考答案一、判斷題：下面描述正確的打‘√誤打‘×小題1分共10分）、為了表示個(gè)信息，需7位二進(jìn)制編碼[√]、BCD碼表示0至15之間的任意整數(shù)[×]、余3碼有權(quán)碼[]、2421碼無權(quán)碼[×]、二值數(shù)字邏輯中變量只能取值和，表示數(shù)的大[]、計(jì)算機(jī)主機(jī)與鼠標(biāo)是并行通[×]、計(jì)算機(jī)主機(jī)與鍵盤是串行通[√]、占空比等于脈沖寬度除于周[√]、上升時(shí)間和下降時(shí)間越長(zhǎng)，器件速度越[]10卡諾圖可用來化簡(jiǎn)任意個(gè)變量的邏輯表達(dá)式[×]二、寫出圖中電路的邏輯函數(shù)表達(dá)式小題5分共10分、F=AB、

CD三、選擇題選題，多選或少選不得分，每小題2，共分）

四、填空題（每空1分共20分、一個(gè)觸發(fā)器可表__1__位進(jìn)制碼，三個(gè)觸發(fā)器串接起來，可表位進(jìn)制數(shù)。、欲表示十進(jìn)制的十個(gè)數(shù)碼，需__4__觸發(fā)器。、寄存器中，與觸發(fā)器相配合的控制電路通常門路_（擇提示：門電路、觸發(fā)器、晶體二極管）構(gòu)成。、一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，由00000狀態(tài)開,經(jīng)過75個(gè)入脈沖后，計(jì)數(shù)器的狀態(tài)為__01011_。位位寄存器可以寄存四位數(shù)碼將這些數(shù)碼全部從串行輸出端輸出，需過_個(gè)時(shí)鐘周期。、_RS_觸發(fā)器存在輸入約束條件主從JK_觸發(fā)器會(huì)出現(xiàn)一次翻轉(zhuǎn)現(xiàn)象、負(fù)跳沿觸發(fā)翻轉(zhuǎn)的主從JK觸發(fā)器的輸入信號(hào)應(yīng)該在為低電平時(shí)入，在為高電平_時(shí)輸入信號(hào)要求穩(wěn)定不變。、正跳沿觸發(fā)翻轉(zhuǎn)的D觸器的輸入信號(hào)在_上升沿_一瞬間加入。、由與非門組成的基本發(fā)器當(dāng)輸入時(shí)同向輸出端Q＝，反向輸出端

＝，_R、同由0變時(shí)，輸出不定狀態(tài)。10觸發(fā)器是觸發(fā)器的數(shù)據(jù)輸入端接而成。、觸發(fā)器的脈沖工作特性是指_時(shí)鐘脈沖和輸入信號(hào)的時(shí)間關(guān)系_要求。五、用電實(shí)現(xiàn)下面的邏輯函數(shù)，畫出其內(nèi)部電路(用場(chǎng)效應(yīng)管作為基本單)，要求清晰整潔10分，每小題分、L=

AB

、L=

AB

六設(shè)計(jì)一個(gè)由三人投只能投贊成和反對(duì)票表決電路當(dāng)多數(shù)人贊成時(shí)投票通過。投贊成票約定為1投票通過約定為，只限用與非門電路，要寫出設(shè)計(jì)過程分）解：1、依題意得下面的真值表，L=1表投票通過；ABCL00000101101011112、由上面真值表可得邏輯表達(dá)式為：L=AB+BC+CA+ABC=AB+BC+CA3、將其劃為與非表達(dá)式為：AB4、依上式出邏輯電路圖如下：七、解：

設(shè)每個(gè)門的時(shí)延均為t存在競(jìng)爭(zhēng)冒險(xiǎn)。

?？紤]門的傳輸延遲時(shí)間，電路波形圖如下所示，可見電路八、解：(1)按題意要求的狀態(tài)轉(zhuǎn)換表理后可得出各驅(qū)動(dòng)信號(hào)的真值表如下

n

n2

Qn1

J

3

01010101

X0XXX1XX0XX0XXXXX10XXX00XX1X0XXX0XX根據(jù)上表畫出、K、J、K、J、K的諾圖如下：3

（3根據(jù)卡諾圖得驅(qū)動(dòng)方程如下：Jn3

1

；

Q3

n2

1

；

J2

1

；

Q

Q

；Jnn323

；

J

；《數(shù)字邏輯》第2章業(yè)與習(xí)題1）填空1．傳統(tǒng)的輯函數(shù)的表示方法有、、和。2．邏輯變和函數(shù)只有的邏輯狀態(tài)。

兩種取值，而且它們只是表示兩種不同3．邏輯函，其反函F

，其對(duì)偶式F*=

。

4．函ABACCD的最簡(jiǎn)與或式是。2）單選1．函ACCDD的最簡(jiǎn)與或式為（①1

②0

③

④以上均不是2．邏輯函A)當(dāng)?shù)娜≈禐椋ǎr(shí)，F(xiàn)。①000

②011

③101

④1113．函數(shù)A與A（①互為反函數(shù)3）問答計(jì)算題

②互為對(duì)偶式③相等④答案都不正確。1．將邏輯函數(shù)FABC成標(biāo)準(zhǔn)與或表達(dá)式。2．推導(dǎo)出函數(shù)FABBCAC的簡(jiǎn)與或式。3．列出下問題的真值表，利用最小項(xiàng)推導(dǎo)法寫出其邏輯函數(shù)表達(dá)式，并利用公式簡(jiǎn)化法進(jìn)行簡(jiǎn)化。然后寫出完整的VerilogHDL程序。有3個(gè)溫度檢測(cè)器，當(dāng)檢測(cè)的溫度超過時(shí)，溫度檢測(cè)器輸出信號(hào)為1；低于60°時(shí)，輸出為0。當(dāng)兩個(gè)或兩個(gè)以上的溫度檢測(cè)器的輸出為時(shí)，總控制器的輸出為1以控制調(diào)控設(shè)備，使溫度降低到60°以下。4．用公式證明下列等式：ACDABCDBCD5．用if語句設(shè)計(jì)一個(gè)二選一的總線選擇器，當(dāng)選擇信號(hào)為“1”時(shí)，輸出qout[3:0]等于輸入；當(dāng)為0”時(shí)，輸qout[3:0]等于0。下面程序是否正確？若不正確一一指明出錯(cuò)的語句并給出完整的正確程序嘗試用QuartusⅡ軟件輸入源程序并進(jìn)行編譯，確保編譯通過。

6．若要設(shè)一個(gè)帶異步清零和異步預(yù)置的位二進(jìn)制加法計(jì)數(shù)器，觸發(fā)信號(hào)均為上升沿觸發(fā)下面程序是否正確？若不正確一一指明出錯(cuò)的語句并給出完整的正確程序嘗試用QuartusⅡ軟件輸入源程序并進(jìn)行編譯確保編譯通過。moduleqout;data;inputdata)beginif(sel)qout<=data;1）填空moduleoutputoutputdata;inputload,reset,clk;always@(posedgeclk)if(qout==8begincout=1;endbegincout=0;endalways@reset)qout=0;always@load)qout=data;endmodule1．邏輯函表達(dá)式的標(biāo)準(zhǔn)形式有2．邏輯函化簡(jiǎn)的常用方法有

和。和。

的反函數(shù)=3．函FA)]B4．若邏輯FDE，則其反函=

。

。5．函數(shù)F=AB+BC+AC的反函數(shù)的與或表達(dá)式為。6．若邏輯數(shù)F=A+BC，則其或與形式是。2單選題1．函數(shù)F(A，，C)=(1，3，5，7，8910，，14，15)的最簡(jiǎn)與非實(shí)現(xiàn)是（①ADABAC③ADAB

②④AD2．函數(shù)(A，，C，)=∑m(0，1，3，6，8，13，15)+∑d(10)的簡(jiǎn)化與或表達(dá)式是（①FBDAC

②FABDAC③FABDABDDFABABDD3．邏輯函數(shù)A)的反函數(shù)為（①(ADE③(ABC)E

②ABC)D④ABC)DE4能使邏輯函數(shù)FAB)(A)為零的變量（順序?yàn)锳BC）組合是（①011，110③110，101

②010，001，100④110，101，1115．下列函數(shù)中（）式是函ZABAC的最小項(xiàng)表達(dá)式。①ABCABC③AC

②ABCABCABC④6．函F是最簡(jiǎn)（）表達(dá)式。①或與②與或非③與非與非④或非或非

7．在下列表達(dá)式中，可以全部用或非邏輯實(shí)現(xiàn)的是（①③F

②F④ZABC8．能使邏函數(shù)F=BCD均為的輸入變量組合是（①1101，0001，1000③1110，0110，1111

②1100，1110，1010，1011④1111，1001，1010，00009．n個(gè)變量可以構(gòu)成（）個(gè)最小項(xiàng)。①n

②2×n

③2

n

④2-110邏輯函數(shù)FB與G=滿足（）關(guān)系。①互非②對(duì)偶③相等④無任何關(guān)系11．標(biāo)準(zhǔn)與或式是由（）構(gòu)成的邏輯表達(dá)式。①最大項(xiàng)之積②最小項(xiàng)之積③最大項(xiàng)之和④最小項(xiàng)之和12．標(biāo)準(zhǔn)或與式是由（）構(gòu)成的邏輯表達(dá)式。①最大項(xiàng)之積3問答與計(jì)算題

②最小項(xiàng)之積③最大項(xiàng)之和④最小項(xiàng)之和1．邏輯數(shù)中3種最基本的邏輯運(yùn)算是什么？2．什么真值表，它有什么用處？3．什么最小項(xiàng)，它有什么性質(zhì)？4．什么最大項(xiàng)，它有什么性質(zhì)？5．什么最簡(jiǎn)與或表達(dá)式？化簡(jiǎn)邏輯函數(shù)表達(dá)式的意義是什么？6．若XFXG

，則F和G為多少？給出推導(dǎo)過程。7．列出述問題的真值表，寫出其邏輯函數(shù)表達(dá)式并利用公式簡(jiǎn)化法進(jìn)行簡(jiǎn)化。然后寫出完整的Verilog程序。（1）有3輸入信號(hào)、B，如果這3輸入信號(hào)均為0其中一個(gè)為1，輸出信號(hào)Y，其余情況下Y。（2）有3輸入信號(hào)、B，當(dāng)這3個(gè)輸入信號(hào)出現(xiàn)奇數(shù)個(gè)時(shí)，輸出=1，其余情況Y。8．用真表證明下列表達(dá)式

（1）（2）（3）

AB)(A)AABABC9．直接出下列各函數(shù)的反函數(shù)表達(dá)式及對(duì)偶表達(dá)式（1）F[(BC)]B（2）（3）

ABCDBC10用式法證明下列各等式（1）（2）

AC)DABACDBCABC11用式法化簡(jiǎn)下列各式（1）（2）（3）

FBDABBCFACDF)()(A)()12一完整的VerilogHDL計(jì)模塊包括哪幾個(gè)部分？13VerilogHDL模塊的各端口數(shù)據(jù)流動(dòng)方向包括哪幾種？14VerilogHDL的信號(hào)的數(shù)據(jù)類型主要有哪些？15什叫做順序語句？什么叫做并行語句？16判下列Verilog標(biāo)識(shí)符是否合法，如有錯(cuò)誤則指出原因。（1）A_B_C,_A_B_C,1_2_3,_1_2_3（2）\74HC575\,\74HC245，（3）CLR/RESET,\IN4/SCLK,D100%17邏運(yùn)算符把它的操作數(shù)當(dāng)作什么變量來處理？對(duì)于不確定的操作數(shù)是怎樣處理的？進(jìn)行邏輯運(yùn)算后的結(jié)果為什么值？18縮運(yùn)算符和位運(yùn)算符有何區(qū)別？19型變量與nets型變量的主要區(qū)別有哪些？

20非塞賦值與阻塞賦值方式的主要區(qū)別有哪些？一般在可綜合風(fēng)格的模塊中使用哪種賦值方式更容易綜合？21case語句與語句有什么區(qū)別？各適于什么場(chǎng)合？采用哪種語句耗用器件邏輯資源更少？22什是同步清零和異步清零？各適于什么場(chǎng)合？23試表格形式列出任務(wù)與函數(shù)的主要