cadence軟件入門仿真版圖(layout)教程

集成電路設(shè)計(jì)方法集成電路大致分類數(shù)字電路(DSP,CPU,GPU,MCU)模擬電路(ADC/DAC,OP-AMP,Band-gapReference)射頻電路(Bluetooth,Wi-Fi,1G/2G/3G/4G,RFID)接口電路(SATA,USB,LVDS)微機(jī)電傳感器(加速度計(jì)、陀螺儀、電子羅盤)集成電路設(shè)計(jì)方法集成電路開題、設(shè)計(jì)、面市全流程確定市場需求確定系統(tǒng)架構(gòu)確定系統(tǒng)參數(shù)指標(biāo)，確定模塊參數(shù)指標(biāo)設(shè)計(jì)電路與版圖前仿真和后仿真驗(yàn)證功能試生產(chǎn)驗(yàn)證批量生產(chǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）版圖設(shè)計(jì)和后仿真（以反相器為例）集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）版圖設(shè)計(jì)和后仿真（以反相器為例）集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep1、打開virtuso集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellview集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellview集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep2、新建cellviewSchematic常用快捷鍵：i/I調(diào)用

w/W連線m/M移動(dòng)u/U撤銷操作c/C復(fù)制q/Q調(diào)出屬性對話框Shift+x/X檢查并保存l/L添加標(biāo)簽r/R旋轉(zhuǎn)集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep3、新建symbol集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep4、新建testbench步驟同新建cellview，并調(diào)用symbol集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep5、新建ADETRAN仿真，用于分析電路瞬態(tài)工作特性DC仿真，用于分析電路的直流工作點(diǎn)AC仿真，用于分析電路的小信號交流特性集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）設(shè)計(jì)環(huán)境：cadencevirtuosoStep6、前仿真及仿真結(jié)果集成電路設(shè)計(jì)方法電路設(shè)計(jì)和前仿真（以反相器為例）版圖設(shè)計(jì)和后仿真（以反相器為例）集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step1、新建layout集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step1、新建layout調(diào)用器件集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step1、新建layoutNWellMetal1DIFFPolyConPplusNplusPin集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step2、物理驗(yàn)證：DRC（DesignRulesCheck）&LVS（Layoutvs.Schematic）SchematicLayout集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）DRC:設(shè)計(jì)規(guī)則是版圖中各種圖形尺寸的規(guī)范以器件的特征尺寸為基準(zhǔn)各掩膜層上圖形自身尺寸許可范圍圖形件相對尺寸的許可范圍設(shè)計(jì)規(guī)則主要目的是使設(shè)計(jì)規(guī)范化流片方：取得最佳成品率和確保電路可靠性設(shè)計(jì)方：利用這些規(guī)則使版圖的面積盡可能做到最小LVS:版圖與電路一致性檢查要求把版圖中根據(jù)器件與節(jié)點(diǎn)識別提取出的電路同原設(shè)計(jì)的電路進(jìn)行對比檢查，要求二者在結(jié)構(gòu)上達(dá)到一致。集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step2、物理驗(yàn)證：DRC集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step3、物理驗(yàn)證：LVS集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step4、后仿真：PEX（ParasiticEXtraction）&后仿集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step5、后仿真：集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step5、后仿真：集成電路設(shè)計(jì)方法版圖設(shè)計(jì)和后仿真（以反相器為例）Step5、后仿真：集成電路設(shè)計(jì)方法僅僅滿足設(shè)計(jì)規(guī)則的走線，不是最佳的走線方式。在滿足設(shè)計(jì)規(guī)則的前提下，要保證每條金屬走線能夠承受相應(yīng)的電流密度（防止由于老化而產(chǎn)生的電遷移現(xiàn)象）。對于差分電路，要充分考慮版圖的對稱性與匹配。對于多數(shù)