FPGA與硬件描述語言-第二章-可編程邏輯器件

FPGA與

硬件描述語言2016.4第二章可編程邏輯器件2.1可編程邏輯器件的發(fā)展歷程2.2可編程邏輯器件的基本結(jié)構(gòu)與分類2.3簡單可編程邏輯器件2.4復(fù)雜可編程邏輯器件

2.5現(xiàn)場可編程門陣列FPGA可編程邏輯器件—發(fā)展歷程可編程邏輯器件是近十幾年才發(fā)展起來的一種新型集成電路現(xiàn)代的可編程邏輯器件以EEPROM、SRAM或Flash為基礎(chǔ)，由用戶根據(jù)自己的需要對其進行編程，確定芯片的功能可編程邏輯器件—發(fā)展歷程標(biāo)準(zhǔn)邏輯器件TTL工藝制造的74/54系列和用CMOS工藝制造的CD4000系列軟件配置的器件CPU和單片機專用集成電路ASIC和可編程邏輯器件數(shù)字集成電路的發(fā)展歷程可編程邏輯器件—發(fā)展歷程在歷史上，可編程邏輯器件經(jīng)歷了如下發(fā)展過程，在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面都有了很大的改進和提高PLAPALGALEPLDCPLD/FPGA可編程邏輯器件—發(fā)展歷程最早的可編程邏輯器件是1970年出現(xiàn)的PROM（ProgrammableRead-OnlyMemory）由固定的全譯碼與陣列和可編程的或陣列組成，采用熔絲工藝制造，只能寫一次，不可擦除陣列規(guī)模大、速度低，主要被作為存儲器使用可編程邏輯器件—發(fā)展歷程EPROM（ErasableProgrammableRead-OnlyMemory）EEPROM（E2PROM，ElectricallyErasableProgrammableRead-OnlyMemory）可編程邏輯器件—發(fā)展歷程Flash（Flash

EEPROMMemory）可編程邏輯器件—發(fā)展歷程20世紀(jì)70年代中期出現(xiàn)了可編程邏輯陣列器件PLA（ProgrammableLogicArray）PLA是基于與或陣列的器件，PLA的與陣列和或陣列均可編程PLA編程復(fù)雜，開發(fā)起來相對困難，并且器件的資源利用率低可編程邏輯器件—發(fā)展歷程20世紀(jì)70年代末，美國MMI公司，推出了可編程陣列邏輯器件PAL（ProgrammableArrayLogic）PAL由可編程的與陣列和固定的或陣列組成，是基于與或陣列的器件PAL可以達到很高的工作速度，并且它的輸出結(jié)構(gòu)種類很多，設(shè)計也很靈活可編程邏輯器件—發(fā)展歷程20世紀(jì)80年代初，Lattice公司發(fā)明了通用陣列邏輯器件GAL（GenericArrayLogic）與PAL相比，GAL增加了輸出邏輯宏單元（OLMC，OutputLogicMacroCell），并且具有可擦除、可重復(fù)編程、數(shù)據(jù)可長期保存和可重新組合結(jié)構(gòu)等優(yōu)點GAL比PAL使用更加靈活，典型的GAL器件可以取代幾乎所有的PAL器件可編程邏輯器件—發(fā)展歷程PLA、PAL和GAL同屬低密度的PLD，其規(guī)模小，難以實現(xiàn)復(fù)雜的邏輯功能從20世紀(jì)80年代末開始，隨著集成電路工藝水平的不斷提高，PLD突破了傳統(tǒng)的單一結(jié)構(gòu)，向著高密度、高速度、低功耗以及結(jié)構(gòu)體系更靈活的方向發(fā)展，相繼出現(xiàn)了各種不同結(jié)構(gòu)的高密度PLD可編程邏輯器件—發(fā)展歷程20世紀(jì)80年代中期，Altera公司推出了一種新型的可編程邏輯器件EPLD（ErasableProgrammableLogicDevice）EPLD基于CMOS和EPROM工藝制造，集成度比PAL和GAL高得多，設(shè)計也更加靈活EPLD保留了邏輯塊結(jié)構(gòu)，即使是規(guī)模很大的EPLD的內(nèi)部延時也很小EPLD最大的缺點在于其內(nèi)部互連能力比較弱，現(xiàn)在已不常使用可編程邏輯器件—發(fā)展歷程1985年Xillinx公司推出了現(xiàn)場可編程門陣列器件FPGAFPGA是一種新型的高密度PLD，采用標(biāo)準(zhǔn)CMOS工藝制造，其內(nèi)部由許多獨立的可編程邏輯模塊組成，邏輯塊之間可以靈活地相互連接FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，片內(nèi)的SRAM或者熔絲圖用于工作時存放配置數(shù)據(jù)FPGA具有密度高、編程速度快、設(shè)計靈活和設(shè)計可再配置等優(yōu)點可編程邏輯器件—發(fā)展歷程20世紀(jì)80年代末，Lattice公司提出了在系統(tǒng)可編程ISP（InSystemProgrammable）技術(shù)此后基于這一技術(shù)相繼出現(xiàn)了一系列具備在系統(tǒng)可編程能力的復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）CPLD是在EPLD的基礎(chǔ)上發(fā)展起來的，增加了內(nèi)部互連線，改進了內(nèi)部結(jié)構(gòu)體系，增加了觸發(fā)器的數(shù)量CPLD的性能比EPLD更好，設(shè)計也更加靈活可編程邏輯器件—發(fā)展歷程進入20世紀(jì)90年代以后，高密度PLD在生產(chǎn)工藝、器件的編程和測試技術(shù)等方面都有了飛速發(fā)展FPGA的集成度已經(jīng)可以達到100萬個等效PLD門，最高工作頻率可以達到100MHz以上CPLD產(chǎn)品的集成度最多可達25萬個等效門，最高工作速度已達180MHz第二章可編程邏輯器件2.1可編程邏輯器件的發(fā)展歷程2.2可編程邏輯器件的基本結(jié)構(gòu)與分類2.3簡單可編程邏輯器件2.4復(fù)雜可編程邏輯器件

2.5現(xiàn)場可編程門陣列FPGA可編程邏輯器件—基本結(jié)構(gòu)根據(jù)已學(xué)過的數(shù)電相關(guān)知識，任何的組合邏輯都可以用與―或表達式來表示因此現(xiàn)在使用的可編程邏輯器件普遍都有相似的內(nèi)部結(jié)構(gòu)，是由輸入電路、與陣列、或陣列和輸出電路幾部分構(gòu)成可編程邏輯器件—基本結(jié)構(gòu)可編程邏輯器件結(jié)構(gòu)示意圖可編程邏輯器件—基本結(jié)構(gòu)PLD輸入電路PLD與門表示法PLD或門表示法可編程邏輯器件—基本結(jié)構(gòu)可編程邏輯器件—分類集成度是可編程邏輯器件一項非常重要的指標(biāo)，通常根據(jù)這個指標(biāo)將其分為低密度可編程邏輯器件（LDPLD，LowDensityProgrammableLogicDevice）和高密度可編程邏輯器件（HDPLD，HighDensityProgrammableLogicDevice）可編程邏輯器件—分類PLDLDPLDPROMPLAPALGALHDPLDEPLDCPLDFPGA可編程邏輯器件（按集成度）分類示意圖第二章可編程邏輯器件2.1可編程邏輯器件的發(fā)展歷程2.2可編程邏輯器件的基本結(jié)構(gòu)與分類2.3簡單可編程邏輯器件2.4復(fù)雜可編程邏輯器件

2.5現(xiàn)場可編程門陣列FPGA可編程邏輯器件—簡單可編程邏輯器件簡單可編程邏輯器件一般僅由與陣列和或陣列組成，因此這類器件一般只能完成組合邏輯功能簡單可編程邏輯器件的輸入信號首先通過與陣列產(chǎn)生乘積項，然后經(jīng)過或陣列完成相加，因此用簡單可編程邏輯器件完成組合邏輯功能是非常有效的簡單可編程邏輯器件的結(jié)構(gòu)決定了在對其進行編程時不需要考慮布局布線的問題，因此其性能是完全可以被預(yù)測的，這是簡單可編程邏輯器件最大的優(yōu)點可編程邏輯器件—簡單可編程邏輯器件根據(jù)剛才對可編程邏輯器件的分類，我們可以知道，簡單可編程邏輯器件就是早期的低密度可編程邏輯器件簡單可編程邏輯器件一般包括PROM、PLA、PAL和GAL這幾種類型的器件，區(qū)分它們的標(biāo)準(zhǔn)是與陣列和或陣列是否可以被編程可編程邏輯器件—簡單可編程邏輯器件A2A1A0D3D2D1D000000100011110010010001100011001011101100011000011110100

可編程邏輯器件—簡單可編程邏輯器件PLA陣列結(jié)構(gòu)可編程邏輯器件—簡單可編程邏輯器件優(yōu)點缺點因為與陣列是可編程的，它不需要準(zhǔn)備輸入信號的所有可能組合，因此它的器件規(guī)模不會像PROM那樣隨著輸入信號數(shù)目的增加而增加這一優(yōu)點使得器件芯片的利用率大大提高迄今為止沒有開發(fā)出一種高效高質(zhì)量的PLA編程工具PLA器件制造工藝復(fù)雜，工作速度很低，輸出結(jié)構(gòu)存在著缺陷PLA已經(jīng)無法滿足設(shè)計現(xiàn)代數(shù)字系統(tǒng)的需要了，現(xiàn)在基本上已經(jīng)不使用了可編程邏輯器件—簡單可編程邏輯器件PAL陣列結(jié)構(gòu)可編程邏輯器件—簡單可編程邏輯器件PAL器件的優(yōu)點陣列結(jié)構(gòu)上的優(yōu)勢PAL擁有成熟的開發(fā)工具具有較高的工作速度和性能可編程邏輯器件—簡單可編程邏輯器件GAL與PAL有什么不同？PAL和GAL采用不同的工藝制造：PAL用熔絲工藝制造，只可進行一次編程；而GAL的制造工藝為制造EEPROM的浮柵技術(shù)，可以方便地實現(xiàn)電擦除并進行多次改寫，大大方便了用戶的使用PAL和GAL的輸出結(jié)構(gòu)不一樣，PAL的輸出結(jié)構(gòu)是固定的（一般為三態(tài)門和寄存器輸出）；而GAL在每個輸出端都集成了一個可編程的輸出邏輯宏單元OLMC，因此在使用GAL時，用戶可以自定義輸出結(jié)構(gòu)可編程邏輯器件—簡單可編程邏輯器件GAL16V8的邏輯框圖可編程邏輯器件—簡單可編程邏輯器件OLMC的內(nèi)部結(jié)構(gòu)可編程邏輯器件—簡單可編程邏輯器件GAL的優(yōu)點GAL的缺點通過編程可以把OLMC配置成多種輸出結(jié)構(gòu)，很容易就可以實現(xiàn)PAL有限的幾種輸出結(jié)構(gòu)幾種普通的GAL器件就可以完全代替幾乎所有型號PAL器件GAL的芯片規(guī)模小，無法完成較復(fù)雜的邏輯電路功能后來出現(xiàn)的FPGA和CPLD已經(jīng)取代了GAL在可編程邏輯器件中的主流地位可編程邏輯器件—簡單可編程邏輯器件器件類型與陣列或陣列輸出結(jié)構(gòu)PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可編程第二章可編程邏輯器件2.1可編程邏輯器件的發(fā)展歷程2.2可編程邏輯器件的基本結(jié)構(gòu)與分類2.3簡單可編程邏輯器件2.4復(fù)雜可編程邏輯器件

2.5現(xiàn)場可編程門陣列FPGA可編程邏輯器件—復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件（CPLD）是從低密度可編程邏輯器件PAL、GAL發(fā)展而來的高密度可編程邏輯器件規(guī)模可以達到幾十萬門、甚至上百萬門，而工作速度可以達到100MHz以上CPLD已經(jīng)成為主流的可編程邏輯器件之一可編程邏輯器件—復(fù)雜可編程邏輯器件CPLD的三大組成部分：邏輯陣列快LAB（LogicArrayBlock）可編程連線陣列PIA（ProgrammableInterconnectArray）可編程I/O單元可編程邏輯器件—復(fù)雜可編程邏輯器件CPLD結(jié)構(gòu)框圖可編程邏輯器件—復(fù)雜可編程邏輯器件LABPIAI/O控制塊LAB包括與陣列、可編程的觸發(fā)器以及多路選擇器等單元電路，每個LAB都可以獨立地配置成組合邏輯電路或者時序邏輯電路來使用PIA提供CPLD內(nèi)部LAB之間以及LAB與I/O之間的互聯(lián)CPLD的可編程I/O控制塊允許單獨的把每個管腳配置成輸入、輸出或者雙向工作方式LAB主要的結(jié)構(gòu)特點體現(xiàn)在多觸發(fā)器結(jié)構(gòu)、乘積項共享、異步時鐘和時鐘選擇互聯(lián)可以在不改變管腳配置的情況下改變內(nèi)部設(shè)計，具有很大的靈活性內(nèi)部連線延時是累加的（可預(yù)測），設(shè)計是可以得到較好的時序性能每個I/O管腳都配備一個三態(tài)緩沖器，三態(tài)緩沖器受全局輸出使能信號控制可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000系列器件的主要特點及性能：基于電可擦除可編程只讀存儲器（EEPROM）的MAX7000產(chǎn)品采用第二代多陣列矩陣（MAX）架構(gòu)，用先進的CMOS工藝制造，提供從32到512個宏單元的密度范圍，速度達3.5ns的管腳到管腳延時MAX7000器件支持在系統(tǒng)可編程能力（ISP），可以再現(xiàn)場輕松進行配置可編程邏輯器件—復(fù)雜可編程邏輯器件特性EPM7032EPM7064EPM7096EPM7128EEPM7160EEPM7192EEPM7265E可用門數(shù)600125018002500320037505000宏單元數(shù)326496128160192256邏輯陣列塊2468101216最大用戶I/O數(shù)366876100105124164MAX7000/MAX7000E器件特點可編程邏輯器件—復(fù)雜可編程邏輯器件特性EPM7032SEPM7064SEPM7128SEPM7160SEPM7192SEPM7256S可用門數(shù)60012502500320037505000宏單元數(shù)3264128160192256邏輯陣列塊248101216最大用戶I/O數(shù)3668100104124164MAX7000S器件特點可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000S特有性能：具有標(biāo)準(zhǔn)JTAG接口，提供在系統(tǒng)可編程能力ISP提供128個或更多宏單元的內(nèi)建JTAG邊界掃描測試電路可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000系列器件的整體結(jié)構(gòu)主要包括以下幾個部分：邏輯陣列塊LAB擴展乘積項（分共享和并聯(lián)兩種）可編程連線陣列PIAI/O控制塊可編程邏輯器件—復(fù)雜可編程邏輯器件EPM7032/EPM7064/EPM7096器件的整體結(jié)構(gòu)可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000E/S器件的整體結(jié)構(gòu)可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—邏輯陣列塊LAB每個LAB有如下輸入信號：來自PIA的36個輸入信號，用作通用邏輯輸入用作二級寄存器功能的全局控制信號MAX7000E/S器件提供了從I/O管腳到寄存器的直接路徑，這樣可以減小器件的建立時間可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元（Macrocell）宏單元包括3個功能塊：邏輯陣列乘積項選擇矩陣可編程寄存器可編程邏輯器件—復(fù)雜可編程邏輯器件EPM7032/EPM7064/EPM7096器件的宏單元結(jié)構(gòu)可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000E/S器件的宏單元結(jié)構(gòu)可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元宏單元中作為寄存器使用的觸發(fā)器可以單獨的編程為由可編程時鐘控制的D、T、JK或RS觸發(fā)器這些觸發(fā)器還可以被旁路以實現(xiàn)組合邏輯在設(shè)計輸入的時候，用戶指定期望的觸發(fā)器類型，開發(fā)工具為每一個寄存器功能選擇最有效的觸發(fā)器工作方式，這樣做的目的是優(yōu)化資源的使用可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元每個可編程寄存器可以有3中鐘控模式：采用全局時鐘信號采用全局時鐘信號和“高電平有效”的時鐘使能信號用乘積項實現(xiàn)陣列時鐘可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元EPM7032、EPM7064和EPM7096器件的全局時鐘信號由專用時鐘管腳GCLK輸入。而在MAX7000E和MAX7000S中，可以有2個全局時鐘信號。這兩個時鐘信號可以從全局時鐘管腳GCLK1和GCLK2輸入，或者將兩個管腳的輸入信號“取反”后得到。可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元每個寄存器都支持異步置位和清零功能這兩個功能是由乘積項選擇矩陣分配乘積項來實現(xiàn)的雖然由乘積項驅(qū)動的寄存器清零和置位是高電平有效，但只要在邏輯陣列中將相應(yīng)信號反相即可得到低電平有效的控制此外，每個寄存器的清零功能可以由低電平有效的全局復(fù)位信號GCLRn來驅(qū)動。上電時，器件每個寄存器的狀態(tài)被置為“0”可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—宏單元所有MAX7000E和MAX7000S器件的I/O管腳都有一個快速路徑可以連接到宏單元的寄存器這個快速路徑允許信號旁路PIA和組合邏輯，使得信號到達D觸發(fā)器輸入端時可以有極快的輸入建立時間（2.5ns）可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—可編程連線陣列PIALAB間通過PIA的繞線連接可以構(gòu)成用戶所需要的邏輯功能這個全局總線是一個可編程的通道，它可以再器件中把任意信號源送到目的地MAX7000的所有專用輸入、I/O管腳和宏單元輸出均反饋送入PIA，通過PIA可以把這些信號送到器件中的任一地方可編程邏輯器件—復(fù)雜可編程邏輯器件PIA布線可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—可編程連線陣列PIAFPGA中采用基于通道的布線策略，因此其布線延時是累加的、可變的，并且與布線路徑有關(guān)而MAX7000的PIA有固定的延時，可以消除信號之間的時間偏移，使得時間性能更容易預(yù)測可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件結(jié)構(gòu)—I/O控制塊I/O控制塊允許每個I/O管腳單獨地配置為輸入、輸出和雙向工作方式所有的I/O管腳都有一個三態(tài)緩沖器，它可以由全局輸出使能信號中的一個控制，或者直接連到底或者電源VCC上可編程邏輯器件—復(fù)雜可編程邏輯器件EPM7032/EPM7064/EPM7096的I/O控制塊可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000E/S的I/O控制塊可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件的配置—功耗控制MAX7000器件為用戶提供了節(jié)省功耗的工作模式，這種模式允許用戶定義的信號路徑或者整個器件工作在低功耗狀態(tài)由于大多數(shù)的邏輯應(yīng)用僅需要一小部分的門在最高頻率下工作，所以這一特點使得整個功耗可以降低50%或者更多可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件的配置—可編程的速度設(shè)計人員可以講MAX7000器件中每個獨立的宏單元編程為高速（即Turbo位打開）或低速（即Turbo位關(guān)斷）工作模式這樣做的結(jié)果是，設(shè)計中影響速度的關(guān)鍵路徑可以工作在高速狀態(tài)，而余下的路徑可以在低功耗狀態(tài)下工作可編程邏輯器件—復(fù)雜可編程邏輯器件MAX7000器件的配置—輸出配置多電壓I/O接口MAX7000器件支持多電壓接口，這一特點使得MAX7000器件可以和不同供電電壓的系統(tǒng)一起工作這些器件有兩組VCC管腳：VCCINT用于器件內(nèi)部工作和輸入緩沖，VCCIO用于I/O的輸出驅(qū)動第二章可編程邏輯器件2.1可編程邏輯器件的發(fā)展歷程2.2可編程邏輯器件的基本結(jié)構(gòu)與分類2.3簡單可編程邏輯器件2.4復(fù)雜可編程邏輯器件

2.5現(xiàn)場可編程門陣列FPGA可編程邏輯器件—現(xiàn)場可編程門陣列FPGA是一種可由用戶自定義并進行配置的高密度專用集成電路FPGA具有陣列型PLD器件的優(yōu)點，同時其結(jié)構(gòu)又類似擬掩?？删幊涕T陣列，因此具有更高的集成度和更強大的邏輯實現(xiàn)能力，使得設(shè)計更加靈活和容易實現(xiàn)事實上FPGA已經(jīng)成為一類標(biāo)準(zhǔn)器件，并且已經(jīng)和CPLD一起成為目前最常用的可編程邏輯器件可編程邏輯器件—現(xiàn)場可編程門陣列世界知名的可編程器件供應(yīng)商可以為客戶提供各具特色的FPGA產(chǎn)品因此對FPGA而言有著不同的分類方法，一般可以根據(jù)互連結(jié)構(gòu)和編程特性對FPGA進行分類目前主流的FPGA產(chǎn)品內(nèi)部連線一般采用分段互連型結(jié)構(gòu)，并且可重復(fù)編程?？删幊踢壿嬈骷F(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)形式由3個可編程單元和1個用于存放編程數(shù)據(jù)的靜態(tài)存儲器組成3個可編程單元：可配置邏輯塊CLB（ConfigurableLogicBlock）、輸入輸出功能塊IOB（I/O

Block）和可編程的連線資源IR（InterconnectResource）3個可編程單元的工作狀態(tài)全部由編程數(shù)據(jù)存儲器中的數(shù)據(jù)設(shè)定可編程邏輯器件—現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)框圖可編程邏輯器件—現(xiàn)場可編程門陣列下面我們以Xilinx公司生產(chǎn)的XC2064為例，介紹一下FPGA的IOB和CLB的電路結(jié)構(gòu)和工作原理XC2064是Xilinx公司FPGA器件中結(jié)構(gòu)比較簡單的一種，它一共有56個可編程的I/O端可編程邏輯器件—現(xiàn)場可編程門陣列XC2064的IOB電路可編程邏輯器件—現(xiàn)場可編程門陣列在XC2064中有64個CLB，排列成88的矩陣。每個CLB的電路中包含組合邏輯電路、存儲電路和由一些數(shù)據(jù)選擇器組成的內(nèi)部控制電路可編程邏輯器件—現(xiàn)場可編程門陣列XC2064的CLB電路可編程邏輯器件—現(xiàn)場可編程門陣列二變量通用邏輯模塊的函數(shù)表可編程邏輯器件—現(xiàn)場可編程門陣列XC2064中CLB的存儲電路可編程邏輯器件—現(xiàn)場可編程門陣列為了能將FPGA中數(shù)目很大的CLB和IOB連接成各種復(fù)雜的系統(tǒng)，在布線區(qū)內(nèi)布置了豐富的連線資源。這些互連資源可以分為三類，即金屬線、開關(guān)矩陣和可編程連接點布線區(qū)里的金屬線分為，水平通用連線、垂直通用連線、水平長線、垂直長線、全局連線和直接連線等幾種。這些金屬線經(jīng)可編程的連接點與CLB、IOB和開關(guān)矩陣相連可編程邏輯器件—現(xiàn)場可編程門陣列FPGA的優(yōu)點FPGA的缺點CLB陣列結(jié)構(gòu)形式克服了PAL等PLD中那種固定的與或邏輯陣列結(jié)構(gòu)的局限性，在組成一些復(fù)雜的、特殊的數(shù)字系統(tǒng)時顯得更加靈活信號傳輸延時時間不是確定的，限制了器件的工作速度