注冊電氣工程師專業(yè)基礎(chǔ)考試數(shù)字電子基礎(chǔ)4

3.6.1

時序邏輯電路的特點(diǎn)及組成

特點(diǎn)：1）存儲電路，因而具有記憶能力。2）電路的輸出不僅與當(dāng)時的輸入有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。

3.6時序邏輯電路1組成:由組合邏輯電路和存儲電路兩部分組成。組合電路存儲電路Z1ZjY1YrQ1QrX1Xi輸入信號輸出信號存儲電路的輸入輸出狀態(tài)邏輯電路中存在反饋，時序電路的輸出由電路的輸入和電路原來的狀態(tài)共同決定。2邏輯關(guān)系方程：X(X1，…Xi)Q(Q1，…Qr)Y(Y1，…Yr)Z(Z1，…Zj)各信號之間的邏輯關(guān)系方程組：Z＝F1(X，Qn)

輸出方程 Y＝F2(X，Qn)

驅(qū)動方程Qn+1＝F3(Y，Qn)

狀態(tài)方程3分類：時序電路同步：異步：存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源沒有統(tǒng)一的時鐘脈沖45673.6.2時序邏輯電路的分析步驟和方法一般步驟:（1）根據(jù)給定的時序電路圖寫出下列邏輯方程式：1)各觸發(fā)器的時鐘信號CP的邏輯表達(dá)式；2)時序電路的輸出方程；3)各觸發(fā)器的驅(qū)動方程；（2）將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程，也就是時序邏輯電路狀態(tài)方程。（3）根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)圖，畫出狀態(tài)圖或時序圖。（4）用文字描述給定時序電路邏輯功能的邏輯功能。8【例】分析下圖所示的同步邏輯電路。9解：（1）寫出各邏輯方程1）輸出方程

2）驅(qū)動方程（2）驅(qū)動方程代入相應(yīng)的D觸發(fā)器的特征方程，得各D觸發(fā)器的次態(tài)方程10（3）列出狀態(tài)表、畫出狀態(tài)圖和時序圖這里要注意是：且沒有輸入信號X。

00000100101001010001111010000110101011010011111011狀態(tài)圖與時序圖12（4）功能分析由時序圖可以看出：在正常情況下，各觸發(fā)器輪流出現(xiàn)一個寬度為CP周期的脈沖信號，稱為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。另外從狀態(tài)圖可看出：電路如處于其他5個狀態(tài)為無效狀態(tài)時，在CP脈沖的作用下，電路可回到有效序列，這種能力稱為電路具有自啟動能力。13【例】分析下圖所示邏輯電路。（異步時序）14解：（1）寫出各邏輯方程式1）各觸發(fā)器的時鐘信號的邏輯方程CP0=CP（時鐘脈沖源），上升沿觸發(fā)。CP1＝Q0，僅當(dāng)Q0由0→1時，Q1改變，否則Q1保持。2）輸出方程

3）驅(qū)動方程

15（2）各觸發(fā)器的次態(tài)方程

CP由0→1時，有效Q0由0→1時，有效16（3）列出狀態(tài)表、畫出狀態(tài)圖和時序圖

/Z00↑↑11/001↑000/010↑↑01/011↑010/117狀態(tài)圖與時序圖18（4）功能分析

由狀態(tài)圖和時序圖可以看出：該電路是一個異步四進(jìn)制減法計數(shù)器，Z是借位信號。也可把該電路看作一個時序信號發(fā)生器。輸出序列脈沖信號Z的重復(fù)周期是4TCP，寬度為1TCP。193.6.3計數(shù)器1.概念與功能用來計算時鐘脈沖個數(shù)的電路，具有計數(shù)、分頻和定時等功能。2.分類（1）按計數(shù)的脈沖引入方式有同步和異步計數(shù)器；（2）按計數(shù)的變化規(guī)律有加法器、減法器和可逆計數(shù)器；（3）按計數(shù)的計數(shù)數(shù)制有二進(jìn)制、十進(jìn)制和任意進(jìn)制計數(shù)器。203．同步二進(jìn)制計數(shù)器【例】由JK觸發(fā)器組成的同步二進(jìn)制計數(shù)器如圖所示，試分析該電路的邏輯功能。例3-12解214.JK觸發(fā)器構(gòu)成的異步二進(jìn)制加法計數(shù)器（JK懸空為1）225．同步計數(shù)器74LS161介紹

74LS161是四位二進(jìn)制同步加法計數(shù)器，計數(shù)范圍是0～15，具有異步清零、同步置數(shù)、保持和二進(jìn)制加法計數(shù)等邏輯功能。23邏輯功能示意圖

清零端置數(shù)端使能端EPET進(jìn)位端C輸入端D3~D0輸出端Q3~Q024輸入輸出邏輯真值表

25邏輯功能

（1）異步清零。當(dāng)CR=0時，計數(shù)器清零，與CP脈沖無關(guān)，所以稱為異步清零。（2）同步置數(shù)。當(dāng)LD=0，CR=1，CP脈沖上升沿到來時，并行輸入數(shù)據(jù)d3d2d1d0被置入計數(shù)器，計數(shù)器輸出為d3d2d1d0。由于脈沖發(fā)生在CP的上升沿時刻，故稱為同步置數(shù)。（3）保持。當(dāng)且EP=ET=0時，計數(shù)器處于保持狀態(tài)，輸出不變。（4）二進(jìn)制加法計數(shù)。當(dāng)且EP=ET=1時，計數(shù)器處于計數(shù)狀態(tài)。隨著CP脈沖上升沿的到來，計數(shù)器對CP脈沖進(jìn)行二進(jìn)制加法計數(shù)，每來一個CP脈沖，計數(shù)值加1。當(dāng)計數(shù)值達(dá)到15時，即d3d2d1d0=1111時，進(jìn)位輸出C=1。26反饋清零法

只要在異步清零輸入端加一低電平，使CR=0，74LS161的輸出會立刻從當(dāng)時那個狀態(tài)回到0000狀態(tài)。27反饋置數(shù)法。

在計數(shù)過程中，可以將其輸出的任一狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置信號反饋至預(yù)置輸入端，使LD=0，在下一個脈沖CP脈沖作用后，計數(shù)器就把預(yù)置輸入端的數(shù)據(jù)預(yù)置到計數(shù)器，預(yù)置信號消失后，計數(shù)器就從被預(yù)置的狀態(tài)開始重新計數(shù)。283.6.4寄存器

寄存器主要部件是觸發(fā)器，一個觸發(fā)器可存1位二進(jìn)制代碼，存儲n位二進(jìn)制代碼的寄存器則需要n個觸發(fā)器。常用左、右移位寄存器。

294位寄存器

CP上沿作用下，使1D～4D端數(shù)據(jù)并行存入寄存器，即寄存于輸出端1Q-4Q端。RD是清零端。

30RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q34位數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變31四位右移寄存器32寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF233

3.7脈沖波形的產(chǎn)生3.7.1多諧振蕩器

性質(zhì)：是一種自激振蕩電路，無穩(wěn)定的狀態(tài)。它在接通電源后無需外接觸發(fā)信號就能產(chǎn)生矩形脈沖信號。

主要用途：信號源。

34RC環(huán)形多諧振蕩器353.7.2單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器是一種只有一個穩(wěn)定狀態(tài)的電路。單穩(wěn)態(tài)觸發(fā)器須有一個觸發(fā)信號

RC環(huán)節(jié)，它決定暫態(tài)時間的長短。輸出信號寬窄用途：常用于脈沖波形變換（即寬窄波形的相互變換）、定時等。36373.8數(shù)模和模數(shù)轉(zhuǎn)換3.8.1D/A轉(zhuǎn)換器

使用最多的D/A轉(zhuǎn)換器是R-2R的T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器。

38i∑=vO=－i∑Rf=二進(jìn)制數(shù)與模擬電壓vO成