下一代數(shù)據(jù)包處理技術(shù)架構(gòu)選擇

-.z電子知識(shí)系統(tǒng)廠(chǎng)商在為滿(mǎn)足未來(lái)的擴(kuò)展性和集成挑戰(zhàn)而研究下一代數(shù)據(jù)包處理技術(shù)時(shí)，面臨著多種架構(gòu)選擇。目前有兩種常用架構(gòu)：通用多核架構(gòu)和專(zhuān)用數(shù)據(jù)流架構(gòu)。每種架構(gòu)都有其長(zhǎng)處。通常情況是，每個(gè)系統(tǒng)供應(yīng)商的設(shè)計(jì)決策歸根到底都是平臺(tái)的預(yù)期任務(wù)。從本質(zhì)上講，決策過(guò)程就是根據(jù)應(yīng)用選擇架構(gòu)的過(guò)程。數(shù)據(jù)包處理背景數(shù)據(jù)包處理是數(shù)據(jù)密集型操作，需要優(yōu)化的硬件。在寬帶互聯(lián)網(wǎng)出現(xiàn)之前，通用處理器既被用于控制會(huì)話(huà)處理又肩負(fù)用戶(hù)流量的數(shù)據(jù)包處理。但是，由數(shù)據(jù)和控制平面共享中央處理單元(CPU)資源的作法已被證明難以滿(mǎn)足隨帶寬需求增長(zhǎng)帶來(lái)的更高要求。對(duì)于交換機(jī)和路由器來(lái)說(shuō)，數(shù)據(jù)平面的數(shù)據(jù)包處理任務(wù)已轉(zhuǎn)交給定制的固定功能ASIC或可編程網(wǎng)絡(luò)處理器單元(NPU)。從而把通用CPU解放出來(lái)以專(zhuān)門(mén)應(yīng)對(duì)控制平面任務(wù)。有幾家NPU供應(yīng)商一直在試圖針對(duì)2-4層包處理任務(wù)優(yōu)化通用處理器，并提供集成了網(wǎng)絡(luò)硬件(即物理層、媒體存取控制器和表存儲(chǔ)器)以及用于特定任務(wù)(即散列)的硬件引擎的多核架構(gòu)。在20世紀(jì)末20世紀(jì)初，MMC、C-Port和英特爾的I*P部門(mén)等機(jī)構(gòu)開(kāi)發(fā)了這類(lèi)器件。雖然這些產(chǎn)品各有不同，但它們的根本架構(gòu)是一樣的。通過(guò)降低復(fù)雜性，處理器核能夠得到簡(jiǎn)化，從而使得器件內(nèi)可以集成數(shù)十個(gè)處理器核以滿(mǎn)足更高的并行要求。除了極少數(shù)例外，這些NPU供應(yīng)商在商業(yè)上都不成功。根本原因是這些NPU不能有效地滿(mǎn)足超過(guò)10Gbps的網(wǎng)絡(luò)應(yīng)用對(duì)處理能力和存儲(chǔ)器方面的要求?，F(xiàn)在，當(dāng)我們邁進(jìn)2010年，我們看到了旨在應(yīng)對(duì)網(wǎng)絡(luò)處理市場(chǎng)的新一代多核供應(yīng)商的出現(xiàn)。雖然CMOS技術(shù)、存儲(chǔ)器帶寬和時(shí)鐘周期性能得到了提升，但它們?nèi)曰谕瑯拥母炯軜?gòu)。因此，這些新興公司能期待獲得更大的成功嗎?這將取決于它們針對(duì)的是哪類(lèi)應(yīng)用?，F(xiàn)在的網(wǎng)絡(luò)節(jié)點(diǎn)不僅處理2-4層的數(shù)據(jù)包，也需在更高層進(jìn)展處理以支持效勞和增加平安性。我們將研究其中的差異，以及對(duì)任何給定應(yīng)用來(lái)說(shuō)，為什么*些架構(gòu)比其它架構(gòu)效果更好。線(xiàn)速包處理2-4層數(shù)據(jù)包處理不同于其它網(wǎng)絡(luò)應(yīng)用(表1)。首先，能對(duì)所有大小的數(shù)據(jù)包進(jìn)展線(xiàn)速處理是一個(gè)關(guān)鍵目標(biāo)。現(xiàn)代路由器和交換機(jī)被設(shè)計(jì)為擁有廣泛的網(wǎng)絡(luò)功能，效勞提供商期望能同時(shí)獲得這些功能且不降低性能。第二，數(shù)據(jù)平面將數(shù)據(jù)包視為獨(dú)立個(gè)體，允許高度并行的處理。對(duì)一個(gè)100Gbps應(yīng)用來(lái)說(shuō)，網(wǎng)絡(luò)處理器需要每秒處理1.5億個(gè)數(shù)據(jù)包以確保線(xiàn)速性能。處理器10μs的延時(shí)相當(dāng)于1,500個(gè)數(shù)據(jù)包的并行處理時(shí)間。第三，數(shù)據(jù)平面程序需要高I/O存儲(chǔ)器帶寬以完成表查詢(xún)轉(zhuǎn)發(fā)、狀態(tài)更新及其它處理。在高速平臺(tái)上，數(shù)據(jù)包到達(dá)間隔時(shí)間非常短，因而對(duì)存儲(chǔ)器延時(shí)提出了苛刻要求。對(duì)于小型數(shù)據(jù)包來(lái)說(shuō)，執(zhí)行這些任務(wù)的存儲(chǔ)器帶寬是鏈路帶寬的數(shù)倍。最后，當(dāng)今網(wǎng)絡(luò)的功耗很高。出于運(yùn)營(yíng)本錢(qián)和環(huán)保兩方面的考慮，效勞提供商在煞費(fèi)苦心地追求最正確的每瓦性能?？紤]到包處理的特點(diǎn)，應(yīng)以線(xiàn)速性能條件下、每瓦功率可實(shí)現(xiàn)的最高性能來(lái)衡量最有效的架構(gòu)。效勞和平安處理特征與數(shù)據(jù)包處理相近的市場(chǎng)是效勞和平安處理。這些應(yīng)用具有與2-4層數(shù)據(jù)包處理不同的特點(diǎn)。因此，可實(shí)施其它的硬件設(shè)計(jì)優(yōu)化。在客戶(hù)機(jī)-效勞器方式中，這些應(yīng)用終止和處理主機(jī)至主機(jī)協(xié)議，或在中間網(wǎng)絡(luò)節(jié)點(diǎn)(即防火墻、負(fù)載均衡器、入侵和防御系統(tǒng))上處理重組的凈載數(shù)據(jù)包數(shù)據(jù)。這些產(chǎn)品必須能夠跨數(shù)據(jù)包邊界工作，因?yàn)樗鼈兺ǔＰ枰诟蟮臄?shù)據(jù)量上進(jìn)展更大規(guī)模的操作，這將導(dǎo)致數(shù)據(jù)并行性較低。另一方面，相對(duì)所處理的數(shù)據(jù)而言，這類(lèi)所需的I/O存儲(chǔ)器帶寬較低。架構(gòu)比較NPU承諾可提供定制ASIC的性能，且具有通用處理器的可編程能力。但是，比較處理器的性能較困難，因?yàn)槔碚撋系淖畲笾低ǔＥc真實(shí)世界關(guān)聯(lián)不大。此外，有效利用可用處理性能的能力，以及與處理容量相關(guān)的I/O存儲(chǔ)器的利用情況也是影響處理器性能的因素。因此，這種比較必須從設(shè)計(jì)層面開(kāi)場(chǎng)。我們首先從一個(gè)通用多核NPU架構(gòu)開(kāi)場(chǎng)。多核NPU架構(gòu)衍生于通用處理器架構(gòu)，該架構(gòu)希望通過(guò)增加處理器核來(lái)實(shí)現(xiàn)更高的并行處理能力。降低復(fù)雜性并移除當(dāng)今通用處理器架構(gòu)內(nèi)不必要的功能(即浮點(diǎn)指令)可實(shí)現(xiàn)這一目標(biāo)。多核NPU架構(gòu)對(duì)處理器核進(jìn)展了專(zhuān)門(mén)分組。這些內(nèi)核或被分組到各個(gè)并行池或以串行方式進(jìn)展流水線(xiàn)排列(圖1)。NPU供應(yīng)商在設(shè)計(jì)時(shí)，允許架構(gòu)對(duì)這種分組實(shí)施嚴(yán)格控制以?xún)?yōu)化性能。圖1：處理器核采用流水線(xiàn)或者并行池架構(gòu)，混合模式也很常見(jiàn)。如果定義得較松散，這種分組就允許程序員更自由地在內(nèi)核間劃分任務(wù)，最終結(jié)果是以性能控制為代價(jià)提供更大的靈活性。在許多情況下，多核網(wǎng)絡(luò)處理器最終會(huì)以流水線(xiàn)和并行池的混合架構(gòu)形態(tài)出現(xiàn)。處理器核的分組對(duì)編程模式有重要影響。并行池帶有相關(guān)的多線(xiàn)程編程模式，其中每個(gè)處理器核可運(yùn)行一個(gè)或多個(gè)線(xiàn)程。從本質(zhì)上講就是程序獲取一個(gè)數(shù)據(jù)包并對(duì)其執(zhí)行一系列操作。一旦處理完一個(gè)數(shù)據(jù)包，程序就準(zhǔn)備好按順序取用下一個(gè)數(shù)據(jù)包。程序員通過(guò)把數(shù)據(jù)包分配給不同的并行池來(lái)有效利用處理資源。線(xiàn)程之間的同步是程序員的另一個(gè)關(guān)鍵系統(tǒng)任務(wù)。流水線(xiàn)模式處理數(shù)據(jù)平面應(yīng)用，并將其劃分為不同的處理任務(wù)(即：分類(lèi)、修改、隧道處理以及狀態(tài)更新)。然后，每個(gè)任務(wù)被映射到不同的處理器核，任務(wù)的執(zhí)行或由架構(gòu)強(qiáng)制完成，或交由程序員處理。由于吞吐量受限于速度最慢的局部，因此如何在各內(nèi)核間有效地劃分任務(wù)通常是個(gè)挑戰(zhàn)。通用多核架構(gòu)內(nèi)的數(shù)據(jù)包通常存儲(chǔ)在共享存儲(chǔ)器區(qū)域(圖2)。在這種情況下，程序員必須將分類(lèi)和數(shù)據(jù)包修改任務(wù)分別分配給處理資源的并行池和流水線(xiàn)。圖2：多核架構(gòu)共享資源，以及用于處理器核和資源互連的高速總線(xiàn)或crossbar總線(xiàn)。共享數(shù)據(jù)的復(fù)雜性在并行數(shù)據(jù)包處理過(guò)程中，多個(gè)線(xiàn)程可能需要和更新諸如狀態(tài)和ARP條目等共享數(shù)據(jù)。不同的線(xiàn)程需要進(jìn)展同步以強(qiáng)制互斥并實(shí)現(xiàn)通用共享模式。但眾所周知，同步并非易事而且會(huì)對(duì)性能造成影響。More:.hbjiamu.數(shù)碼萬(wàn)年歷More:s2csfa2為提高性能，許多多核處理器采用硬件緩存。雖然這可以極大縮短平均存儲(chǔ)器延遲，但架構(gòu)會(huì)變得更難以預(yù)測(cè)。緩存一致性協(xié)議保證了采用緩存層次構(gòu)造的多核系統(tǒng)中數(shù)據(jù)的完整性。雖然這對(duì)于程序員是透明的，但為了調(diào)節(jié)性能，程序員需要了解緩存和一致性協(xié)議是如何運(yùn)作的。另一方面，存儲(chǔ)器一致性模型也對(duì)程序員開(kāi)放。因此，程序員需要了解存儲(chǔ)器一致性模型以編寫(xiě)正確的程序。保持?jǐn)?shù)據(jù)包順序并行數(shù)據(jù)包處理的另一個(gè)挑戰(zhàn)是保持?jǐn)?shù)據(jù)包的順序。所有節(jié)點(diǎn)都應(yīng)針對(duì)相關(guān)的數(shù)據(jù)包保持?jǐn)?shù)據(jù)包順序，因?yàn)樯蠈觽鬏攨f(xié)議的正常工作依賴(lài)這種順序。了解哪些類(lèi)數(shù)據(jù)包需要保持包順序以及如何最有效地滿(mǎn)足這一需求通常是程序員的職責(zé)。為降低復(fù)雜度，NPU供應(yīng)商通常會(huì)提供硬件支持和軟件庫(kù)。添加更多的數(shù)據(jù)包緩沖器可有助于確保數(shù)據(jù)包順序，但這總是以增加延遲為代價(jià)。降低復(fù)雜性需求駕馭基于多核的NPU并非易事。英特爾公司的LarryHuston在第10屆高性能計(jì)算機(jī)體系構(gòu)造國(guó)際研討會(huì)上發(fā)表的論文中總結(jié)道：“理想的情況應(yīng)是，程序員將應(yīng)用寫(xiě)成一段軟件，而工具會(huì)自動(dòng)劃分應(yīng)用并將應(yīng)用映射到并行資源集。這也許是個(gè)難以實(shí)現(xiàn)的目標(biāo)，但在該方向上的任一進(jìn)步都將升華開(kāi)發(fā)者的開(kāi)發(fā)生命。〞數(shù)據(jù)流架構(gòu)正好滿(mǎn)足這一需求。雖然LarryHuston的上述見(jiàn)解發(fā)表在2004年，但它在今天的效用和意義與6年前一樣。確定性數(shù)據(jù)流架構(gòu)數(shù)據(jù)流架構(gòu)(圖3)采用了獨(dú)特的方法，且具有處理器內(nèi)核組成的單個(gè)流水線(xiàn)。該架構(gòu)已被設(shè)計(jì)成完全確定性和超高效的。除執(zhí)行語(yǔ)境外，它還包括一個(gè)數(shù)據(jù)包指令集計(jì)算機(jī)(PISC)和一個(gè)引擎接入點(diǎn)(EAP)。圖3：數(shù)據(jù)流架構(gòu)(圖3)擁有包含數(shù)百個(gè)PISC處理器內(nèi)核的單個(gè)流水線(xiàn)，以及嵌入式引擎接入點(diǎn)。PISC是專(zhuān)為數(shù)據(jù)包處理設(shè)計(jì)的處理器核。流水線(xiàn)可以包含數(shù)百個(gè)(超過(guò)400)PISC。EAP是用于分類(lèi)任務(wù)的專(zhuān)用I/O單元。EAP統(tǒng)一存儲(chǔ)在嵌入式或外部存儲(chǔ)器(TCAM、SRAM、DRAM)中的存儲(chǔ)表，并包含用于計(jì)量、計(jì)數(shù)、散列、格式化、流量管理以及表搜索的資源引擎。執(zhí)行語(yǔ)境是程序員可用的數(shù)據(jù)包內(nèi)的具體數(shù)據(jù)。它包括數(shù)據(jù)包最初的256個(gè)字節(jié)、通用存放器、設(shè)備存放器和狀態(tài)標(biāo)志。一個(gè)執(zhí)行語(yǔ)境唯一地對(duì)應(yīng)一個(gè)數(shù)據(jù)包并使該數(shù)據(jù)包在流水線(xiàn)內(nèi)傳送。數(shù)據(jù)包在流水線(xiàn)中傳送就像在一個(gè)固定長(zhǎng)度的先入先出(FIFO)設(shè)備中行進(jìn)一樣。在每個(gè)時(shí)鐘周期，流水線(xiàn)內(nèi)的所有數(shù)據(jù)包都前移一級(jí)以便在下一個(gè)處理器或EAP內(nèi)執(zhí)行。指令總是在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行完。每條指令都能以超長(zhǎng)指令字(VLIW)方式并行執(zhí)行多達(dá)5個(gè)操作。然后，數(shù)據(jù)包繼續(xù)前進(jìn)到下一個(gè)PISC或EAP。數(shù)據(jù)平面程序經(jīng)編譯后存儲(chǔ)在位于處理器核內(nèi)的指令存儲(chǔ)器，從而無(wú)需在程序執(zhí)行期間從共享存儲(chǔ)器內(nèi)將指令發(fā)送到處理器內(nèi)核。另外，此舉還顯著提升了性能，降低了功耗。編程模式反映出眾所周知的順序單處理器模式，其中，程序員可以編寫(xiě)順序執(zhí)行的模塊以防止多個(gè)并行編程(即存儲(chǔ)器連貫性、一致性和同步)的麻煩。當(dāng)軟件被編譯后，程序代碼會(huì)自動(dòng)映射到由處理器內(nèi)核構(gòu)成的單一流水線(xiàn)。一個(gè)VLIW指令占用流水線(xiàn)中的一個(gè)處理器核。這種架構(gòu)和編程模式的一個(gè)顯著好處是，它強(qiáng)制執(zhí)行線(xiàn)速運(yùn)作。每種數(shù)據(jù)包都有經(jīng)確保數(shù)量的操作和分類(lèi)資源。降低復(fù)雜度，提高性能多核架構(gòu)無(wú)法保證*一水平的性能，而數(shù)據(jù)流架構(gòu)是完全確定性的(表2)。通過(guò)降低復(fù)雜度并面向2-4層包處理充分優(yōu)化架構(gòu)，數(shù)據(jù)流架構(gòu)的設(shè)計(jì)可擴(kuò)展到數(shù)百個(gè)處理器核，從而能以強(qiáng)大的線(xiàn)速保證支持100Gbps的速率和每秒1.5億個(gè)數(shù)據(jù)包的操作。雖然原始處理器的性能非常重要，但在數(shù)據(jù)流架構(gòu)中，程序員將處理器性能發(fā)揮到極致的能力是衡量架構(gòu)實(shí)際效用的另一關(guān)鍵因素。從原子操作到表存儲(chǔ)的一系列公共存儲(chǔ)器操作允許高效編碼和代碼復(fù)用，這些操作獨(dú)立于存儲(chǔ)器類(lèi)型(片上或外部存儲(chǔ)器)和貫穿整個(gè)流水線(xiàn)的通用處理器核。在多核架構(gòu)中，每一級(jí)都需要處理能力的冗余配置，在實(shí)踐中，這對(duì)于總是感到處理資源短缺的程序員來(lái)說(shuō)是個(gè)重大挑戰(zhàn)。因此，為恢復(fù)喪失的時(shí)鐘周期，數(shù)據(jù)平面程序員會(huì)陷入“測(cè)試-性能優(yōu)化-再測(cè)試-再性能優(yōu)化〞這樣一個(gè)無(wú)盡的循環(huán)中。針對(duì)數(shù)據(jù)包處理比較數(shù)據(jù)流與多核架構(gòu)，兩款架構(gòu)在效率上的差異顯而易見(jiàn)。下面讓我們借助兩款當(dāng)今最先進(jìn)的處理器來(lái)比較2-4層包處理的各項(xiàng)指標(biāo)。第一款處理器是*elerated基于數(shù)據(jù)流架構(gòu)的H*330NPU。它工作在300MHz，擁有448個(gè)處理器核，每個(gè)內(nèi)核可同時(shí)進(jìn)展5項(xiàng)操作。每?jī)蓚€(gè)時(shí)鐘周期就有一個(gè)新數(shù)據(jù)包可以進(jìn)入流水線(xiàn)。這相當(dāng)于每秒可處理1.5億個(gè)數(shù)據(jù)包，也就是說(shuō)即使是最小的64字節(jié)以太網(wǎng)數(shù)據(jù)包，也需要確保能提供100Gbps的線(xiàn)速操作支持。每個(gè)數(shù)據(jù)包可確保5×448=2240個(gè)操作。當(dāng)然，2240個(gè)操作是理論上的數(shù)值。真實(shí)的數(shù)據(jù)平面應(yīng)用并不會(huì)用到全部的潛能。經(jīng)優(yōu)化的數(shù)據(jù)平面代碼大約用到50%的資源，這允許很高的效勞密度。第二款處理器是市場(chǎng)上性能最高的多核處理器之一。它擁有64個(gè)處理器核、工作在700MHz。將該處理器用于100Gbps的數(shù)據(jù)包處理應(yīng)用時(shí)，需要每四個(gè)時(shí)鐘周期調(diào)度一個(gè)新的數(shù)據(jù)包。平均而言，每個(gè)數(shù)據(jù)包理論上將獲得256個(gè)時(shí)鐘周期的處理能力。同步挑戰(zhàn)以及管理共享數(shù)據(jù)所消耗的性能會(huì)將整體性能降低到利用率最多為50%。這相當(dāng)于每個(gè)數(shù)據(jù)包128個(gè)操作，或者H*NPU的13%處理資源。此外，這些操作的性能得不到保證。如果再考慮功耗因素，則兩者的差異更為顯著?；跀?shù)據(jù)流架構(gòu)的NPU，其每瓦性能(在線(xiàn)速下)是多核處理器架構(gòu)NPU的15至20倍。不同需求，不同架構(gòu)對(duì)于2-4層數(shù)據(jù)包處理來(lái)說(shuō)，數(shù)據(jù)流架構(gòu)具有明顯優(yōu)勢(shì)。但其它比較卻會(huì)產(chǎn)生不同結(jié)果。因此，起初看起來(lái)具有競(jìng)爭(zhēng)力的方法實(shí)際上也許要大打折扣。對(duì)面向效勞的應(yīng)用來(lái)說(shuō)，由于多核架構(gòu)能很好地協(xié)調(diào)共同工作，因此它們能夠有效地?cái)U(kuò)展。在一個(gè)別離的架構(gòu)中，系統(tǒng)供應(yīng)商可以利用基于數(shù)據(jù)流的處理器執(zhí)行2-4層處理并通過(guò)運(yùn)行多核處理器完成內(nèi)容識(shí)別、加密和完成效勞等操作。本文小結(jié)有關(guān)架構(gòu)的爭(zhēng)論在不斷循環(huán)往復(fù)。十年前，在10Gbps以上領(lǐng)域業(yè)內(nèi)有30多家NPU供應(yīng)商。這些公司的研發(fā)大多基于多核架構(gòu)。而今天，我們知道這種架構(gòu)在進(jìn)展2-4層數(shù)據(jù)包處理時(shí)，無(wú)法與專(zhuān)用數(shù)據(jù)流架構(gòu)媲美。數(shù)據(jù)流架構(gòu)的能效要比多核架構(gòu)高出15至20倍，且嚴(yán)格保證線(xiàn)速。當(dāng)就網(wǎng)絡(luò)處理對(duì)架構(gòu)進(jìn)展比較時(shí)，不要被其所支持的接口帶寬所誤導(dǎo)，因?yàn)槿绻豢紤]效勞密度，則這一指標(biāo)沒(méi)有意義。當(dāng)效勞提供商評(píng)估網(wǎng)絡(luò)平臺(tái)時(shí)，真正有價(jià)值的是在線(xiàn)速操作下同時(shí)支持的效勞數(shù)量。系統(tǒng)供應(yīng)商需要在研發(fā)階段的早期就密切關(guān)注效勞密度。雖然在2-4層處理的效勞密度上達(dá)不到要求，但新一代多核處理器仍可滿(mǎn)足巨大且不斷增長(zhǎng)的網(wǎng)絡(luò)市場(chǎng)的需求。這是對(duì)基于網(wǎng)絡(luò)的效勞和平安處理應(yīng)用的大力推動(dòng)，它為現(xiàn)代多核處理器和數(shù)據(jù)流架構(gòu)的結(jié)合創(chuàng)造了新的時(shí)機(jī)(表3)。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得。可以在同一個(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得。可以在同一個(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真。可用IBIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)IBIS文件中如何記錄一個(gè)芯片驅(qū)動(dòng)器和接收器不同參數(shù)，但并不說(shuō)明這些被記錄參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型仿真工具來(lái)讀取。欲使用IBIS進(jìn)展實(shí)際仿真，需要先完成四件工作：獲取有關(guān)芯片驅(qū)動(dòng)器和接收器原始信息源；獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式方法；提供用于仿真可被計(jì)算機(jī)識(shí)別布局布線(xiàn)信息；提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn)展分析計(jì)算軟件工具。IBIS模型優(yōu)點(diǎn)可以概括為：在I/O非線(xiàn)性方面能夠提供準(zhǔn)確模型，同時(shí)考慮了封裝寄生參數(shù)與ESD構(gòu)造；提供比構(gòu)造化方法更快仿真速度；可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析信號(hào)完整性問(wèn)題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線(xiàn)分析、拓?fù)錁?gòu)造分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)展準(zhǔn)確精細(xì)仿真，它可用于檢測(cè)最壞情況上升時(shí)間條件下信號(hào)行為及一些用物理測(cè)試無(wú)法解決情況；模型可以免費(fèi)從半導(dǎo)體廠(chǎng)商處獲取，用戶(hù)無(wú)需對(duì)模型付額外開(kāi)銷(xiāo)；兼容工業(yè)界廣泛仿真平臺(tái)。IBIS模型核由一個(gè)包含電流、電壓和時(shí)序方面信息列表組成。IBIS模型仿真速度比SPICE快很多，而精度只是稍有下降。非會(huì)聚是SPICE模型和仿真器一個(gè)問(wèn)題，而在IBIS仿真中消除了這個(gè)問(wèn)題。實(shí)際上，所有EDA供應(yīng)商現(xiàn)在都支持IBIS模型，并且它們都很簡(jiǎn)便易用。大多數(shù)器件IBIS模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得?？梢栽谕粋€(gè)板上仿真幾個(gè)不同廠(chǎng)商推出器件。IBIS模型是一種基于V/I曲線(xiàn)對(duì)I/OBUFFER快速準(zhǔn)確建模方法，是反映芯片驅(qū)動(dòng)和接收電氣特性一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)計(jì)算與仿真。IBIS本身只是一種文件格式