電工技術電子技術清華31組合邏輯電路PP課件

第13章組合邏輯電路第31講13.6TTL集成門電路13.7其它類型的TTL門電路13.8組合邏輯電路的分析13.9組合邏輯電路的設計13.10集成組合邏輯電路6/8/2023電工技術TTL—晶體管-晶體管邏輯集成電路集成門電路集成門電路雙極型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金屬氧化物半導體場效應管集成電路6/8/2023電工技術13.6.1TTL與非門的基本原理TTL與非門的內(nèi)部結構+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多發(fā)射極晶體管13.6TTL集成門電路NNP6/8/2023電工技術1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導通三個PN結導通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高電平！NNP6/8/2023電工技術+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時或輸入全甩空T2、T5飽和導通uo=0.3V輸出低電平輸入甩空，相當于輸入“1”NNP6/8/2023電工技術輸入、輸出的邏輯關系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC6/8/2023電工技術與非門表示符號邏輯表示式&ABYCY=ABCY=AAY（非門，反相器）&ABYY=AB6/8/2023電工技術如：TTL門電路芯片（四2輸入與非門，型號74LS00)地GNDTTL門電路芯片簡介外形&&&1413121110981234567&管腳電源VCC（+5V）6/8/2023電工技術4、常用TTL邏輯門電路名稱國際常用系列型號國產(chǎn)部標型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。6/8/2023電工技術13.6.2TTL門電路的主要技術參數(shù)1)輸出高電平、低電平高電平:3.4V--4V以上低電平:0.3V--0.4V以下2)閾值電壓：UTH=1.4VVIVO高電平低電平1VOVIUTH=1.4V6/8/2023電工技術3)扇出系數(shù):N<=10&&&≥1TTL門電路的主要參數(shù)扇出系數(shù)—輸出端允許驅動的門電路的最大數(shù)目。6/8/2023電工技術輸入A、B波形如圖所示,請畫出與非門的輸出（Y）波形。ABYY=AB課堂練習:&ABYABY001011101110真值表6/8/2023電工技術RLUCC13.7其它類型的TTL門電路1.集電極開路的與非門（OC門）輸入全1時，輸出=0；輸入任0時，輸出懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號應用時輸出端要接一上拉負載電阻RL。&6/8/2023電工技術OC門可以實現(xiàn)“線與”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一導通，則F=0。F1、F2、F3全截止，則F=1。輸出級RLUCCRLT5T5T5F=F1F2F36/8/2023電工技術負載電阻RL和電源UCC可以根據(jù)情況選擇。&J+30V220VJD6/8/2023電工技術2.三態(tài)門E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、結構6/8/2023電工技術+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理(1)控制端E=0時的工作情況：01截止6/8/2023電工技術+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1時的工作情況10導通截止截止高阻態(tài)6/8/2023電工技術&ABF符號功能表三、三態(tài)門的符號及功能表&ABF符號功能表使能端高電平起作用使能端低電平起作用6/8/2023電工技術E1E2E3公用總線=０=１=０三態(tài)門主要作為TTL電路與總線間的接口電路。四、三態(tài)門的用途工作時，E1、E2、E3分時接入高電平。6/8/2023電工技術13.8組合邏輯電路的分析特點:某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號決定,而與該電路在此輸入信號之前所具有的狀態(tài)無關。

組合邏輯電路：用各種門電路組成的，用于實現(xiàn)某種功能的復雜邏輯電路?；喌贸鼋Y論（邏輯功能）。組合邏輯電路圖寫出邏輯表達式分析方法：6/8/2023電工技術例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0異或門組合邏輯電路的分析=AB+AB6/8/2023電工技術組合邏輯電路的分析例2：M=1(高電平）：Y=AM=0(低電平）：Y=B本圖功能：二選一電路。數(shù)據(jù)選擇器B&&&AMY1M=0時：門1輸出恒為1，A信號被拒之門外。零電平對與非門的封門作用。Y=AMBM=AM+BM6/8/2023電工技術13.9組合邏輯電路的設計方法步驟:根據(jù)題意列真值表邏輯式化簡卡諾圖化簡畫邏輯電路圖寫最簡邏輯式6/8/2023電工技術例1:

交通燈故障監(jiān)測邏輯電路的設計。紅燈R黃燈Y綠燈G單獨亮正常黃、綠同時亮正常其它情況不正常6/8/2023電工技術RYG單獨亮正常黃、綠同時亮正常其他情況不正常RYG000011111011110000Z=RYG+RG+RY組合邏輯電路的設計RYGZ000100100100011010001011110111111、列真值表2、卡諾圖化簡RYRG3、寫最簡邏輯式設：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。例16/8/2023電工技術4、用基本邏輯門構成邏輯電路Z=RYG+RG+RYRYG&111&&1Z若要求用與非門構成邏輯電路呢？組合邏輯電路的設計例16/8/2023電工技術5、用與非門構成邏輯電路=RYG+RG+RY=RYG?RG?RY組合邏輯電路的設計例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)6/8/2023電工技術例2設計一個三人表決邏輯電路，要求:三人A、B、C各控制一個按鍵，按下為“1”，不按為“0”。多數(shù)（2）按下為通過。通過時L＝1，不通過L＝0。用與非門實現(xiàn)。組合邏輯電路的設計LABC+5V要設計的邏輯電路6/8/2023電工技術ABCL00000010010001111000101111011111ABC0000111110111100002、用畫卡諾圖化簡L=AC+BC+AB3、寫出最簡“與或”式組合邏輯電路的設計1、列真值表BCACAB6/8/2023電工技術4、用與非門實現(xiàn)邏輯電路L=AB+AC+BC=AB?AC?BC組合邏輯電路的設計例2&&&&ABCL&6/8/2023電工技術13.10集成組合邏輯電路13.10.1數(shù)據(jù)選擇器13.10.2七段顯示譯碼器13.10.3譯碼器13.10.4加法器6/8/2023電工技術13.10.1數(shù)據(jù)選擇器集成組合邏輯電路從多個數(shù)據(jù)中選擇出一個選擇，也叫多路轉換器其功能類似一個多投開關，是一個多輸入、單輸出的組合邏輯電路。D0D1FA輸入輸出控制6/8/2023電工技術1、2選1數(shù)據(jù)選擇器1&&D0D1A1FAF0D01D1F=AD0+AD1輸入數(shù)據(jù)輸出數(shù)據(jù)控制信號集成化D0D1YA型號:74LS1576/8/2023電工技術數(shù)據(jù)選擇器2、4選1數(shù)據(jù)選擇器(集成電路型號:74LS153)A1

A0Y

00

D0

01

D110

D2

11

D3

Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0A0D3D2D1A1Y6/8/2023電工技術Y=A1A0D0+A1A0D1+A1A0D2+A1A0D34選1數(shù)據(jù)選擇器&&&&1DOD1D2D311YA0A16/8/2023電工技術&&123456&&78910111213141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0電源1STTL集成電路：雙4選1數(shù)據(jù)選擇器型號:74LS153（國產(chǎn)T1153--T4153)輸出輸入A0A1SW10000010100110D0D1D2D36/8/2023電工技術13.10.2七段顯示譯碼器顯示譯碼器用于將數(shù)字儀表、計算機、和其它數(shù)字系統(tǒng)中的測量數(shù)據(jù)、運算結果譯成十進制數(shù)顯示出來。數(shù)字、文字、符號代碼譯碼器顯示器6/8/2023電工技術二進制數(shù)（8421碼）顯示譯碼器二進制數(shù)十進制數(shù)00000000110010200113010040101501106011171000810019二進制數(shù)十進制數(shù)101010101111110012110113111014111115組成：用0和1兩個數(shù)字組成，逢二進一6/8/2023電工技術二進制數(shù)（8421碼）每一位上的1所代表的十進制數(shù)的大小稱為權重例：十進制數(shù)11111103+1102+1101+1100=11000+1100+110+11=1111例：二進制數(shù)1111123+122+121+120=18+14+12+11=15四位二進制數(shù)，每位的權重分別為8、4、2、1，所以稱為8421碼權重底數(shù)稱為基指數(shù)為位數(shù)6/8/2023電工技術二—十進制（BCD碼）顯示譯碼器用4位二進制數(shù)0000-1001分別代表十進制數(shù)0-9，稱為二—十進制數(shù)，又稱為BCD碼（BinaryCodedDecimal）BCD碼十進制數(shù)000000001100102001130100401015011060111710008100196/8/2023電工技術abcdefgYa-Yg:控制信號高電平時,對應的LED亮低電平時,對應的LED滅發(fā)光二極管510YaYbYgabg510510顯示譯碼器1）二--十進制顯示譯碼器----七段數(shù)碼管顯示譯碼器6/8/2023電工技術譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設計的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYg6/8/2023電工技術Yaabcdefg譯碼器YbYcYdYeYfYgA3A2A1A0七段顯示譯碼電路真值表十進制數(shù)A3A2A1A0

YaYbYcYdYeYfYg

顯示字形00000111111001000101100001輸入二進制數(shù)輸出6/8/2023電工技術七段顯示譯碼電路真值表十進制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

6/8/2023電工技術A3A2A1A000110100100111101111111000無所謂項當1處理先設計輸出Ya的邏輯表示式及電路圖Ya=A3+A2A0+A2A1+A2A0=A3?A2A0?A2A1?A2A0A3A2A1A0Ya000001100010200101

300111

401000

501011

601100701111810001

9100116/8/2023電工技術以同樣的方法可設計出Yb-Yg的邏輯表示式及其電路圖；將所有電路圖畫在一起，就得到總電路圖。將此電路圖集成化，得到七段顯示譯碼器的集成電路74LS48（國產(chǎn)型號：T339）74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBIBR七段數(shù)碼管顯示譯碼器6/8/2023電工技術IB為0時，使Ya--Yg=0，全滅。IBR為0且A3～A0＝0時，使Ya-Yg=0，全滅?？刂贫丝刂贫似叨螖?shù)碼管顯示譯碼器輸入數(shù)據(jù)輸出為0時，使Ya--Yg=1,亮“8”，說明工作正常。LT：測試端LTIB：滅燈端(輸入)IBR：滅零輸入端：滅零輸出端YBR控制端功能74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBRIB/YBRYBR，當IBR＝0且A3～A0＝0時，YBR＝0；否則YBR＝16/8/2023電工技術七段數(shù)碼管顯示譯碼器IBR和YBR配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的0不顯示00567.99006/8/2023電工技術七段顯示譯碼器74LS48與數(shù)碼管的連接＋5Vabcdefg74LS48(T339)GNDVcc電源＋5VA3A2A1A0YaYbYdYfYeYgYcLTIBIBR輸入信號此三控制端不用時，通過電阻接高電平。BCD碼6/8/2023電工技術13.10.3譯碼器用途:計算機中的地址譯碼電路常用類型:2線—4線譯碼器型號:74LS1393線—8線譯碼器型號:74LS1384線—16線譯碼器型號:74LS1546/8/2023電工技術(1)2線—4線譯碼器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0畫關于的卡諾圖A1A001111100Y0=A1+A0=A1A0寫出關于的邏輯式Y06/8/2023電工技術同理寫出其他輸出量的邏輯式Y0=A1+A0=A1A0Y1=A1+A0=A1A0Y2=A1+A0=A1A0Y3=A1+A0=A1A011&&&&Y0Y1Y2Y3A1A074LS1396/8/2023電工技術(2)3線—8線譯碼器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只=0Y0001只=0Y1111只=0Y7(邏輯電路設計略,設計方法同2—4譯碼器)6/8/2023電工技術(3)4線—16線譯碼器（74LS154）(邏輯電路設計略,設計方法同2—4譯碼器)0001只=0A2A1A00000只=0Y0Y11111只=0Y15A3A0A1A2Y0Y1Y15A36/8/2023電工技術譯碼器的應用舉例:(1)模擬信號多路轉換的數(shù)字控制輸入模擬電壓模擬電子開關u0u1u2u3譯碼器A1A0Y0Y1Y2Y3u輸出模擬電壓數(shù)字控制信號6/8/2023電工技術(2)計算機中存儲器單元及輸入輸出接口的尋址0單元1單元2單元3單元控制門控制門控制門控制門譯碼器A1A0Y0Y1Y2Y3或接口單元存儲器單元計算機中央控制單元(CPU)數(shù)據(jù)線地址線單元選擇線6/8/2023電工技術地址線數(shù)n尋址范圍(可選擇的單元數(shù))n23416(單片機)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)6/8/2023電工技術13.10.4加法器(1)半加器1