數(shù)模和模數(shù)轉(zhuǎn)換器

數(shù)模和模數(shù)轉(zhuǎn)換器第1頁，課件共37頁，創(chuàng)作于2023年2月第二篇第2頁，課件共37頁，創(chuàng)作于2023年2月12.1.1

DAC的基本概念12.1.2

DAC的工作原理12.1.3

集成數(shù)/模轉(zhuǎn)換器DAC0832第二篇第3頁，課件共37頁，創(chuàng)作于2023年2月為了能用數(shù)字技術(shù)來處理模擬信號，必須把模擬信號轉(zhuǎn)換成數(shù)字信號，才能送入數(shù)字系統(tǒng)進(jìn)行處理。同時，往往還需把處理后的數(shù)字信號轉(zhuǎn)換成模擬信號，作為最后的輸出。我們把前一種從模擬信號到數(shù)字信號的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換，或簡稱為ADC；把后一種從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為DAC轉(zhuǎn)換。同時，把實(shí)現(xiàn)模/數(shù)轉(zhuǎn)換的電路稱為A/D轉(zhuǎn)換器；把實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器。概述第2頁第4頁，課件共37頁，創(chuàng)作于2023年2月在目前常見的D/A轉(zhuǎn)換器中，有權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，倒梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器等。A/D轉(zhuǎn)換器的類型也有多種，可以分為直接A/D轉(zhuǎn)換器和間接A/D轉(zhuǎn)換器兩大類。在直接A/D轉(zhuǎn)換器中，輸入的模擬信號直接被轉(zhuǎn)換成相應(yīng)的數(shù)字信號；而在間接A/D轉(zhuǎn)換器中，輸入的模擬信號先被轉(zhuǎn)換成某種中間變量（如時間、頻率等），然后再將中間變量轉(zhuǎn)換為最后的數(shù)字量。第2頁第5頁，課件共37頁，創(chuàng)作于2023年2月12.1數(shù)/模轉(zhuǎn)換器（DAC）12.1.1DAC的基本概念數(shù)/模轉(zhuǎn)換器中的文字D代表數(shù)字量，A代表模擬量，轉(zhuǎn)換器用C表示。1.DAC的轉(zhuǎn)換特性DAC電路的作用是將輸入的數(shù)字量轉(zhuǎn)換成與輸入數(shù)字量成正比輸出模擬量。DAC是將輸入的二進(jìn)制數(shù)字信號轉(zhuǎn)換成模擬信號，以電壓或電流的形式輸出。因此DAC可以看作是一個譯碼器。一般常用的線性DAC，其輸出模擬電壓U和輸入數(shù)字量D之間成正比關(guān)系，即U=KD，式中K為常數(shù)。第2頁第6頁，課件共37頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器的一般結(jié)構(gòu)如下圖所示，圖中數(shù)據(jù)鎖存器用來暫時存放輸入的數(shù)字信號。n位鎖存器的并行輸出分別控制n個模擬開關(guān)的工作狀態(tài)。通過模擬開關(guān)，將參考電壓按權(quán)關(guān)系加到電阻解碼網(wǎng)絡(luò)。電子開關(guān)電阻網(wǎng)絡(luò)數(shù)據(jù)鎖存器基準(zhǔn)電壓求和放大數(shù)字量輸入模擬量輸出DAC組成框圖第2頁第7頁，課件共37頁，創(chuàng)作于2023年2月對于有權(quán)碼，先將每位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后相加，即可得到與數(shù)字量成正比的總模擬量，從而實(shí)現(xiàn)數(shù)字/模擬轉(zhuǎn)換。當(dāng)輸入的數(shù)字量是由n位8421BCD碼表示的數(shù)字信號：DAC電路的輸出模擬電壓u0（或模擬電流i0）為：電流轉(zhuǎn)換系數(shù)電壓轉(zhuǎn)換系數(shù)第2頁第8頁，課件共37頁，創(chuàng)作于2023年2月DAC的轉(zhuǎn)換特性曲線理想特性數(shù)字輸入模擬輸出當(dāng)Ru（或Ri）為1、n＝３時，根據(jù)上式可得DAC的轉(zhuǎn)換特性曲線如下圖所示。2.DAC的主要參數(shù)（1）分辨率：指最小輸出電壓（對應(yīng)輸入的數(shù)字量最低位為1，其他位均為0）與最大輸出電壓（對應(yīng)輸入的數(shù)字量各位全為1）之比。

第2頁第9頁，課件共37頁，創(chuàng)作于2023年2月由上式可看出，當(dāng)um一定時，輸入數(shù)字量的位數(shù)n越多，分辯能力也就越高。（2）絕對精度（或絕對誤差）和非線性度：

絕對精度是指輸入端加對應(yīng)滿刻度數(shù)字量時，DAC輸出的實(shí)際值與理論值之差。一般絕對誤差應(yīng)低于uLSB/2。在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為非線性誤差。非線性誤差與滿刻度值之比稱非線性度，常用百分比表示。（3）建立時間：指輸入變化后，輸出值穩(wěn)定到距最終輸出量±uLSB所需的時間。建立時間反映了DAC電路轉(zhuǎn)換的速度。除此之外，在選用DAC器件時，還需要考慮其電源電壓、輸出方式、輸出值范圍及輸入邏輯電平等參數(shù)。第2頁第10頁，課件共37頁，創(chuàng)作于2023年2月Xn-1Xn-2X2X1X0Sn-1Sn-2S2S1S0

In-1

In-2

I2

I1

I020R21R2n-3R2n-2R2n-1RIFRF∞-++·····u01.權(quán)電阻網(wǎng)絡(luò)DAC12.1.2DAC的工作原理權(quán)電阻網(wǎng)絡(luò)DAC的電路結(jié)構(gòu)圖n位二進(jìn)制數(shù)字輸入模擬電子開關(guān)權(quán)電阻2R從最低位到最高位，每一個位置上的電阻都是相鄰高位電阻值的2倍UR集成運(yùn)放和權(quán)電阻網(wǎng)絡(luò)構(gòu)成一個加法電路第2頁第11頁，課件共37頁，創(chuàng)作于2023年2月Xn-1Xn-2X2X1X0Sn-1Sn-2S2S1S0

In-1

In-2

I2

I1

I020R21R2n-3R2n-2R2n-1RIFRF∞-++·····u0第2頁第12頁，課件共37頁，創(chuàng)作于2023年2月IF權(quán)電阻網(wǎng)絡(luò)DAC的工作原理電阻2R和運(yùn)算放大器構(gòu)成一個加法電路，電路圖中S0～Sn-1為模擬電子開關(guān)，其位置狀態(tài)由輸入數(shù)字量Xi控制。Xi=1時，電子開關(guān)向上閉合，與基準(zhǔn)電壓UR接通；當(dāng)Xi=0時，電子開關(guān)向下閉合，與“地”相接。當(dāng)Xi=1時，Si接通，通過電阻上的電流Ii流向運(yùn)算放大器的反相輸入端，即流入求和電路。由于集成運(yùn)放的反相輸入端為“虛地”，因此相當(dāng)于權(quán)電阻2R與“地”相接；當(dāng)Xi=0時，Si將權(quán)電阻2R直接與“地”相連；所以，無論Si處于何種位置，與Si相連的權(quán)電阻2R總是與“地”相通。第2頁第13頁，課件共37頁，創(chuàng)作于2023年2月權(quán)電阻網(wǎng)絡(luò)流入集成運(yùn)放的總電流為各開關(guān)支路電流之和：各開關(guān)支路的電流依次為Ii=UR/(2i·R)…上式反映了權(quán)電阻網(wǎng)絡(luò)的電流轉(zhuǎn)換特性，根據(jù)運(yùn)算放大器求和運(yùn)算公式，可得出電路輸出電壓u0為：若令：當(dāng)X0=“1”時，基準(zhǔn)電流

I0=UR/(2n-1·R)分析討論電流轉(zhuǎn)換系數(shù)第2頁第14頁，課件共37頁，創(chuàng)作于2023年2月例：在權(quán)電阻求和網(wǎng)絡(luò)DAC電路中，設(shè)基準(zhǔn)電源UR=－10V,反饋電阻RF＝R/2，輸入二進(jìn)制數(shù)X的位數(shù)n＝6，試求：解：（1）當(dāng)最低位輸入碼由0變?yōu)?時，輸出電壓u0的變化量為何值？（2）當(dāng)X=110101時，輸出電壓u0為何值？（3）當(dāng)X=111111時，輸出電壓值（最大滿刻度電壓）u0＝？

①當(dāng)最低位輸入碼由0變?yōu)?時，輸出電壓u0的變化量就是輸入X=000001所對應(yīng)的輸出電壓，其數(shù)值為：②當(dāng)X=110101時：③當(dāng)X=111111時：第2頁第15頁，課件共37頁，創(chuàng)作于2023年2月2.倒T形電阻網(wǎng)絡(luò)DAC圖12.3R—2R倒T形電阻網(wǎng)絡(luò)DACu0++_2R2R2R2R2R2Rxn—1xn—2x2x1x0Sn—1Sn—2S2S1S0In—1In—2I2I1I0RFR結(jié)點(diǎn)BR結(jié)點(diǎn)CR結(jié)點(diǎn)DR結(jié)點(diǎn)E結(jié)點(diǎn)AIFUR基準(zhǔn)電壓該網(wǎng)絡(luò)雖然也是由電阻網(wǎng)絡(luò)、電子開關(guān)、基準(zhǔn)電壓及運(yùn)放組成，但其電阻網(wǎng)絡(luò)與權(quán)電阻網(wǎng)絡(luò)完全不同。第2頁第16頁，課件共37頁，創(chuàng)作于2023年2月倒T形電阻網(wǎng)絡(luò)DAC的工作原理倒T形電阻網(wǎng)絡(luò)中有n個節(jié)點(diǎn)，由電阻構(gòu)成梯形結(jié)構(gòu)，從每個節(jié)點(diǎn)向左和向下看，每個支路的等效電阻均為2R。從基準(zhǔn)電壓源UR中流出的電流由節(jié)點(diǎn)A→節(jié)點(diǎn)B→……→節(jié)點(diǎn)E→地的過程中，每經(jīng)過一個節(jié)點(diǎn)，就產(chǎn)生1/2的分流流入模擬電子開關(guān)，所以流入各模擬電子開關(guān)的電流比例關(guān)系和二進(jìn)制數(shù)各位的權(quán)所對應(yīng)的相同，流入運(yùn)算放大器的電流和輸入數(shù)碼的值呈線性關(guān)系，實(shí)現(xiàn)數(shù)/模的轉(zhuǎn)換。另外，無論輸入數(shù)字信號是“0”還是“1”，模擬電子開關(guān)的右邊均為“0”電位，所以電路在工作的過程中，流過電阻網(wǎng)絡(luò)的電流大小始終不變。第2頁第17頁，課件共37頁，創(chuàng)作于2023年2月R—2R倒T形電阻網(wǎng)絡(luò)DAC的輸出電壓為：當(dāng)RF=R時，輸出電壓為：第2頁第18頁，課件共37頁，創(chuàng)作于2023年2月1.邏輯框圖12.1.3集成數(shù)/模轉(zhuǎn)換器——DAC083DAC0832是目前國內(nèi)用得較普遍的數(shù)模轉(zhuǎn)換器。它采用CMOS工藝制成的雙列直插式單片8位數(shù)模轉(zhuǎn)換器，以電流形式輸出。當(dāng)轉(zhuǎn)換為電壓輸出時，可外接運(yùn)算放大器。DAC0832由一個八位輸入寄存器、一個八位DAC寄存器和一個八位D/A轉(zhuǎn)換器三大部分組成，D/A轉(zhuǎn)換器采用了倒T型R-2R電阻網(wǎng)絡(luò)。第2頁第19頁，課件共37頁，創(chuàng)作于2023年2月2.管腳排列圖及功能片選信號輸入端CSWR1XFERWR2UCCILEDGNDIO1AGNDIO2D1D0D3D2URRFD6D7D4D5輸入鎖存允許信號端輸入數(shù)據(jù)選通信號數(shù)據(jù)傳送選通信號寫信號2基準(zhǔn)電源輸入端反饋電阻D為數(shù)字量輸入端電流輸出端1和2電源5～15V輸入端模擬“地”數(shù)字“地”當(dāng)DAC0832的控制端恒處于有效電平時，芯片為直通工作方式。DAC0832中無運(yùn)算放大器，且是電流輸出，使用時須外接運(yùn)算放大器。芯片中已設(shè)置了RF，只要將9腳接到運(yùn)算放大器的輸出端即可。若運(yùn)算放大器增益不夠，還須外加反饋電阻。第2頁第20頁，課件共37頁，創(chuàng)作于2023年2月討論題

絕對精度是指輸入端給定數(shù)字量時，DAC輸出的實(shí)際值與理論值之差；非線性指在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值與滿刻度之比；轉(zhuǎn)換速度則是指從數(shù)字量輸入到模擬電壓穩(wěn)定輸出之間所需要的時間。什么是DAC的絕對精度、非線性及轉(zhuǎn)換速度？DAC0832數(shù)模轉(zhuǎn)換器是采用什么制造工藝？DAC電路轉(zhuǎn)換特性的含義是什么？請寫出其表達(dá)式。

DAC電路轉(zhuǎn)換特性是指它能將輸入的數(shù)字量轉(zhuǎn)換成與其成正比的模擬量。表達(dá)式為：已知某DAC電路的最小分辨電壓為40mV，最大滿刻度輸出電壓為10.2V,試求該電路輸入二進(jìn)制數(shù)字量的位數(shù)n=？.因?yàn)椋?所以：將已知數(shù)據(jù)代入公式可求得n=

8。uLSBum12n-1DAC0832數(shù)模轉(zhuǎn)換器采用的是CMOS工藝制成的雙列直插式單片8位數(shù)模轉(zhuǎn)換器，以電流形式輸出。第2頁第21頁，課件共37頁，創(chuàng)作于2023年2月12.2.1ADC的基本概念12.2.2ADC的電路的形式和工作原理12.2.3集成ADC0809簡介第2頁第22頁，課件共37頁，創(chuàng)作于2023年2月12.2.1ADC的基本概念A(yù)/D轉(zhuǎn)換器的作用就是將輸入的模擬電壓數(shù)字化。轉(zhuǎn)換過程通過取樣、保持、量化和編碼四個步驟完成。第2頁第23頁，課件共37頁，創(chuàng)作于2023年2月1.采樣保持電路采樣就是將時間連續(xù)的信號變成時間不連續(xù)的離散信號。這個過程是通過模擬開關(guān)來實(shí)現(xiàn)的。模擬開關(guān)每隔一定的時間間隔T(稱為采樣周期）閉合一次，一個連續(xù)信號通過這個開關(guān)，轉(zhuǎn)換成一系列脈沖信號，稱為采樣信號。采樣過程如下圖所示。CP＝1時，采樣開關(guān)S接通，ui信號被采樣，并送到電容C中暫存。CP＝0時，采樣開關(guān)S斷開，前面采樣得到的電壓信號在電容C上保持，直到下一個CP＝1信號到來，再對新的電壓信號進(jìn)行采樣。uiu0SCPuiu0ADC采樣保持電路第2頁第24頁，課件共37頁，創(chuàng)作于2023年2月2.量化編碼電路輸入的模擬電壓經(jīng)過采樣保持后，得到的是一個一個的階梯波。由于階梯的幅度是任意的，將會有無限個數(shù)值，因此該階梯形采樣信號仍可看作是一個可以連續(xù)取值的模擬量。另一方面，由于數(shù)字量的位數(shù)有限，只能表示有限個數(shù)值(n位數(shù)字量只能表示2n個數(shù)值)。因此，用數(shù)字量來表示連續(xù)變化的模擬量時就有一個類似于四舍五入的近似問題。必須將采樣后的樣值電壓歸化到與之接近的離散電平上，這個過程稱為量化。指定的離散電平稱為量化電壓。用二進(jìn)制數(shù)碼來表示各個量化電壓的過程稱為編碼。兩個量化電壓之間的差值稱為量化間隔S，位數(shù)越多，量化等級越細(xì)，S就越小。取樣保持后未量化的uo值與量化電壓uq值通常是不相等的，其差值稱為量化誤差ε，即ε=uo-uq。量化的方法一般有兩種：舍尾取整法和四舍五入法。第2頁第25頁，課件共37頁，創(chuàng)作于2023年2月對采樣值量化的方法有舍尾取整法、四舍五入法，通常采用四舍五入法。當(dāng)最小量化間隔（亦稱為“量化當(dāng)量”）為S時，若采樣電壓的尾數(shù)不足S/2，則舍尾取整得其量化值；若采樣電壓的尾數(shù)等于或大于S/2，則舍尾入整，在原整數(shù)加1。例如：已知S＝1V，若采樣電壓等于2.1V時，量化電壓等于2V；若采樣電壓等于2.5V時，量化電壓等于3V。舍尾取整法四舍五入法不論何種量化方式，量化過程中必然存在被測輸入量與量化值之間的誤差。若要減小ε，就應(yīng)在測量范圍內(nèi)減小量化間隔S，即增加數(shù)字量X的位數(shù)和模擬電壓的最大值um。四舍五入量化方式的量化當(dāng)量S應(yīng)按下式選取：第2頁第26頁，課件共37頁，創(chuàng)作于2023年2月3.集成ADC的主要參數(shù)分辨率

通常用ADC輸出的二進(jìn)制位數(shù)來表示。位數(shù)越多,誤差越小,轉(zhuǎn)換精度越高。轉(zhuǎn)換時間指ADC完成一次對模擬量的測量到數(shù)字量的轉(zhuǎn)換完成所需的時間。它反映了ADC轉(zhuǎn)換的快慢速度。絕對精度指ADC轉(zhuǎn)換拍所得數(shù)字量所代表的模擬量與實(shí)際模擬輸入值之差，通常以數(shù)字量最低位所代表的模擬輸入值ULSB來衡量。第2頁第27頁，課件共37頁，創(chuàng)作于2023年2月12.2.2ADC電路的形式和工作原理1.逐次比較型ADCCP轉(zhuǎn)換開始前寄存器清零。轉(zhuǎn)換后，在CP作用下，邏輯控制器首先使寄存器中最高有效位置“1”。輸出數(shù)字量經(jīng)DAC轉(zhuǎn)換后產(chǎn)生相應(yīng)的模擬電壓uF，送到比較器中與輸入信號ui進(jìn)行比較，ui大時比較器輸出“1”，否則為“0”。電壓比較器輸出數(shù)字量模擬信號輸入基準(zhǔn)電壓逐次逼近寄存器D/A

轉(zhuǎn)換器邏輯控制器數(shù)碼寄存器uF反饋電壓第2頁第28頁，課件共37頁，創(chuàng)作于2023年2月逐次比較型ADC是集成ADC芯片中使用較多的一種，它通過對輸入量的多次比較，最終得到輸入模擬電壓量化編碼輸出。當(dāng)ui≥uF時，比較器輸出0，控制器控制寄存器保留最高位的1，次高位置“1”；當(dāng)ui≤uF時，比較器輸出“1”，控制器控制寄存器最高位置“0”，次高位置“1”。寄存器內(nèi)數(shù)據(jù)經(jīng)DAC電路后輸出反饋信號到比較器，進(jìn)行第二次比較，并將比較結(jié)果送入邏輯控制器，送入“0”時保留寄存器中高兩位的值，并將第三位置“1”，若送入1保留最高位，次高位置“0”，第三位置“1”，寄存器內(nèi)數(shù)據(jù)經(jīng)DAC電路后輸出反饋信號到比較器，……經(jīng)過逐次比較，直至得到寄存器中最低位的比較結(jié)果。比較完畢，寄存器中的狀態(tài)（即產(chǎn)生的數(shù)碼）就是所要求的ADC輸出的數(shù)字量。第2頁第29頁，課件共37頁，創(chuàng)作于2023年2月2.雙積分型ADC雙積分型A/D轉(zhuǎn)換器原理圖－URUiS1RS2CUo積分器0比較器CP數(shù)字量輸出n位計數(shù)器_++A1_++A2邏輯控制器雙積分型ADC的基本原理是對輸入模擬電壓Ui和參考電壓各進(jìn)行一次積分，先將模擬電壓Ui轉(zhuǎn)換成與其大小相對應(yīng)的時間間隔T，再在此時間間隔內(nèi)用計數(shù)率不變的計數(shù)器進(jìn)行計數(shù)，計數(shù)器所計下的數(shù)字量正比于輸入的模擬電壓Ui。雙積分型ADC的轉(zhuǎn)換速度較慢，但是它的電路不復(fù)雜，在數(shù)字萬用表等對速度要求不高的場合，常使用雙積分型ADC。第2頁第30頁，課件共37頁，創(chuàng)作于2023年2月雙積分型ADC的工作原理積分前，計數(shù)器清零，開關(guān)S2先閉合，后打開，使C上的電壓為零。在采樣階段，S1接被測電壓，S2打開。被測電壓被送入積分器進(jìn)行積分，積分器輸出電壓小于0，比較器輸出高電平1，邏輯控制器控制計數(shù)器開始計數(shù)，對被測電壓的積分持續(xù)到計數(shù)器由全1變?yōu)槿?的瞬間。當(dāng)計數(shù)器為n位時，計數(shù)時間為T1=2nTC，TC是時鐘脈沖的周期。這時積分器的輸出電壓為：當(dāng)計數(shù)器由全1變?yōu)槿?時，進(jìn)入比較階段，控制器使S1接參考電壓－UR，這時積分器對－UR反向積分，電壓U0逐漸上升，計數(shù)器又從0開始計數(shù)。當(dāng)積分器積分至U0=0時，比較器輸出低電平0，控制器封鎖CP脈沖，使計數(shù)器停止計數(shù)，若計數(shù)器的輸出數(shù)碼為D，此時積分器的輸出電壓與計數(shù)器的輸出數(shù)碼之間的關(guān)系為：而T2=DTC，所以：以用來表示模擬量的采樣值。即計數(shù)器輸出的數(shù)碼與被測電壓成正比，可第2頁第31頁，課件共37頁，創(chuàng)作于2023年2月12.2.3集成ADC0809簡介ADC0809集成電路結(jié)構(gòu)組成圖第2頁第32頁，課件共37頁，創(chuàng)作于2023年2月ADC0809通過IN0~IN7可輸入八路單端模擬電壓。ALE將三位地址線ADDC、ADDB和ADDA進(jìn)行鎖存，然后由譯碼電路選通八路模擬輸入中的某一路進(jìn)行A/D轉(zhuǎn)換。ADC0809內(nèi)部由樹狀開關(guān)和256R電阻網(wǎng)絡(luò)構(gòu)成八位D/A轉(zhuǎn)換器，其輸入為逐次近似寄存器SAR的八位二進(jìn)制數(shù)據(jù)，輸出為UST，變換器的參考電壓為UR(+)和UR(-)。在比較前，SAR為全0，變換開始，先使SAR的最高位為1，其余仍為0，此數(shù)字控制樹狀開關(guān)輸出UST，UST和模擬輸入UIN送比較器進(jìn)行比較。若UST＞UIN，則比較器輸出邏輯0，SAR的最高位由1變?yōu)?；若UST≤UIN，則比較器輸出邏輯1，SAR的最高位保持1。此后，SAR的次高位置1，其余較低位仍為0，而以前比較過的高位保持原來值。再將UST和UIN進(jìn)行比較。此后的過程與上述類似，直到最低位比較完為止。轉(zhuǎn)換結(jié)束后，SAR的數(shù)字送三態(tài)輸出鎖存器，以供讀出。第2頁第33頁，課件共37頁，創(chuàng)作于2023年2月ADC0809集成電路管腳排列圖ADC0809左圖是ADC0809集成芯片的引腳圖。它是一個28腳的芯片，采用CMOS工藝制成的8位ADC，內(nèi)部采用逐次比較結(jié)構(gòu)形式。各引腳的作用如下：IN0～I(xiàn)N78個模擬信號輸入端。由地址譯碼器控制將其中一路送入轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。ADDA、ADDB、ADDC是模擬信道的地址選擇。ALE是地址鎖存允許信號，高電平時可進(jìn)行模擬信道的地址選擇；START是啟動信號。上升沿將寄存器清零，下降沿開始進(jìn)行轉(zhuǎn)換。CP是時鐘脈沖輸入端；EOC為模數(shù)轉(zhuǎn)換結(jié)束，高電平有效；D0～D7

是數(shù)字量輸出端口；UR