邏輯門電路-【課件】

邏輯門電路Chapter2LogicGateCircuit本章主要內(nèi)容第一節(jié)概述第二節(jié)半導(dǎo)體器件的開關(guān)特性第三節(jié)分立元件門電路第四節(jié)雙極型集成門電路第五節(jié)MOS型門電路第六節(jié)使用數(shù)字集成電路的注意事項§2.1概述1、用以實現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路通稱為門電路。2、常用的門電路在邏輯功能上有:與門、或門、非門、與非門、或非門、與或非門、異或門等。3、在電子電路中,用高、低電平分別表示1、0兩種二值邏輯狀態(tài),此為正邏輯,否則為負(fù)邏輯。如圖2.1.1所示。4、獲得高、低電平的基本原理如圖2.1.2所示。圖2.1.1正邏輯和負(fù)邏輯對元、器件參數(shù)精度和電源穩(wěn)定度較模擬電路低一些。圖2.1.2獲得高、低電平的基本原理(a)(b)缺陷？§2.2半導(dǎo)體器件的開關(guān)特性一、半導(dǎo)體二極管的開關(guān)特性:二、半導(dǎo)體三極管的開關(guān)特性:1、三極管的特點(diǎn):圖2.2.2雙極型三極管的輸出特性曲線模電和數(shù)電的區(qū)別？2、三極管開關(guān)電路分析:圖2.2.3雙極型三極管的動態(tài)開關(guān)特性三、MOS管的開關(guān)特性:1、MOS管的結(jié)構(gòu):圖2.2.4MOS管的結(jié)構(gòu)和符號2、MOS管的輸入特性和輸出特性:圖2.2.5MOS管共源接法和輸出特性曲線(a)共源接法(b)輸出特性曲線恒流區(qū)截止區(qū)可變電阻區(qū)3、MOS管的基本開關(guān)電路:圖2.2.6MOS管的基本開關(guān)電路4、MOS管的四種類型(列表):§2.3分立元件門電路一、二極管與門二、二極管或門三、三極管非門(反相器)四、其它電路圖2.3.4與非門電路思考:如何用分立元件畫出與或非門、異或門和同或門的電路圖？圖2.3.5或非門電路§2.4.1集成電路概述

目前,數(shù)字電路中,集成電路已幾乎取代了分立元件電路。所謂集成電路,即把電路中的半導(dǎo)體器件、電阻、電容及連線等制作在一個半導(dǎo)體基片上,構(gòu)成一個完整的電路,并封裝在一個管殼內(nèi)。集成電路的優(yōu)點(diǎn):體積小、重量輕、可靠性高、壽命長、功耗小、成本低、工作速度高。通常把一個封裝內(nèi)含有等效邏輯門的個數(shù)或元器件的個數(shù)定義為集成度?！?.4雙極型集成門電路圖2.4.1集成電路圖例

數(shù)字集成電路按集成度分可分為:

小規(guī)模(SSI:SmallScaleIntegration):1~10門/片或10~100個元件/片

中規(guī)模(MSI:MediumScaleIntegration):10~100門/片或100~1000個元件/片大規(guī)模(LSI:LargeScaleIntegration):>100門/片或>1000個元件/片超大規(guī)模(VLSI:VeryLargeScaleIntegration):>10萬個元件/片數(shù)字集成電路按輸出結(jié)構(gòu)分可分為:

數(shù)字集成電路按制造工藝不同可分為:

雙極型:*TTL——常用之一,速度較快,功率較大;*HTL——抗干擾強(qiáng),速度低;*ECL——速度快,功耗大;*IIL——集成度很大,功耗最低,抗干擾差,

速度低;

MOS型:*CMOS——常用之一,低功耗,抗干擾能力強(qiáng);*NMOS*PMOS

Bi-CMOS型:功率小,輸出阻抗小?！?.4.2TTL集成門電路(一)TTL集成門電路的結(jié)構(gòu)圖2.4.2TTL集成門電路結(jié)構(gòu)圖1、輸入級形式(一)1、輸入級形式(二)2、中間級形式3、輸出級形式(一)輸出電阻很低;輸出高低電平固定;驅(qū)動能力較弱。輸出電平可變;驅(qū)動能力增強(qiáng);可“線與”。3、輸出級形式(二)達(dá)林頓結(jié)構(gòu);輸出電阻減小,速度增快;靜態(tài)功耗增加。一、TTL反相器(二)幾種典型的TTL集成門電路AAAA二、TTL集成與非門ABABABAB懸空？三、其它邏輯功能的TTL門電路A+BABA+BA+B或非門1、幾種復(fù)合門電路ABCDAB+CDAB+CDAB+CD與或非門A+BAB異或門A⊕B2、集電極開路(OC)與非門圖2.4.6推拉式輸出級并聯(lián)的情況圖2.4.7OC門輸出并聯(lián)的接法和邏輯圖3、三態(tài)輸出門使T4也截止,輸出呈高阻態(tài)圖2.4.8三態(tài)與非門的電路結(jié)構(gòu)和邏輯符號(a)高電平有效三態(tài)門(b)低電平有效三態(tài)門使T4也截止,輸出呈高阻態(tài)圖2.4.9用三態(tài)輸出門接成總線結(jié)構(gòu)圖2.4.10用三態(tài)輸出門實現(xiàn)數(shù)據(jù)的雙向傳輸§2.4.3ECL門電路一、ECL(EmitterCoupledLogic)門電路的基本單元:圖2.4.11ECL門電路的基本單元(差動放大器)T1、T3均工作在非飽和狀態(tài)二、四輸入ECL或/或非門電路介紹:圖2.4.12ECL或/或非門的電路及邏輯符號-1.3V三、ECL門電路的主要特點(diǎn):優(yōu)點(diǎn):1)由于三極管導(dǎo)通時為非飽和狀態(tài),電路中電阻取值較小,邏輯電平擺幅小(0.8V),所以其工作速度是各種集成門電路中最高的一種。

2)或/或非互補(bǔ)輸出,使用方便、靈活。

3)輸出采用射隨器,所以輸出阻抗低、帶負(fù)載能力強(qiáng)。

4)由于在開關(guān)工作狀態(tài)下的電源電流基本不變,所以電路內(nèi)部的開關(guān)噪聲很低。缺點(diǎn):

1)噪聲容限低。

2)電路功耗大。

3)輸出電平的穩(wěn)定性較差。目前,ECL電路的產(chǎn)品只有中、小規(guī)模的集成電路,主要用在高速、超高速的數(shù)字系統(tǒng)和設(shè)備當(dāng)中?！?.4.4IIL門電路一、（IntegratedInjectionLogic）電路簡介：

電路的基本單元是由一只NPN多集電極三極管構(gòu)成的反相器，反相器的偏流由另一只PNP三極管提供。圖2.4.13IIL電路的基本邏輯單元二、電路的主要特點(diǎn)：優(yōu)點(diǎn):1)電路結(jié)構(gòu)簡單,這樣節(jié)省了硅片面積又降低了功耗;2)各邏輯單元之間無需隔離,這樣簡化了工藝,省了片上的隔離槽,使集成度大大提高;3)IIL電路能夠在低電壓、微電流下工作。正因為此,IIL是目前雙極型電路中功耗最低的一種,且其集成度可相當(dāng)大。另外,IIL還可以與TTL電平相兼容,工藝也兼容。缺點(diǎn)：1）抗干擾能力差（）；

2）開關(guān)速度較慢（飽和型電路，）。目前,IIL電路主要用于制作大規(guī)模集成電路的內(nèi)部邏輯電路。§2.5MOS型門電路§2.5.1CMOS門電路一、CMOS非門(反相器)圖2.5.1CMOS反相器(a)結(jié)構(gòu)示意圖(b)電路圖

CMOS電路具有低功耗、抗干擾能力強(qiáng)等特點(diǎn),但其工作速度比較低。二、CMOS與非門(P并N串)圖2.5.2CMOS與非門圖2.5.3帶緩沖級的CMOS與非門三、CMOS或非門(P串N并)圖2.5.4CMOS或非門缺陷？圖2.5.5帶緩沖級的CMOS或非門四、CMOS傳輸門和雙向模擬開關(guān)圖2.5.6CMOS傳輸門電路及邏輯符號SDDSVI/VOVO/VI圖2.5.7CMOS傳輸門的應(yīng)用之一——CMOS模擬開關(guān)五、CMOS集成門電路的特點(diǎn)(一)與雙極型(如TTL)集成電路相比,CMOS電路具有如下特點(diǎn):(1)靜態(tài)功耗低。

例:電源電壓VDD＝5V時,MSI電路的靜態(tài)功耗<100mW,比較適于LSI電路。

(2)電源電壓范圍寬。

例:CC4000系列VDD為3～18V。

(3)輸入阻抗高。

例:正常工作的CMOS集成電路工作頻率較低時直流輸入阻抗>100MΩ。

(4)扇出能力強(qiáng)。

例:低頻工作時,一個輸出端可驅(qū)動50個以上的CMOS器件的輸入端。

(5)抗干擾能力強(qiáng)。

例:CMOS集成電路的電壓噪聲容限可達(dá)電源電壓的45％,而且高低電平噪聲容限基本相等。

(6)邏輯擺幅大。

例:空載時輸出高電平VOH=(VDD-0.05V)~VDD,輸出低電平VOL=VSS~(VSS+0.05V)。

(7)溫度穩(wěn)定性好,且有較強(qiáng)的抗輻射能力。

(8)成本低。(二)CMOS電路的不足:

(1)4000系列的工作速度一般比TTL電路低。

(2)功耗隨頻率的升高而顯著增大。§2.5.2NMOS門電路一、NMOS非門圖2.5.8NMOS非門

NMOS電路工作速度快,尺寸小,目前常用于高速LSI集成電路中。在制造NMOS電路時,通常將負(fù)載管的溝道寬長比做得比驅(qū)動管的小得多,則可使RDS2為RDS1的10~100倍。二、NMOS或非門圖2.5.9NMOS或非門三、NMOS與非門圖2.5.10NMOS與非門思考:如何較好地實現(xiàn)較多變量的與非運(yùn)算？四、NMOS與或非門圖2.5.11NMOS與或非門§2.5.3TTL門與CMOS門接口電路當(dāng)需要將TTL門與CMOS門兩種器件互相連接時,驅(qū)動門與負(fù)載門之間必須滿足以下關(guān)系:

驅(qū)動門負(fù)載門

VOH(min)≥VIH(min)(1)

VOL(max)≤VIL(max)(2)

IOH(max)

≥nIIH(max)(3)

IOL(max)≥mIIL(max)(4)其中:n和m分別表示負(fù)載電流中IIH、IIL的個數(shù)。表2.5.1TTL、CMOS電路的輸入、輸出特性參數(shù)一、用TTL電路驅(qū)動CMOS電路例:用TTL電路驅(qū)動4000和74HC系列CMOS電路74HCT?二、用CMOS電路驅(qū)動

TTL電路例:用4000系列CMOS電路驅(qū)動74系列TTL電路方法1:將同一個封裝內(nèi)的門電路并聯(lián)使用。方法2:在CMOS電路的輸出端增加一級CMOS驅(qū)動器。CC4010:IOL>3.2mA,m=2;CC40107:IOL>16mA,

m=10.方法3:使用分離元件電流放大器實現(xiàn)電流擴(kuò)展?！?.6使用數(shù)字集成電路的注意事項一、TTL集成電路

（一）TTL輸出端

輸出端（OC門和三態(tài)門除外）不允許并聯(lián)使用，也不允許直接與+5V電源或地線連接，否則會使電路的邏輯混亂并損壞器件。

（二）TTL輸入端

輸入端外接電阻需慎重，否則會影響電路的正常工作。

（三）多余輸入端的處理

輸入端可以串入1只的電阻或直接接電源來獲得高電平輸入，直接接地為低電平輸入。與門、與非門等TTL電路的多余輸入端可以懸空（相當(dāng)于接高電平），但因懸空時對地呈現(xiàn)的阻抗很高，容易受到外界干擾。(四)電源濾波

TTL電路的高速切換將產(chǎn)生電流跳變,其幅度約為4-5mA,該電流在公共走線上的壓降會引起噪聲,因此要盡量縮短地線,減小干擾。(五)嚴(yán)禁帶電操作

要在電路切斷電源的時候,插拔和焊接集成電路塊,否則容易引起集成電路塊的損壞。二、CMOS集成電路

(一)防靜電

在存放、運(yùn)輸、高溫老化過程中,CMOS器件應(yīng)收藏于金屬鋁箔盒內(nèi)或用金屬鋁箔包裝,防止外來