基于FPGA的智能電子衡器稱重測控儀設計與實現(xiàn)

基于FPGA的智能電子衡器稱重測控儀設計與實現(xiàn)在FPGA芯片上內(nèi)嵌CPU是用軟件編程實現(xiàn)硬件CPU功能，是嵌入式技術發(fā)展趨勢；在此針對測重系統(tǒng)設計了采樣電路、信號調(diào)理電路、超重報警電路以及顯示電路，同時針對軟件嵌入式技術，并以spartan6XC6SL開發(fā)板為核心，編寫了軟件CPU并成功嵌入Xilinx公司的spartan6XC6SL開發(fā)板上的X45-CSG324芯片內(nèi)，實現(xiàn)了智能小車稱重測控儀的設計。數(shù)字式智能稱重傳感器及數(shù)字稱重系統(tǒng)是近些年來電子衡器領域研究開發(fā)的熱點。隨著科學技術的進步，工業(yè)化過程自動化水平的提高，特別是數(shù)字技術與信息技術的發(fā)展，對電子稱重系統(tǒng)提出了數(shù)字化、智能化的要求。而傳統(tǒng)的稱重系統(tǒng)存在著輸出模擬信號小，一般為20~40mV；傳輸距離短；抗干擾能力差；稱重控制儀表復雜；安裝、調(diào)試不方便等先天缺陷，根本不能適應電子衡器的智能化要求。為求解決這些難題，一般采用單片機系統(tǒng)設計，上述難題基本解決，但設計電路負雜，本文采用功能強大的FPGA芯片XC6SLX16-3CSG324，可使外圍電路更簡單，體積更小，優(yōu)越性更明顯。1系統(tǒng)總體設計本系統(tǒng)主要由硬件電路和FPGA程序設計2大部分組成，如圖1所示，硬件電路設計以FPGA芯片X45-CSG324為核心的內(nèi)部控制部分，外圍電路有壓力傳感器、調(diào)理電路、繼電器控制電路、蜂鳴器驅(qū)動電路、顯示電路以及時鐘信號和按鍵等。FPGA程序模塊有A/D轉(zhuǎn)換與轉(zhuǎn)換控制、CPU、譯碼電路等。該系統(tǒng)主要是通過控制繼電器開關來控制載重小車電機正轉(zhuǎn)和反轉(zhuǎn)，正轉(zhuǎn)和反轉(zhuǎn)代表小車前進和后退，以便使小車能在壓力傳感器上停在合適的位置；重量通過壓力傳感器轉(zhuǎn)變電信號后，通過調(diào)理電路輸入FPGA芯片，在內(nèi)部通過編程實現(xiàn)12為A/D轉(zhuǎn)換，并把A/D轉(zhuǎn)換的數(shù)值送入CPU，經(jīng)過數(shù)據(jù)處理，通過譯碼器送到12顯示數(shù)碼管顯示重量；測量范圍可以通過矩陣按鍵預先設定，若在測量范圍內(nèi)，綠燈亮，閘門打開，小車可以通過；若重量小于預設下限值，則紅燈指示亮，閘門不開；若大于預設上限值，紅燈亮而且蜂鳴器報警，閘門不開。2硬件電路設計2.1傳感電路設計2.2調(diào)理電路設計2.3其他應硬件電路繼電器控制電路是控制小車電機前后運動，閘門控制電路實際上也是繼電器驅(qū)動電路，控制門的開關，而蜂鳴器電路只需一點三極管驅(qū)動即可，這三個電路均選用經(jīng)典常用的電路，不在贅述。3軟件部分設計與實現(xiàn)3.1軟件設計流程圖軟件設計根據(jù)功能模塊劃分，采用實時并行控制方式，F(xiàn)PGA的程序在ISE13.3集成環(huán)境下進行的，可以使用原理圖輸入方式、文本輸入方式、模塊輸入方式和EDA設計輸入工具等表達電路構(gòu)造思想。本系統(tǒng)采用常用的VerilogHDL語言文本輸入來描述系統(tǒng)的功能。軟件采用自頂向下的設計方法，有利于從整體上規(guī)劃系統(tǒng)的功能和性能，方便調(diào)試和以后的維護。隨著設計層次向下深入，系統(tǒng)的參數(shù)進一步細化和確認，并且隨時可以根據(jù)設計的改動加以調(diào)整，便于分配各個功能模塊的任務，從而保證設計的正確性，縮短設計周期。系統(tǒng)軟件程序流程圖如圖3所示。首先把從調(diào)理電路接受的信號，進行A/D轉(zhuǎn)換，此時，若按鍵沒有按下，則處于等待狀態(tài)，若按下則進行重量范圍邊界值輸入并判定重量范圍，若在范圍內(nèi)則進行繼電器閉合以開啟閘門、綠燈亮表示小車能夠通過，并同時顯示小車重量；若在范圍之外，則進行第二次范圍判定，判定是否超載還是重量不足，若超載則繼電器保持斷開，紅燈亮和蜂鳴器響雙報警，若重量不足只進行紅燈亮報警，蜂鳴器不響，且閘門不開。3.2程序仿真運行把電腦接上XC6SLX16-3CSG324板卡，該板卡接上小車，系統(tǒng)上電或復位之后，初始化時主要對板卡內(nèi)部的相關存儲器、寄存器、控制指令數(shù)據(jù)和端口進行初始化，初始化完成后，進行時鐘分頻設置，這里主要對芯片時鐘和A/D時鐘設置，圖4是仿真生成的頂層模塊圖，clk和AD_sclk為芯片時鐘和A/D時鐘；btnd和btnu為上下限設置參數(shù)，該參數(shù)可以人為設置和修改，其他管腳如圖，不再說明；由圖４說明改程序設計正確，編譯通過，接下來主要看功能能否實現(xiàn)。接下來仿真生成內(nèi)部模塊，每個模塊對應一個程序源代碼；接著對每個子模塊對應程序做時序仿真，圖5是程序初始化的時序圖，該圖是沒有輸入重量多少時的時序圖，從圖上可以看出，A/D的時序表示0，這里主要驗證數(shù)碼管是否顯示為0，芯片時鐘能否正常工作，程序能否下載到板卡并成功控制小車等基礎控制部分。在基礎部分完成后對系統(tǒng)各部分進行仿真驗證，這里僅介紹輸入一個重要的A/D仿真時序，如圖6所示，在輸入重量為0100時，整個電路時序和A/D的時序輸出正常，在重量大于500g和低于1g兩條警戒線為紅色，沒有輸出。與實際設想吻合。