第5章習(xí)題答案

習(xí)題51、中央處理器有哪些基本功能？由哪些基本部件組成？2、什么是指令周期、CPU周期和時(shí)鐘脈沖周期？三者有何關(guān)系？3、參見圖5.1所示的數(shù)據(jù)通路。畫出存數(shù)指令“STOIRs，(Rd)”的指令周期流程圖，其含義是將源寄存器Rs的內(nèi)容傳送至(Rd)為地址的主存單元中。4、參見圖5.13所示的數(shù)據(jù)通路。畫出取數(shù)指令“LDA(Rs)，Rd”的指令周期流程圖，其含義是將(Rs)為地址的主存單元的內(nèi)容傳送至目的寄存器Rd。標(biāo)出相應(yīng)的微操作控制信號(hào)序列。5、參見圖5.15所示的數(shù)據(jù)通路。畫出加法指令“ADDRd，(mem)”的指令周期流程圖，其含義是將Rd中的數(shù)據(jù)與以mem為地址的主存單元的內(nèi)容相加，結(jié)果傳送至目的寄存器Rd。6、假設(shè)CPU結(jié)構(gòu)如圖5.56所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其它4個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。要求：(1)標(biāo)明圖中a、b、c、d這4個(gè)寄存器的名稱；(2)簡述指令從主存取出到產(chǎn)生控制信號(hào)的數(shù)據(jù)通路；(3)簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。圖5.56CPU結(jié)構(gòu)圖7、簡述程序與微程序、指令與微指令的區(qū)別。8、微命令有哪幾種編碼方法，它們是如何實(shí)現(xiàn)的？9、簡述機(jī)器指令與微指令的關(guān)系。10、某機(jī)的微指令格式中有10個(gè)獨(dú)立的控制字段C0～C9，每個(gè)控制字段有Ni個(gè)互斥控制信號(hào)，Ni的值如下：請(qǐng)回答：(1)如果這10個(gè)控制字段，采用編碼表示法，需要多少控制位？(2)如果采用完全水平型編碼方式，需要多少控制位？11、假設(shè)微地址轉(zhuǎn)移邏輯表達(dá)式如下：μA4=P2·ZF·T4μA3=P1·IR15·T4μA2=P1·IR14·T4μA1=P1·IR13·T4μA0=P1·IR12·T4其中μA4～μA0為微地址寄存器的相應(yīng)位，P1和P2為判別標(biāo)志，ZF為零標(biāo)志，IR15～I(xiàn)R12為指令寄存器IR的相應(yīng)位，T4為時(shí)鐘脈沖信號(hào)。試說明上述邏輯表達(dá)式的含義，畫出微地址轉(zhuǎn)移邏輯圖。12、已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為512×48位。微指令字長為48位，微程序可在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共4個(gè)（直接控制），微指令采用水平型格式，如圖5.57所示。圖5.57微指令格式(1)微指令格式中的三個(gè)字段分別應(yīng)為多少位？(2)畫出圍繞這種微指令格式的微程序控制器邏輯框圖。13、從供選擇的答案中，選出正確答案填入題中的橫線上。微指令分成水平型微指令和A兩類。B可同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行供選擇的答案如下：A～C：①0.125；②0.25；③0.5；④0.6；⑤1.25；⑥1.6；⑦2.5。25、(1)設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，執(zhí)行每條指令平均花2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？(2)若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，執(zhí)行每條指令平均花5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？由此可得出什么結(jié)論？26、提高單機(jī)系統(tǒng)指令級(jí)并行性的措施主要有哪些？參考答案習(xí)題51.略2.略3.STOI指令的指令周期流程圖如附圖5.1所示。附圖5.1STOI指令的指令周期流程圖4.LDA指令的指令周期流程圖如附圖5.2所示。附圖5.2LDA指令的指令周期流程圖5.ADD指令的指令周期流程圖如附圖5.3所示。附圖5.3ADD指令的指令周期流程圖6.(1)a：數(shù)據(jù)緩沖寄存器DR；b：指令寄存器IR；c：主存地址寄存器AR；d：程序計(jì)數(shù)器PC。(2)M→IR→操作控制器。(3)讀主存儲(chǔ)器：通過AR先置操作數(shù)地址，M→DR→ALU→AC；寫主存儲(chǔ)器：通過AR先置操作數(shù)地址，AC→DR→M。7.略8.略9.略10.(1)如果這10個(gè)控制字段，采用編碼表示法，需要31位控制位；(2)如果采用完全水平型編碼方式，需要69位控制位。11.邏輯表達(dá)式的含義為：（1）在進(jìn)行P1測(cè)試時(shí)，根據(jù)指令寄存器IR中的IR15～I(xiàn)R12修改μA3～μA0，進(jìn)行16路分支；（2）在進(jìn)行P2測(cè)試時(shí)，根據(jù)零標(biāo)志ZF修改μA4，進(jìn)行2路分支：（3）所有的表達(dá)式均分別和T4相與，表示在T4內(nèi)形成后繼微指令的微地址。微地址轉(zhuǎn)移邏輯圖如附圖5.4所示，圖中S4～S0分別對(duì)應(yīng)微地址寄存器μA4～μA0的異步置“1”端，低電平有效。附圖5.4微地址轉(zhuǎn)移邏輯圖12.(1)判別測(cè)試字段占4位，直接微地址字段占9位，操作控制字段占35位。(2)微程序控制器邏輯框圖如附圖5.5所示。附圖5.5微程序控制器邏輯框圖13.A：④；B：③；C：④；D：②；E：①；F：②；G：①。14.略15.略16.略17.略18.略19.A：③；B：②。20.(1)流水線的操作周期應(yīng)設(shè)計(jì)為100ns；(2)若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第2條指令要推遲130ns進(jìn)行，如附圖5.6所示。附圖5.6兩條指令流水解釋的時(shí)空?qǐng)D(3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用相關(guān)專用通路（結(jié)果一旦生成即可使用），則勿需推遲第2條指令的讀操作。21.在第(1)組指令中，存在RAW相關(guān)；第(2)組指令中，存在WAR相關(guān)；第(3)組指令中，存在RAW相關(guān)、WAR相關(guān)和WAW相關(guān)。22.(1)畫出流水線時(shí)空?qǐng)D如附圖5.7所示。附圖5.7指令流水處理的時(shí)空?qǐng)D(2)流水線的實(shí)際吞吐率為：TP=12/(16×100×10-9×106)=7.5MIPS(3)流水線的加速比為：Sp=12×5×100/(16×100)=3.75(4)流水線的效率為：η=12×5×100/(5×16×100)=75%23.(1)=4MIPS(2)≈2.67MIPS24.A：①；B：⑦；C：④。25.(1)=1.6MIPS(2)=0.4MIPS由（1）、（2）可以得出如下結(jié)論