基于FPGA的數(shù)字濾波器設(shè)計開題報告

附件B：基于FPGA的數(shù)字濾波器設(shè)計畢業(yè)設(shè)計（論文）開題報告1.課題的目的與意義（含國內(nèi)外的探討現(xiàn)狀分析或設(shè)計方案比較、選型分析等）隨著信息時代和數(shù)字世界的到來，數(shù)字信號處理已成為當(dāng)今一門極其重要的學(xué)科。數(shù)字信號處理在通信、語音、圖像、自動限制、雷達(dá)、軍事、航空航天、醫(yī)療和家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù)字信號處理應(yīng)用中，數(shù)字濾波器顯得尤為重要。在許多應(yīng)用場合，數(shù)字濾波器漸漸取代了模擬濾波器。數(shù)字濾波器是對數(shù)字信號實現(xiàn)濾波的離散時間系統(tǒng)，它將輸入的數(shù)字序列通過特定運算轉(zhuǎn)變?yōu)樗璧臄?shù)字序列。依據(jù)沖激響應(yīng)函數(shù)的時域特性，可將數(shù)字濾波器分為兩種，即無限長沖激響應(yīng)IIR濾波器和有限長沖激響應(yīng)FIR濾波器。數(shù)字濾波器一般由數(shù)字乘法器、加法器和延時單元組成的一種算法或裝置。它可用計算機軟件實現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實現(xiàn)。本文所述是基于FPGA的設(shè)計方法。模擬濾波器分為有源和無源的，有源濾波器主要由集成運放、電阻、電容構(gòu)成。無源的濾波器主要由R,L,C構(gòu)成[1]。其物理構(gòu)成導(dǎo)致存在電壓漂移、溫度漂移和噪聲等問題。模擬濾波器還存在一個嚴(yán)峻的問題，當(dāng)技術(shù)指標(biāo)變更時，其經(jīng)常要更換電容、電感等元件，相當(dāng)繁瑣。相比于模擬濾波器，數(shù)字濾波器有以下優(yōu)點：=1\*GB3①數(shù)字濾波器對外界環(huán)境不太敏感，具有更高的牢靠性；=2\*GB3②可以實現(xiàn)精確的線性相位和多速率處理等模擬濾波器無法實現(xiàn)的功能；=3\*GB3③提高字長，可以實現(xiàn)隨意精度的信號處理；=4\*GB3④數(shù)字濾波器實現(xiàn)更加敏捷，并能同時進(jìn)行信號的存儲[2]。FPGA（Field－ProgrammableGateArray），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點[3]。FPGA采納了邏輯單元陣列LCA（LogicCellArray）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個部分。現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL與CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本模塊，這些模塊間利用金屬連線相互連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值確定了邏輯單元的邏輯功能以與各模塊之間或模塊與I/O間的聯(lián)接方式，并最終確定了FPGA所能實現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。作為嵌入式系統(tǒng)的基礎(chǔ)元件之一，F(xiàn)PGA的面貌正日新月異：邏輯單元不斷增加、單位成本和功耗不斷降低,而根本的設(shè)計敏捷性和快速轉(zhuǎn)換實力卻始終未變。在變與不變的共同推動下,FPGA的價值發(fā)生了變更,它已從純粹的建模工具發(fā)展成為適合中小批量生產(chǎn)的應(yīng)用器件,而其應(yīng)用也從早期的嵌入式通信系統(tǒng)擴展到了低成本的消費電子[4]。FPGA之所以越來越多地在嵌入式系統(tǒng)中得到應(yīng)用,主要得益于它在低成本和低功耗兩方面均取得了很好的進(jìn)步,從而能夠滿意OEM日益緊迫的上市周期、不斷縮減的成本結(jié)構(gòu)和低功耗要求。數(shù)字濾波器常用的硬件實現(xiàn)方法有DSP、ASIC、FPGA三種。與FPGA比較，DSP依次執(zhí)行使其速度較慢，而ASIC設(shè)計成本較高。采納FPGA實現(xiàn)數(shù)字濾波器具有實時性強、處理速度快、采樣率高以與小批量生產(chǎn)成本低等特點。2.課題任務(wù)、重點探討內(nèi)容、實現(xiàn)途徑等2.1課題任務(wù)：=1\*GB2⑴用matlab分析和仿真IIR和FIR數(shù)字濾波器，并用FPGA驗證所設(shè)計的數(shù)字濾波器的性能。要求學(xué)生熟識數(shù)字信號處理的有關(guān)內(nèi)容，熟識Verilog或VHDL語言，了解FPGA的開發(fā)過程；=2\*GB2⑵熟識XilinxFPGA設(shè)計的基本流程；=3\*GB2⑶熟識VHDL語言編寫驅(qū)動程序；=4\*GB2⑷實現(xiàn)XilinxISE對數(shù)字濾波器仿真2.2重點探討內(nèi)容：=1\*GB2⑴方案：IIR、FIR濾波器的結(jié)構(gòu)=2\*GB2⑵電路設(shè)計：寄存器、加法器、乘法器。=3\*GB2⑶IIR、FIR濾波器整體電路=4\*GB2⑷電路仿真：正弦波的設(shè)計、正弦波仿真[5]。=5\*GB2⑸FPGA實現(xiàn)IIR、FIR濾波器：A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路2.3實現(xiàn)途徑與探討思路：=1\*GB2⑴通過比較數(shù)字和模擬濾波器，數(shù)字濾波器的優(yōu)點明顯，分析比較三種濾波器的實現(xiàn)方法，F(xiàn)PGA的發(fā)展趨勢，以與濾波器技術(shù)指標(biāo)，采納FPGA實現(xiàn)數(shù)字濾波器更加適合，故采納FPGA實現(xiàn)數(shù)字濾波器的方法[6]。=2\*GB2⑵分析和理解IIR、IFR濾波器結(jié)構(gòu)。從結(jié)構(gòu)上看，IIR濾波器采納遞歸結(jié)構(gòu)，F(xiàn)IR濾波器采納非遞歸結(jié)構(gòu)。IIR濾波器的基本網(wǎng)絡(luò)結(jié)構(gòu)有干脆型、級聯(lián)行和并聯(lián)型三種。FIR濾波器的基本網(wǎng)絡(luò)結(jié)構(gòu)有干脆型、級聯(lián)型、頻率采樣型和快速卷積型等[7]。=3\*GB2⑶在Matlab平臺下，通過編寫程序或者交互式FDATool和SPTool工具設(shè)計IIR和FIR濾波器，并進(jìn)行仿真。修改通帶邊界頻率、阻帶邊界頻率、通帶最大衰減阻帶最小衰減等參數(shù)，視察對比濾波器響應(yīng)的變更[8]。=4\*GB2⑷通常濾波器在進(jìn)行數(shù)據(jù)處理時用到了卷積運算，在設(shè)計中解決這些乘法運算用分布式算法。分布式算法是一種以實現(xiàn)乘加運算為目的的運算方法,它與傳算法實現(xiàn)乘加運算的不同在于執(zhí)行部分積運算的先后依次不同。簡潔地說,分布式算法在完成乘加功能時是通過將各輸入數(shù)據(jù)每一對應(yīng)位產(chǎn)生的部分積預(yù)先行相加形成相應(yīng)部分積,然后再對各部分積進(jìn)行累加形成最終結(jié)果,而傳統(tǒng)算法是等到全部乘積產(chǎn)生之后再進(jìn)行相加來完成乘加運算的。與傳統(tǒng)算法相比,分式算法可極大地削減硬件電路規(guī)模,很簡潔實現(xiàn)流水線處理,提高電路的執(zhí)行度[9]。=5\*GB2⑸在ISE平臺下，運用VHDL語言編寫設(shè)計程序，并且運用ISE仿真工具進(jìn)行仿真、分析、校正。VHDL語言具有強大的語言結(jié)構(gòu),只需采納簡潔明確的VHDL語言程序就可以描述非常困難的硬件電路。同時,它還具有多層次的電路設(shè)計描述功能。此外,VHDL語言能夠同時支持同步電路、異步電路和隨機電路的設(shè)計實現(xiàn),這是其他硬件描述語言所不能比擬的。VHDL語言設(shè)計方法敏捷多樣,既支持自頂向下的設(shè)計方式,也支持自底向上的設(shè)計方法;既支持模塊化設(shè)計方法,也支持層次化設(shè)計方法。并且VHDL語言具有多層次的電路設(shè)計描述功能,既可描述系統(tǒng)級電路,也可以描述門級電路;描述方式既可以采納行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述,也可以采納三者的混合描述方式。同時,VHDL語言也支持慣性延遲和傳輸延遲,這樣可以精確地建立硬件電路的模型。VHDL語言的強大描述實力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型[10]。VHDL語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型,也支持用戶定義的數(shù)據(jù)類型,這樣便會給硬件描述帶來較大的自由度。=6\*GB2⑹下載驗證。2.4可能遇到的困難、問題與解決方案:困難：=1\*GB2⑴缺少對數(shù)字濾波器結(jié)構(gòu)的理解；=2\*GB2⑵對數(shù)字濾波器的實現(xiàn)算法很難駕馭；=3\*GB2⑶VHDL算法編程；=4\*GB2⑷ISE平臺的運用。解決：=1\*GB2⑴查閱相關(guān)書籍文獻(xiàn)資料或網(wǎng)絡(luò)資料；=2\*GB2⑵真理解駕馭、多做嘗試、向老師和同學(xué)請教。2.5參考文獻(xiàn)：[1]黃振,楊士中.匹配濾波器解擴方式與性能[J].重慶高校學(xué)報(自然科學(xué)版)200225(1)：92-95．[2]周奕.匹配濾波器多相實現(xiàn)[J].電路與系統(tǒng)學(xué)報,2005,3(10)：132-136．[3]田耘,徐文波,張延偉.無線通信FPGA設(shè)計[M].北京電子工業(yè)出版社,2008．[4]王興亮.現(xiàn)代通信原理與技術(shù)[M].電子工業(yè)出版社,2008.[5]孫肖子,模擬電子電路與技術(shù)基礎(chǔ)[M].西安電子科技高校出版社,2008.[6]姚年春,侯玉杰.電路基礎(chǔ)[M].北京：人民郵電出版社,2010.[7]張賢達(dá).現(xiàn)代信號處理[M].北京：清華高校出版社,2002.[8]田耘,徐文波,胡彬.XilinxISEFPGA開發(fā)指南[M].人民有點出版社.[9]TongLeongLim,Noncoherentdigitalmatchedfilter:multibitquantization[J].IEEETrans.Corn,VOL.26,NO.4,August1978,409-418．[10]潘松,王國棟.VHDL好用教材[M].電子科技高校出版社,19993.進(jìn)度安排：序號起止周次工作內(nèi)容1選題、熟識課題1周至2周2查閱與消化資料2周至3周3譯文、文獻(xiàn)綜述、開題報告4周至6周4硬