數(shù)字電子技術(shù)-4

數(shù)字電子技術(shù)本章內(nèi)容1觸發(fā)器概述3同步觸發(fā)器5邊沿觸發(fā)器2基本RS觸發(fā)器4主從觸發(fā)器6集成觸發(fā)器第4章觸發(fā)器4.1觸發(fā)器概述（1）具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)或二進(jìn)制數(shù)的0和1。（2）在觸發(fā)信號的作用下，根據(jù)不同的輸入信號可以置成1或0狀態(tài)。觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn)。真值表（又稱特性表或功能表）、邏輯圖、特性方程（即邏輯表達(dá)式）和波形圖。其中，特性方程是指觸發(fā)器的次態(tài)和當(dāng)前輸入變量及現(xiàn)態(tài)之間的邏輯關(guān)系表達(dá)式?，F(xiàn)態(tài)是指觸發(fā)器在觸發(fā)脈沖作用時(shí)刻之前的狀態(tài)，即觸發(fā)器原來的穩(wěn)定狀態(tài)，用Qn表示；次態(tài)是指觸發(fā)器在觸發(fā)脈沖作用后新的穩(wěn)定狀態(tài)，用Qn+1表示。觸發(fā)器的描述方法主要有4種：（1）根據(jù)是否有時(shí)鐘脈沖輸入端，觸發(fā)器可分為基本觸發(fā)器和鐘控觸發(fā)器。（2）根據(jù)邏輯功能的不同，觸發(fā)器可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。（3）根據(jù)電路結(jié)構(gòu)的不同，觸發(fā)器可分為基本觸發(fā)器、同步觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。（4）根據(jù)觸發(fā)方式的不同，觸發(fā)器可分為電平觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。觸發(fā)器的種類很多，主要有以下幾種分類方法：4.2基本RS觸發(fā)器1基本RS觸發(fā)器的電路組成及邏輯符號2基本RS觸發(fā)器的邏輯功能4.2.1基本RS觸發(fā)器的電路組成及邏輯符號如圖4-1所示為基本RS觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。

（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-1與非門組成的基本RS觸發(fā)器圖4-1（a）所示基本RS觸發(fā)器是由兩個(gè)與非門交叉連接構(gòu)成的，其中是信號輸入端，字母上面的反號表示低電有效，即端為低電平時(shí)表示有信號、為高電平時(shí)表示無信號；Q和既表示觸發(fā)器的狀態(tài)，又是兩個(gè)互補(bǔ)的信號輸出端。圖4-1（b）所示為基本RS觸發(fā)器的邏輯符號圖，方框下面輸入端的小圓圈表示低電平有效，這是一種約定，只有當(dāng)所加信號的實(shí)際電壓為低電平時(shí)才表示有信號，否則就是無信號。方框上面的兩個(gè)輸出端，一個(gè)無小圓圈，為Q

端；一個(gè)有小圓圈，為端。在正常工作情況下，兩者狀態(tài)是互補(bǔ)的。即一個(gè)為高電平另一個(gè)就是低電平，反之亦然。（1）當(dāng)時(shí)，稱為觸發(fā)器的1狀態(tài)。（2）當(dāng)

時(shí)，稱為觸發(fā)器的0狀態(tài)。4.2.2基本RS觸發(fā)器的邏輯功能如表4-1所示為基本RS觸發(fā)器的特性表（邏輯功能表），其中新的穩(wěn)定狀態(tài)Qn+1不僅與輸入信號有關(guān)，而且與觸發(fā)器接收輸入信號前的原狀態(tài)Qn有關(guān)。表4-1“與非門”組成的基本RS觸發(fā)器特性表表4-1（續(xù)）（1）當(dāng)時(shí)，輸出端稱為直接復(fù)位端。（2）當(dāng)時(shí)，輸出

端稱為直接置位端。01同步RS觸發(fā)器4.3同步觸發(fā)器02同步D觸發(fā)器03同步觸發(fā)器存在的問題——空翻4.3.1同步RS觸發(fā)器如圖4-2所示為同步RS觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-2同步RS觸發(fā)器與基本RS觸發(fā)器相比，同步RS觸發(fā)器增加了時(shí)鐘控制端口，以實(shí)現(xiàn)對觸發(fā)器狀態(tài)轉(zhuǎn)換的時(shí)間控制。由圖4-2（a）可知，該電路由兩個(gè)部分組成，一個(gè)是由與非門G1，G2

組成的基本觸發(fā)器；另一個(gè)是在基本觸發(fā)器的基礎(chǔ)上多加兩個(gè)與非門G3，G4

組成的輸入控制電路。其中G3，G4

，是由時(shí)鐘脈沖CP控制的，具有時(shí)鐘脈沖控制的觸發(fā)器又稱為時(shí)鐘觸發(fā)器。圖4-2（a）所示的時(shí)鐘脈沖為高電平有效，即觸發(fā)器在CP=1

期間接收輸入信號，在CP=0時(shí)狀態(tài)保持不變。1．同步RS觸發(fā)器的邏輯功能（1）當(dāng)CP=0時(shí)，G3

和G4被封鎖，不管R端和S端的信號如何變化，輸出都為1，觸發(fā)器保持原狀態(tài)不變，即。（2）當(dāng)CP=1

時(shí)，G3和G4

解除封鎖，R，S端的輸入信號才能通過由G1

和G2組成的基本RS觸發(fā)器，使?fàn)顟B(tài)發(fā)生翻轉(zhuǎn)。如表4-2所示為同步RS觸發(fā)器的特性表。表4-2同步RS觸發(fā)器特性表根據(jù)同步RS觸發(fā)器的特性表，用卡諾圖化簡法可寫出輸出次態(tài)Qn+1的表達(dá)式為2．同步RS觸發(fā)器的特性方程由于時(shí)，觸發(fā)器的狀態(tài)不定，所以同步RS觸發(fā)器的特性方程為3．同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖4-3所示為同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。其中，圖中的兩個(gè)圓圈代表觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)，箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭線旁標(biāo)注的數(shù)字為輸入信號R，S的值。圖4-3同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖由圖4-3可知，當(dāng)要求觸發(fā)器由0狀態(tài)轉(zhuǎn)換到1狀態(tài)時(shí)，可以使輸入信號取

，則觸發(fā)器就會從原態(tài)翻轉(zhuǎn)成現(xiàn)態(tài)。4.3.2同步D觸發(fā)器如圖4-4所示為同步D觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-4同步D觸發(fā)器1．同步D觸發(fā)器的邏輯功能（1）當(dāng)CP=0時(shí)，G3和G4被封鎖，觸發(fā)器保持原狀態(tài)不變，輸出都為1，不受D端輸入信號的控制。（2）當(dāng)CP=1時(shí)，G3和G4解除封鎖，可接收D端的輸入信號。若D=0，觸發(fā)器翻轉(zhuǎn)到0狀態(tài)，則Q=0；若D=1，觸發(fā)器翻轉(zhuǎn)到1狀態(tài)，則Q=1。由上述分析可知，在CP作用下，同步D觸發(fā)器狀態(tài)的變化僅取決于D端的輸入信號，而與觸發(fā)器的現(xiàn)態(tài)無關(guān)。如表4-3所示為同步D觸發(fā)器的特性表。表4-3同步D觸發(fā)器的特性表同步D觸發(fā)器受時(shí)鐘電平控制，高電平有效。在CP=1期間接收輸入信號；在CP=0時(shí)狀態(tài)保持。當(dāng)CP由0變?yōu)?時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)到和D的狀態(tài)一致；當(dāng)CP由1變?yōu)?時(shí)，觸發(fā)器狀態(tài)保持原態(tài)不變。根據(jù)同步D觸發(fā)器的特性表，用卡諾圖化簡法可得同步D觸發(fā)器的特性方程為2．同步D觸發(fā)器的特性方程由于同步D觸發(fā)器是在同步RS觸發(fā)器基礎(chǔ)上轉(zhuǎn)換而來，因此其特性方程也可寫為化簡后可得如圖4-5所示，根據(jù)同步D觸發(fā)器的特性表，可得到同步D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。3．同步D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖圖4-5同步D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖4.3.3同步觸發(fā)器存在的問題—空翻如圖4-6（b）所示，在CP=1期間，同步D觸發(fā)器的觸發(fā)引導(dǎo)門是開放的，觸發(fā)器可以接收輸入信號而翻轉(zhuǎn)，所以在CP=1期間，如果輸入信號發(fā)生多次變化，觸發(fā)器的狀態(tài)也會發(fā)生相應(yīng)的改變。這種在CP=1期間，由于輸入信號變化而引起的觸發(fā)器翻轉(zhuǎn)多于一次的現(xiàn)象，稱為觸發(fā)器的空翻現(xiàn)象。（a）同步RS觸發(fā)器的空翻波形

（b）同步D觸發(fā)器的空翻波形圖4-6同步觸發(fā)器的空翻波形由于同步觸發(fā)器存在空翻問題，其應(yīng)用范圍也就受到了限制，一般不能用來構(gòu)成移位計(jì)時(shí)器和計(jì)數(shù)器，因?yàn)樵谶@些部件中，當(dāng)CP=1時(shí)，不可避免地會使觸發(fā)器的輸入信號發(fā)生變化，從而出現(xiàn)空翻，使這些部件不能按時(shí)鐘脈沖的節(jié)拍正常工作。同時(shí)，同步觸發(fā)器在CP=1期間，如果遇到一定強(qiáng)度的正向脈沖干擾，使S，R

或D信號發(fā)生變化時(shí)，也會引起空翻現(xiàn)象，所以它的抗干擾能力也較差。03T觸發(fā)器02主從JK觸發(fā)器4.4主從觸發(fā)器01主從RS觸發(fā)器4.4.1主從RS觸發(fā)器如圖4-7所示為主從RS觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-7主從RS觸發(fā)器1．主從RS觸發(fā)器的邏輯功能（1）當(dāng)CP=0時(shí)，，從觸發(fā)器被封鎖，保持原狀態(tài)不變。此時(shí)，G7

和G8打開，主觸發(fā)器工作，接收R和S端的輸入信號。（2）當(dāng)CP由1躍變到0時(shí)，即。主觸發(fā)器被封鎖，輸入信號R，S不再影響主觸發(fā)器的狀態(tài)。此時(shí)，由于，G3

和G4打開，從觸發(fā)器接收主觸發(fā)器輸出端的狀態(tài)。由上述分析可知，主從觸發(fā)器的翻轉(zhuǎn)是在CP由1變0時(shí)刻（CP下降沿）發(fā)生的，CP一旦變?yōu)?后，主觸發(fā)器被封鎖，其狀態(tài)不再受R，S影響，故主從觸發(fā)器對輸入信號的敏感時(shí)間大大縮短，只在CP由1變0的時(shí)刻觸發(fā)翻轉(zhuǎn)，因此不會有空翻現(xiàn)象。如表4-4所示為主從RS觸發(fā)器的特性表。表4-4主從RS觸發(fā)器的特性表（CP下降沿觸發(fā)）2．主從RS觸發(fā)器的要點(diǎn)歸納（1）主從RS觸發(fā)器的邏輯功能和同步RS觸發(fā)器相同，因此它們的特性表、特性方程、狀態(tài)轉(zhuǎn)換圖也一樣。（2）時(shí)鐘脈沖邊沿控制，下降沿觸發(fā)。（3）主從RS觸發(fā)器的兩個(gè)觸發(fā)器交替工作，總是只能一個(gè)導(dǎo)通，所以觸發(fā)器的輸入信號R，S無法直接影響輸出端的狀態(tài)，在一個(gè)CP脈沖的作用周期內(nèi)，觸發(fā)器的狀態(tài)只能翻轉(zhuǎn)一次，所以解決了觸發(fā)器空翻這一問題。（4）輸入信號R，S之間仍有約束。4.4.2主從JK觸發(fā)器如圖4-8所示為主從JK觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-8主從JK觸發(fā)器（1）當(dāng)時(shí)鐘脈沖CP到來時(shí)，主觸發(fā)器在CP的上升沿（高電平）接收輸入信號，并暫存到主觸發(fā)器中，此時(shí)從觸發(fā)器被封鎖，保持原來的狀態(tài)不變。（2）在時(shí)鐘脈沖CP的下降沿，主觸發(fā)器開始被封鎖，不受輸入信號變化的影響，保持原來的狀態(tài)不變，主觸發(fā)器狀態(tài)傳送到從觸發(fā)器，使整個(gè)觸發(fā)器翻轉(zhuǎn)到新的狀態(tài)。1．主從JK觸發(fā)器的邏輯功能由以上分析可知，主從JK觸發(fā)器在一個(gè)時(shí)鐘脈沖CP作用下，使從觸發(fā)器的狀態(tài)最多改變一次，即整個(gè)觸發(fā)器的狀態(tài)更新是在CP的下降沿發(fā)生的，因而克服了空翻現(xiàn)象。如表4-5所示為主從JK觸發(fā)器的特性表。表4-5主從JK觸發(fā)器的特性表（CP下降沿觸發(fā)）由上表可知，主從JK觸發(fā)器與主從RS觸發(fā)器的邏輯功能基本相同，但JK觸發(fā)器沒有約束條件，且當(dāng)時(shí)，每輸入一個(gè)時(shí)鐘脈沖后，觸發(fā)器都向相反的狀態(tài)翻轉(zhuǎn)一次。2．主從JK觸發(fā)器的特性方程根據(jù)主從JK觸發(fā)器的特性表，用卡諾圖化簡法可得主從JK觸發(fā)器的特性方程為比較圖4-2與圖4-8可知，主從JK觸發(fā)器可在主從RS觸發(fā)器基礎(chǔ)上轉(zhuǎn)換得來，即用J替換S、用K替換R，同時(shí)在J端接入、在K端接入，因此其特性方程也可寫為化簡后可得（1）時(shí)鐘脈沖邊沿控制，下降沿觸發(fā)。（2）輸入信號J，K之間無約束條件。（3）觸發(fā)器不存在空翻現(xiàn)象。（4）輸入條件決定的新狀態(tài)與原狀態(tài)一致時(shí)，觸發(fā)器的狀態(tài)不隨CP的到來而翻轉(zhuǎn)。（5）在CP=1期間，如果輸入信號的狀態(tài)沒有改變，判斷觸發(fā)器次態(tài)的依據(jù)是時(shí)鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。3．主從JK觸發(fā)器的要點(diǎn)歸納例4.4.1如圖4-9所示為某主從JK觸發(fā)器的輸入波形圖，設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，畫出輸出的波形圖。圖4-9例4.4.1的波形圖根據(jù)主從JK觸發(fā)器的要點(diǎn)歸納可知：只有在時(shí)鐘脈沖的下降沿，JK觸發(fā)器才會觸發(fā)，且按以下條件發(fā)生狀態(tài)變化。解：（1）當(dāng)時(shí)，Q保持原狀態(tài)。（2）當(dāng)時(shí)，Q與J狀態(tài)相同。（3）當(dāng)時(shí)，Q狀態(tài)發(fā)生翻轉(zhuǎn)。在研究主從觸發(fā)器時(shí)，一般要求CP=1期間輸入信號保持不變。主從結(jié)構(gòu)觸發(fā)器的狀態(tài)翻轉(zhuǎn)一般分為兩步動作：CP=1期間，主觸發(fā)器接收輸入信號；CP下降沿到來時(shí)從觸發(fā)器按主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。也就是說，CP=1期間，輸入狀態(tài)的改變應(yīng)該影響主觸發(fā)器的狀態(tài)，從而在CP下降沿到來時(shí)影響從觸發(fā)器的狀態(tài)。而事實(shí)上，主從結(jié)構(gòu)的JK觸發(fā)器在CP=1期間，主觸發(fā)器只能翻轉(zhuǎn)一次，而且無論J，K的狀態(tài)如何改變，觸發(fā)器的輸出狀態(tài)也不可能再變化回來，這一現(xiàn)象稱為主從JK觸發(fā)器的一次變化問題。4．主從JK觸發(fā)器的一次變化問題圖4-8（a）中，假設(shè)JK觸發(fā)器的主觸發(fā)器和從觸發(fā)器現(xiàn)態(tài)為0，如果在CP=1期間，輸入信號J發(fā)生由0變?yōu)?的暫時(shí)變化時(shí)，則門G8因輸入均為高電平而輸出低電平，使主觸發(fā)器的狀態(tài)被置為1。此時(shí)，若輸入信號又恢復(fù)為的狀態(tài)，但因門G8被Qn的低電平封鎖，故觸發(fā)器無法恢復(fù)成0狀態(tài)。當(dāng)CP下降沿到來時(shí)，從觸發(fā)器按照主觸發(fā)器的狀態(tài)被置為1。根據(jù)主從JK觸發(fā)器的特性表，當(dāng)時(shí)，Q

與J狀態(tài)相同，應(yīng)為0，發(fā)生輸出邏輯錯(cuò)誤。同理，若JK觸發(fā)器的主觸發(fā)器和從觸發(fā)器現(xiàn)態(tài)為1，如果在CP=1期間，輸入信號K發(fā)生由0變?yōu)?的暫時(shí)變化時(shí)，門G7因輸入均為高電平而輸出低電平，使主觸發(fā)器的狀態(tài)被置為0，無法恢復(fù)成1狀態(tài)。當(dāng)CP下降沿到來時(shí)，從觸發(fā)器按照主觸發(fā)器的狀態(tài)被置為0。根據(jù)主從JK觸發(fā)器的特性表，當(dāng)時(shí)，保持原狀態(tài)，應(yīng)為1，發(fā)生輸出邏輯錯(cuò)誤。（1）在CP=1期間，要求輸入信號必須保持不變。（2）要求CP信號為窄脈沖觸發(fā)，避免干擾信號的混入，從而提高主從JK觸發(fā)器的抗干擾能力，保證觸發(fā)器輸出邏輯的正確性。要解決這一問題一般可以從以下兩個(gè)方面入手。

如圖4-10所示為主從JK觸發(fā)器的一次變化波形。圖4-10主從JK觸發(fā)器一次變化波形4.4.3T觸發(fā)器如圖4-11所示為T觸發(fā)器的電路結(jié)構(gòu)及邏輯符號圖。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-11T觸發(fā)器1．T觸發(fā)器的邏輯功能如表4-6所示為T觸發(fā)器的特性表。表4-6T觸發(fā)器的特性表2．T觸發(fā)器的特性方程由前文可知，T觸發(fā)器可由主從JK觸發(fā)器轉(zhuǎn)換得來，即

，因此其特性方程可寫為化簡后可得3．T觸發(fā)器的要點(diǎn)歸納（1）T觸發(fā)器只有一個(gè)控制端，可由主從JK觸發(fā)器的J和K端連成T端得到。（2）輸入信號無約束條件。（3）觸發(fā)器不存在空翻現(xiàn)象。（4）如果將T觸發(fā)器的輸入端設(shè)為1，就構(gòu)成了觸發(fā)器，此時(shí)每來一個(gè)CP脈沖，觸發(fā)器的狀態(tài)都會翻轉(zhuǎn)，因此觸發(fā)器可作為計(jì)數(shù)器使用。03利用傳輸延遲時(shí)間的邊沿JK觸發(fā)器02CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器4.5邊沿觸發(fā)器01維持—阻塞邊沿D觸發(fā)器4.5.1維持—阻塞邊沿D觸發(fā)器如圖4-12所示為D觸發(fā)器的電路結(jié)構(gòu)。（a）同步D觸發(fā)器

（b）維持—阻塞邊沿D觸發(fā)器圖4-12D觸發(fā)器的邏輯電路圖在同步RS觸發(fā)器的基礎(chǔ)上加兩個(gè)門G5和G6，將輸入信號D變成互補(bǔ)的兩個(gè)信號分別輸送給R，S端，即

，如圖4-12（a）所示，也可以構(gòu)成同步D觸發(fā)器。很容易驗(yàn)證，該電路滿足D觸發(fā)器的邏輯功能，但有同步觸發(fā)器的空翻現(xiàn)象。為了克服空翻，并具有邊沿觸發(fā)器的特性，在圖4-12（a）電路的基礎(chǔ)上引入三根反饋線L1，L2，L3

，就可以得到如圖4-12（b）所示的維持—阻塞邊沿D觸發(fā)器。1．維持—阻塞邊沿D觸發(fā)器的邏輯功能當(dāng)時(shí)，G3和G4被封鎖，，

G1

和G2組成的基本RS觸發(fā)器保持原狀態(tài)不變，分和兩種情況對觸發(fā)器的工作原理進(jìn)行分析。（1）若輸入，則輸入全為1，輸出，使

。當(dāng)CP由0變1時(shí)，輸入全為1，輸出Q=4，使Q翻轉(zhuǎn)為1，

翻轉(zhuǎn)為0，完成了使觸發(fā)器翻轉(zhuǎn)為1狀態(tài)的全過程。同時(shí)，一旦Q4變?yōu)?，通過反饋線G6封鎖了門，這時(shí)如果D信號由1變?yōu)?，只會影響G5的輸出，不會影響G6的輸出，維持了觸發(fā)器的1狀態(tài)，因此稱線為置1維持線。同理，Q4變0后，通過反饋線L2也封鎖了G3門，從而阻塞了置0通路，故稱L2線為置0阻塞線。（2）若輸入，G5被封鎖，，則G6輸入全1，輸出。當(dāng)CP由0變1時(shí)，G3輸入全1，輸出，使翻轉(zhuǎn)為1，

Q翻轉(zhuǎn)為0，完成了使觸發(fā)器翻轉(zhuǎn)為0狀態(tài)的全過程。同時(shí)，一旦Q3變?yōu)?，通過反饋線L3封鎖了G5門，這時(shí)無論D信號再怎么變化，也不會影響G5的輸出，從而維持了觸發(fā)器的0狀態(tài)，因此稱L3線為置0維持線。（1）維持—阻塞邊沿D觸發(fā)器的邏輯功能和同步D觸發(fā)器相同，因此它們的特性表、特性方程、狀態(tài)轉(zhuǎn)換圖也一樣。（2）時(shí)鐘脈沖邊沿控制，上升沿觸發(fā)。2．維持—阻塞邊沿D觸發(fā)器的要點(diǎn)歸納例4.5.1如圖4-13所示為維持—阻塞D觸發(fā)器的輸入波形，設(shè)觸發(fā)器的初始狀態(tài)為0，畫出輸出Q的波形圖。圖4-13例4.5.1的波形圖由于是邊沿觸發(fā)器，在波形圖時(shí)，應(yīng)注意以下兩點(diǎn)。解：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的觸發(fā)沿（這里是上升沿）。（2）判斷觸發(fā)器次態(tài)的依據(jù)是時(shí)鐘脈沖觸發(fā)沿前一瞬間（這里是上升沿前一瞬間）輸入端的狀態(tài)。根據(jù)D觸發(fā)器的功能表或特性方程或狀態(tài)轉(zhuǎn)換圖可畫出輸出端Q的波形圖。3．觸發(fā)器的直接置0和置1端如圖4-14所示為帶有和端的維持—阻塞D觸發(fā)器，其中RD為直接置0端，SD為直接置1端。（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-14帶有和端的維持—阻塞D觸發(fā)器圖4-15CMOS主從結(jié)構(gòu)的邊沿D觸發(fā)器如圖4-15所示為CMOS邏輯門和CMOS傳輸門組成的主從D觸發(fā)器，其中G1，

G2

和TG1，TG2組成主觸發(fā)器，

G3，

G4

和TG3，

TG4

組成從觸發(fā)器。CP和為互補(bǔ)的時(shí)鐘脈沖。4.5.2CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器1．CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器的邏輯功能（1）當(dāng)CP由0變?yōu)?時(shí)，變?yōu)?，此時(shí)TG1開通、

TG2

關(guān)閉，主觸發(fā)器接收輸入端D的信號。設(shè)，經(jīng)TG1

傳到G1的輸入端，使

。同時(shí)，

TG3

關(guān)閉，切斷了主、從兩個(gè)觸發(fā)器間的聯(lián)系，

TG4開通，從觸發(fā)器保持原狀態(tài)不變。（2）當(dāng)CP由1變?yōu)?時(shí)，變?yōu)?，此時(shí)TG1關(guān)閉，切斷了D信號與主觸發(fā)器的聯(lián)系，使D信號不再影響觸發(fā)器的狀態(tài)；而TG2開通，將G1的輸入端與G2的輸出端連通，使主觸發(fā)器保持原狀態(tài)不變。與此同時(shí)，

TG3

開通、

TG4關(guān)閉，將主觸發(fā)器的狀態(tài)送入從觸發(fā)器，使，經(jīng)G3反相后，輸出。至此完成了整個(gè)觸發(fā)翻轉(zhuǎn)的全過程。2．CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器的要點(diǎn)歸納（1）CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器的邏輯功能和同步D觸發(fā)器相同，因此它們的特性表、特性方程、狀態(tài)轉(zhuǎn)換圖也一樣。（2）時(shí)鐘脈沖邊沿控制，下降沿觸發(fā)。（3）如果將傳輸門的控制信號CP和互換，可使觸發(fā)器變?yōu)镃P上升沿觸發(fā)。（4）集成的CMOS邊沿D觸發(fā)器一般也具有直接置0端和直接置1端，但該電路的RD和SD

端都為高電平有效。如圖4-16所示為帶有RD

和SD端的CMOS邊沿D觸發(fā)器。（a）電路結(jié)構(gòu)（b）邏輯符號圖4-16帶有RD和SD端的CMOS邊沿D觸發(fā)器如圖4-17所示為具有傳輸延遲時(shí)間的邊沿JK觸發(fā)器的電路結(jié)構(gòu)和邏輯符號。4.5.3利用傳輸延遲時(shí)間的邊沿JK觸發(fā)器（a）電路結(jié)構(gòu)

（b）邏輯符號圖4-17具有傳輸延遲時(shí)間的邊沿JK觸發(fā)器1．邊沿JK觸發(fā)器的邏輯功能（1）在CP=0期間，因CP為低電平，G7

和G8的輸出均為1，J和K輸入端信號對觸發(fā)器的輸出沒有影響。（2）在