電子技術(shù)基礎(chǔ)項(xiàng)目化教程 第2版 課件 項(xiàng)目八 時(shí)序邏輯電路的設(shè)計(jì)

8.1項(xiàng)目分析1.項(xiàng)目?jī)?nèi)容3.能力要求下頁總目錄2.知識(shí)點(diǎn)

前面討論的組合邏輯電路的輸出沒有記憶功能，其輸出狀態(tài)只取決于輸入信號(hào)是否存在，當(dāng)去掉輸入信號(hào)后，相應(yīng)的輸出也隨之消失。如果在組合電路中加入具有記憶功能的電路——雙穩(wěn)態(tài)觸發(fā)器，電路的輸出就不僅和當(dāng)時(shí)的輸入有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，這樣的電路稱為時(shí)序電路。1.項(xiàng)目?jī)?nèi)容

本項(xiàng)目將討論觸發(fā)器、計(jì)數(shù)器、寄存器、555定時(shí)器的應(yīng)用，以及時(shí)序電路的分析與設(shè)計(jì)方法。8.1項(xiàng)目分析下頁首頁上頁2.知識(shí)點(diǎn)

①掌握觸發(fā)器的構(gòu)成、邏輯功能和工作波形；

②掌握計(jì)數(shù)器的構(gòu)成和邏輯功能；

③掌握寄存器的構(gòu)成和邏輯功能；

④掌握時(shí)序邏輯電路的分析方法。3.能力要求

①具有分析時(shí)序邏輯電路的能力；

②具有設(shè)計(jì)時(shí)序邏輯電路的能力；

③具有檢查和排除數(shù)字系統(tǒng)一般故障的能力。下頁上頁首頁8.2相關(guān)知識(shí)8.2.1觸發(fā)器8.2.2計(jì)數(shù)器8.2.3寄存器總目錄下頁8.2.4555定時(shí)器8.2相關(guān)知識(shí)8.2.1觸發(fā)器總目錄下頁1.基本RS觸發(fā)器

（1）基本RS觸發(fā)器的組成

基本RS觸發(fā)器是集成觸發(fā)器的基本單元電路，可以用兩個(gè)與非門或兩個(gè)或非門交叉反饋組成。由與非門構(gòu)成的基本RS觸發(fā)器其電路和邏輯符號(hào)如圖8-1所示。

8.2.1觸發(fā)器下頁上頁首頁

圖8-1中

、

為觸發(fā)器的異步輸入端，

、

為觸發(fā)器的輸出端，正常情況下，這兩個(gè)輸出端信號(hào)必須互補(bǔ)，否則會(huì)出現(xiàn)邏輯錯(cuò)誤。通常規(guī)定

端的狀態(tài)決定觸發(fā)器的狀態(tài)。即Q=1（=0）稱觸發(fā)器為1狀態(tài)，簡(jiǎn)稱1態(tài)；Q=0（=1）稱觸發(fā)器為0狀態(tài)，簡(jiǎn)稱0態(tài)。

當(dāng)=0，=1時(shí)，=1，所以

稱為置1端（或置位端）；

當(dāng)=0，=1時(shí)，=0，所以

稱為置0端（或復(fù)位端）。下頁上頁首頁

其中

、

上面的非號(hào)及邏輯符號(hào)上輸入端的小圓圈表示輸入端是以低電平有效觸發(fā)信號(hào)的，即僅當(dāng)?shù)碗娖接行ё饔糜谶m當(dāng)?shù)妮斎攵?，觸發(fā)器才會(huì)翻轉(zhuǎn)。根據(jù)上述分析結(jié)果，可以分別列出用與非門的基本RS觸發(fā)器的真值表如表8-1所示。下頁上頁首頁表8-1基本R-S狀態(tài)真值表QnQn+1000－100－001010100101110101101111

（2）基本R-S觸發(fā)器工作過程

一般原狀態(tài)用Qn表示，新狀態(tài)用Qn+1表示，因?yàn)榛居|發(fā)器有兩個(gè)輸入信號(hào)，因此有四種不同的組合作為輸入，下面分別討論。下頁上頁首頁1）==1a.設(shè)原狀態(tài)Qn=0（

n=1）

當(dāng)==1輸入時(shí)，Qn=0把D2門封鎖，使

n+1=1；而

n+1=1和=1作D1門輸入，使D1門打開輸出為0，即Qn+1=0。b.設(shè)原狀態(tài)Qn=1（

n=0）

當(dāng)==1輸入時(shí)，

n=0把D1門封鎖，使Qn+1=1；而

n+1和=1使D2門輸出為0，即Qn+1=1。

綜上所述可知：在==1作用下，新狀態(tài)總是和原狀態(tài)保持一致，這種觸發(fā)器邏輯功能稱為保持功能。下頁上頁首頁2)=1，=0a.設(shè)原狀態(tài)Qn=0（

n=1）

在=1，=0作用下，=0仍把D1門封鎖，輸出Qn+1=1，Qn+1=1和=1共同作用使D2門輸出

n+1=0。b.設(shè)原狀態(tài)Qn=1（

n=0）

在=1，=0作用下，=0仍把D1門封鎖，輸出Qn+1=1，

n+1=0。

綜上所述，無論原狀態(tài)如何，只要在=1，=0輸入下，新的狀態(tài)都變成1態(tài)，這種邏輯稱為置1功能。下頁上頁首頁3)=0，=1

由于電路的對(duì)稱性，與=1，=0這種輸入分析相反，無論原狀態(tài)是1還是0，在=0，=1作用下，新狀態(tài)變?yōu)?態(tài)，這種功能稱為置0功能。4)=0，=0

當(dāng)==0輸入下，D1門、D2門均被封鎖，Qn+1和

n+1均置成1，破壞了正常的互補(bǔ)邏輯關(guān)系。尤其是當(dāng)

Qn+1和

n+1同時(shí)由0跳到1時(shí)，輸出狀態(tài)到底1態(tài)還是0態(tài)就不能確定，因此這種輸入情況是不允許出現(xiàn)的。下頁上頁首頁

（3）基本R-S觸發(fā)器的功能描述方法

以上分析了基本R-S觸發(fā)器工作過程，現(xiàn)總結(jié)如下：1）狀態(tài)真值表及簡(jiǎn)明真值表

狀態(tài)真值表是反映在輸入信號(hào)作用下輸出狀態(tài)如何改變的一種表格?；綬-S觸發(fā)器狀態(tài)真值表如表8-1所示，有時(shí)把表8-1改寫成簡(jiǎn)明真值表，如表8-2所示。下頁上頁首頁2）特征方程

特征方程是表8-1的數(shù)學(xué)表達(dá)方式，考慮==0輸入時(shí)會(huì)帶來輸出狀態(tài)不定的影響，故由表8-1寫出Qn+1表達(dá)式時(shí)，應(yīng)該嚴(yán)禁這種輸入。即：

Qn+1=S+Qn

+=1下頁上頁首頁3）激勵(lì)表及激勵(lì)圖

如果要求從一種狀態(tài)到另外一種狀態(tài)，那么應(yīng)該有什么樣的輸入組合才能做到呢？激勵(lì)表（圖）解決了這個(gè)問題，基本R-S觸發(fā)器激勵(lì)表如表8-3所示，圖8-2所示的是直觀的激勵(lì)圖。Qn→Qn+1

0

0×

10

11

01

00

11

11

×表8-3基本R-S觸發(fā)器激勵(lì)表圖8-2基本R-S觸發(fā)器激勵(lì)圖下頁上頁首頁4）時(shí)序圖

時(shí)序圖是用高低電平反映觸發(fā)器的邏輯功能的波形圖，它比較直觀，而且可用示波器驗(yàn)證。圖8-3列出了基本R-S觸發(fā)器的時(shí)序圖。從圖中可以看出，當(dāng)==0時(shí)，Q與

功能紊亂，但電平仍然存在；當(dāng)

和

同時(shí)由0跳到1時(shí)，狀態(tài)出現(xiàn)不定。圖8-3基本R-S觸發(fā)器時(shí)序圖2.同步RS觸發(fā)器

在基本RS觸發(fā)器中，只要有

、

輸入，輸出就有動(dòng)作，其輸出狀態(tài)也隨之改變。因而它在實(shí)際應(yīng)用中受到一定限制。因此人們想到了利用傳輸門控制輸入信號(hào)，只有當(dāng)打開傳輸門的控制信號(hào)到來后，輸入信號(hào)才能加到觸發(fā)器輸入端；否則，輸入信號(hào)不能加在觸發(fā)器輸入端。這種結(jié)構(gòu)的觸發(fā)器稱為同步觸發(fā)器，也稱作鐘控觸發(fā)器。

（1）同步RS觸發(fā)器的結(jié)構(gòu)

圖8-4（a）所示是鐘控RS觸發(fā)器的邏輯圖。D1門和D2門構(gòu)成基本RS觸發(fā)器，D3門和D4門構(gòu)成導(dǎo)引門，導(dǎo)引門打開與否取決于同步控制信號(hào)CP（簡(jiǎn)稱脈沖信號(hào)）。當(dāng)CP=0時(shí)，導(dǎo)引門關(guān)閉；當(dāng)CP=1時(shí)，S和R作用于觸發(fā)器，輸出狀態(tài)將隨輸入信號(hào)而變化。圖8-4（b）所示是同步RS觸發(fā)器符號(hào)。符號(hào)中“∧”表示時(shí)鐘CP輸入端，

、

是異步輸入端，不受CP影響。圖8-4同步RS觸發(fā)器的電路

結(jié)構(gòu)及邏輯符號(hào)

（2）同步RS觸發(fā)器工作過程

同步RS觸發(fā)器的動(dòng)作是受CP脈沖信號(hào)控制，由圖8-4（a）可知：

當(dāng)CP=0，D3D4導(dǎo)引門關(guān)閉，輸入信號(hào)S、R不能通過導(dǎo)引門，導(dǎo)引門輸出均為1，由基本R-S觸發(fā)器原理可知，輸出應(yīng)保持原狀態(tài)，即：Qn+1=Qn

當(dāng)CP=1時(shí)，D3D4導(dǎo)引門開啟，S、R端的輸入信號(hào)可以通過D3D4導(dǎo)引門送入D1D2構(gòu)成的基本RS觸發(fā)器的輸入端，控制其輸出狀態(tài)。下面分析當(dāng)==1時(shí)，改變同步RS觸發(fā)器輸入狀態(tài)時(shí)的輸出狀態(tài)。下頁上頁首頁a.當(dāng)S=0，R=0時(shí)，送入D1、D2門電路輸入端均為高電平，基本RS觸發(fā)器的狀態(tài)保持不變；b.當(dāng)S=0，R=1時(shí)，送入D1

為高電平，送入D2門電路輸入端為低電平，基本RS觸發(fā)器的狀態(tài)為0狀態(tài)，即同步RS觸發(fā)器置0；c.當(dāng)S=1，R=0時(shí)，送入D1

為低電平，送入D2門電路輸入端為高電平，基本RS觸發(fā)器的狀態(tài)為1狀態(tài)，即同步RS觸發(fā)器置1；d.當(dāng)S=1，R=1時(shí)，送入D1

、D2門電路輸入端為低電平，基本RS觸發(fā)器的狀態(tài)為不定狀態(tài)，即同步RS觸發(fā)器輸入端不能同時(shí)為高電平，必須確保RS=0的約束條件。下頁上頁首頁

（3）同步RS觸發(fā)器的功能描述方法1）狀態(tài)真值表及簡(jiǎn)明真值表

同步RS觸發(fā)器的狀態(tài)真值表如表8-4所示，表8-5是其簡(jiǎn)明真值表。QnRSQn+1功能00010001保持00110111置“1”01011000置“0”011111－－不定RSQn+100011011Qn10－表8-4同步RS觸發(fā)器狀態(tài)真值表表8-5簡(jiǎn)明真值表2）特征方程

由表8-4求出同步RS觸發(fā)器特征方程，考慮R=S=1輸入時(shí)，會(huì)帶來輸出狀態(tài)紊亂，故應(yīng)該嚴(yán)禁這種輸入，即：Qn+1=S+QnS·R=0（約束條件）下頁上頁首頁3）激勵(lì)表及激勵(lì)圖

同步RS觸發(fā)器的激勵(lì)表如表8-6所示，激勵(lì)圖如圖8-5所示。下頁上頁首頁Qn→Qn+1

0

0×

10

11

01

00

11

11

×表8-6同步RS激勵(lì)表

圖8-5激勵(lì)圖4）時(shí)序圖同步RS觸發(fā)器的時(shí)序圖，如圖8-6所示。下頁上頁首頁圖8-6同步RS觸發(fā)器時(shí)序圖3.主從觸發(fā)器

主從觸發(fā)器是克服空翻現(xiàn)象的一種電路，它的示意圖如圖8-7所示。主觸發(fā)器接收外加信號(hào)，它的輸出作為從觸發(fā)器的輸入，而從觸發(fā)器的輸出則作為整個(gè)觸發(fā)器的最終輸出。主從觸發(fā)器均是鐘控觸發(fā)器，因此它們工作與否取決于CP信號(hào)。圖8-7主從觸發(fā)器示意圖

當(dāng)CP由0跳變到1期間，打開主觸發(fā)器的導(dǎo)引門，同時(shí)關(guān)閉從觸發(fā)器導(dǎo)引門。主觸發(fā)器接收外加信號(hào)，它的輸出只能在從觸發(fā)器門口等待。由于從觸發(fā)器此時(shí)被關(guān)閉，故輸出沒有變化。下頁上頁首頁

當(dāng)CP由1跳變到0期間，關(guān)閉主觸發(fā)器的導(dǎo)引門，拒絕接收外加信號(hào)，主觸發(fā)器的輸出不變。但此時(shí)從觸發(fā)器的導(dǎo)引門卻被打開，原等在門口的信號(hào)（主觸發(fā)器的輸出）確定了從觸發(fā)器的輸出，即整個(gè)觸發(fā)器輸出狀態(tài)只在CP的下降沿時(shí)才能確定。

綜上所述，在一個(gè)完整的CP作用下，整個(gè)觸發(fā)器狀態(tài)只翻轉(zhuǎn)了一次，克服了空翻現(xiàn)象。下頁上頁首頁

（1）主從RS觸發(fā)器1）電路組成

圖8-8（a）所示電路是由兩個(gè)鐘控RS觸發(fā)器和一個(gè)非門組成的主從RS觸發(fā)器，其中D5～D8門組成了主觸發(fā)器，D1～D4門組成了從觸發(fā)器，CP信號(hào)除直接加到主觸發(fā)器外，還經(jīng)過D9門反相后加到從觸發(fā)器。圖8-8（b）是主從RS觸發(fā)器邏輯符號(hào)，符號(hào)中CP端小圈的含義表示下降沿觸發(fā)。2）主從RS觸發(fā)器工作過程a.當(dāng)CP由0跳變到1時(shí)（CP=1），=0，打開主觸發(fā)器導(dǎo)引門，D7門、D8門接收輸入信號(hào)，主觸發(fā)器輸出信號(hào)。=S+R·S=0

信號(hào)只能在從觸發(fā)器門口等待。由于從觸發(fā)器被關(guān)閉，輸出端仍保持原狀態(tài)。下頁上頁首頁b.CP由1跳回0時(shí)（CP=0），=1，主觸發(fā)器關(guān)閉，從觸發(fā)器打開，開始接收在CP=1期間等待在從觸發(fā)器門口的信號(hào)，從而更新了從觸發(fā)器的狀態(tài)，即有：Qn+1=S+QnS·R=0

主從RS觸發(fā)器的狀態(tài)真值表、簡(jiǎn)明真值表、特征方程與激勵(lì)表（激勵(lì)圖）與同步RS觸發(fā)器相同。下頁上頁首頁

（2）主從JK觸發(fā)器1）電路組成

主從JK觸發(fā)器如圖8-9（a）所示，它與主從RS觸發(fā)器比較，只要將主從R-S的Q和

反引到D7門、D8門的輸入端，并將S端改稱J端，R端改為K端，即變成主從JK觸發(fā)器。下頁上頁首頁圖8-9主從JK觸發(fā)器

大家知道，主從RS觸發(fā)器的R、S不能同時(shí)為1，否則輸出狀態(tài)可能會(huì)出現(xiàn)不定現(xiàn)象。如果采用了Q和

互補(bǔ)特點(diǎn)，把Q與

信號(hào)反引到輸入端，那么主觸發(fā)器導(dǎo)引門的輸出，在CP=1期間就不可能同時(shí)輸出1，避免了輸出狀態(tài)的不定。圖8-9（b）是JK觸發(fā)器的邏輯符號(hào)。下頁上頁首頁2）工作原理

當(dāng)CP=0時(shí)：主觸發(fā)器始終關(guān)閉，根本不接受外加信號(hào)，故輸出狀態(tài)肯定不會(huì)改變，即：

Qn+1=Qn

當(dāng)CP=1時(shí)：a.當(dāng)J=K=0時(shí)，它和CP=0作用完全一樣，輸出狀態(tài)不會(huì)改變，即具有保持功能。下頁上頁首頁b.當(dāng)J=0，K=1時(shí)，設(shè)原狀態(tài)Qn=1（=0），當(dāng)CP上跳到1時(shí)，打開主觸發(fā)器，接收J(rèn)=0，K=1信號(hào)，使=0（=1），在從觸發(fā)器門口等待；當(dāng)CP由1下降到0時(shí)，打開從觸發(fā)器接收

、

信號(hào)，使Qn+1==0，==1。又設(shè)原狀態(tài)Qn=0（=1），由于主觸發(fā)器的導(dǎo)引門始終被封鎖（J=0鎖住D7門，Qn=0封鎖D8門），故觸發(fā)器狀態(tài)不變Qn+1=0。通過以上分析可知，不論原狀態(tài)是1還是0，當(dāng)J=0，K=1輸入時(shí)，在CP作用下，最終狀態(tài)總是為0態(tài)，具有置0功能。下頁上頁首頁c.當(dāng)J=1，K=0時(shí)，與J=0，K=1正好相反，無論原狀態(tài)如何，當(dāng)J=1，K=0輸入時(shí)，在CP作用后，最終的狀態(tài)為1，具有“置1”功能。下頁上頁首頁d.當(dāng)J=1，K=1時(shí)，設(shè)原狀態(tài)Qn=0（=1），當(dāng)CP=1期間，D8門被Qn=0鎖住，R=1，D7門打開，S=0，主觸發(fā)器狀態(tài)為=1，=0，在從觸發(fā)器門口等待，當(dāng)CP下跳時(shí)，打開從觸發(fā)器，接收

=1，=0，使從觸發(fā)器狀態(tài)Qn+1=1。又設(shè)原狀態(tài)Qn=1（=0），當(dāng)CP=1期間，D7門被Qn=0鎖住，S=1，而D8門打開，R=0，主觸發(fā)器狀態(tài)=0，=1，待在從觸發(fā)器門口；當(dāng)CP下跳時(shí)，打開從觸發(fā)器，接收

=0，=1，信號(hào)，使從觸發(fā)器狀態(tài)Qn+1=0。

綜上分析可知道，當(dāng)輸入J=K=1，在CP作用下，新狀態(tài)總是和原狀態(tài)相反，這種功能稱為計(jì)數(shù)功能。下頁上頁首頁3）功能總結(jié)a.狀態(tài)真值表及簡(jiǎn)明真值表

主從JK觸發(fā)器狀態(tài)真值表如表8-7所示，簡(jiǎn)明真值表如表8-8所示。下頁上頁首頁QnJKQn+1功能00010001保持00110100置001011011置101111110計(jì)數(shù)表8-7JK觸發(fā)器狀態(tài)表J

KQn+10

00

1101

1Qn01表8-8JK簡(jiǎn)明真值表b.特征方程

由表8-7寫出主從JK觸發(fā)器的特征方程：

c.激勵(lì)表及激勵(lì)圖

激勵(lì)表如表8-9所示，圖8-10所示為JK觸發(fā)器的激勵(lì)圖。Qn→Qn+1JK0

00×0

11×1

0×11

1×0表8-9J-K觸發(fā)器激勵(lì)表圖8-10JK觸發(fā)器激勵(lì)圖d.時(shí)序圖

圖8-11是主從JK觸發(fā)器的時(shí)序圖。下頁上頁首頁圖8-11主從JK觸發(fā)器時(shí)序圖4.邊沿觸發(fā)器

邊沿觸發(fā)器只在時(shí)鐘脈沖信號(hào)CP邊沿到來時(shí)刻接受輸入信號(hào)，其次態(tài)僅取決于CP的上升沿或下降沿到來時(shí)刻輸入信號(hào)的狀態(tài)，而在CP變化前后，輸入信號(hào)狀態(tài)變化對(duì)觸發(fā)器的次態(tài)都不產(chǎn)生影響，從而提高了觸發(fā)器工作的可靠性和抗干擾能力。邊沿觸發(fā)器有上升沿觸發(fā)和下降沿觸發(fā)。下頁上頁首頁(1)邊沿型JK觸發(fā)器1）電路組成

邊沿型JK觸發(fā)器的邏輯圖如圖8-12（a）所示，它由兩個(gè)與或非門（門1、門2）構(gòu)成基本RS觸發(fā)器，門3和門4是基本R-S觸發(fā)器的導(dǎo)引門。

D、

D為異步輸入端，不受CP狀態(tài)的限制。圖8-12（b）是邊沿型JK觸發(fā)器的邏輯符號(hào)。

D、

D端的小圈表示低電平有效，CP端小圈表示CP下降沿觸發(fā)。圖8-12邊沿型J-K觸發(fā)器（74LS112）

邏輯圖及邏輯符號(hào)2）工作原理

正常時(shí)，

、

均為1，在CP=1期間，

，

，故狀態(tài)保持不變。其中，

，

。

當(dāng)CP下降沿到達(dá)時(shí)，由于D3、D4的平均延遲時(shí)間比基本RS觸發(fā)器的平均延遲時(shí)間長(zhǎng)，在觸發(fā)器狀態(tài)轉(zhuǎn)換完成之前，D3、D4的輸出S、R將保持不變。CP=0時(shí)，基本RS觸發(fā)器的特征方程：

同時(shí)D3、D4被CP=0封鎖，J、K的變化不會(huì)引起觸發(fā)器再發(fā)生狀態(tài)改變。下頁上頁首頁

通過上述分析，在CP=1期間，無論J、K取值怎樣變化，它只能影響導(dǎo)引電路的輸出，不能改變觸發(fā)器的狀態(tài)，只有當(dāng)CP下降沿到達(dá)時(shí)，觸發(fā)器狀態(tài)才會(huì)根據(jù)J、K、Qn的取值進(jìn)行狀態(tài)更新，獲得新狀態(tài)。

邊沿JK觸發(fā)器的功能和主從JK觸發(fā)器功能一樣。下頁上頁首頁(2)維持阻塞D觸發(fā)器1）電路組成

維持阻塞D觸發(fā)器邏輯電路如圖8-13（a）所示，圖8-13（b）所示是維持阻塞D觸發(fā)器的符號(hào)。下頁上頁首頁2）工作原理a.D=0時(shí)：

當(dāng)CP=0期間，D3和D4均關(guān)閉，因?yàn)镈=0，D6被封鎖，Y6=1，D5在Y6=Y3=1的作用下被打開，Y5=0；當(dāng)CP由0跳變到1時(shí)，D4輸出Y4==0。Y4=0有兩個(gè)作用：其一，使觸發(fā)器置0；其二，Y4=0通過置0維持線封鎖D6，使Y6=1，那么任憑D信號(hào)發(fā)生變化，Y0始終為1，這樣在CP=1期間，保證了Y4=0，即維持了0狀態(tài)。另外，Y6=1使Y5=0，維持Y3=1。下頁上頁首頁b.當(dāng)D=1時(shí)：

當(dāng)CP=1期間，Y3=Y4=1，因?yàn)镈=1，Y6=1，Y5=1，當(dāng)CP由0跳到1時(shí)，Y4=1，Y3==0。Y3=0有三個(gè)作用：其一，使觸發(fā)器置若罔聞；其二，通過置0阻塞線保證Y4=1；其三，通過置1維持線鎖住D5，這樣D的變化不會(huì)影響Y6=1這個(gè)結(jié)果。

綜上所述：在CP上升沿到來時(shí)，若D=0，觸發(fā)器狀態(tài)為0；若D=1，觸發(fā)器狀態(tài)為1，故有時(shí)稱D觸發(fā)器為數(shù)字跟隨器。即D觸發(fā)器的特征方程：下頁上頁首頁3）功能總結(jié)a.狀態(tài)真值表及其簡(jiǎn)明真值表。

表8-10是D觸發(fā)器的狀態(tài)真值表，表8-11為D觸發(fā)器的簡(jiǎn)明真值表。下頁上頁首頁QnDQn+1001101100110DQn+10101表8-10D觸發(fā)器狀態(tài)真值表表8-11D觸發(fā)器簡(jiǎn)明真值表b.激勵(lì)表及激勵(lì)圖D觸發(fā)器的激勵(lì)表如表8-12所示，激勵(lì)圖如圖8-14所示。下頁上頁首頁

Qn

→Qn+1D0

00

1101

10101表8-12D觸發(fā)器激勵(lì)表圖8-14D觸發(fā)器激勵(lì)圖c.時(shí)序圖D觸發(fā)器的時(shí)序圖如圖8-15所示。下頁上頁首頁圖8-15D觸發(fā)器時(shí)序圖

(3)T觸發(fā)器

如果將JK觸發(fā)器的J、K兩端相連接，連接后的輸入端稱為T端，就構(gòu)成了T觸發(fā)器，因此可根據(jù)JK觸發(fā)器的工作過程，寫出其邏輯功能。1）特征方程下頁上頁首頁2）狀態(tài)真值表及簡(jiǎn)明真值表

表8-13為T觸發(fā)器狀態(tài)真值表，表8-14為簡(jiǎn)明真值表。下頁上頁首頁T000011101110T01表8-13T觸發(fā)器狀態(tài)真值表

表8-14T觸發(fā)器簡(jiǎn)明真值表3）激勵(lì)表及激勵(lì)圖

表8-15所示為T觸發(fā)器的激勵(lì)表，圖8-16所示為T觸發(fā)器激勵(lì)圖。下頁上頁首頁Qn→Qn+1T000011101110表8-15T觸發(fā)器激勵(lì)表圖8-16激勵(lì)圖4）時(shí)序圖T觸發(fā)器的時(shí)序圖如圖8-17所示。下頁上頁首頁圖8-17T觸發(fā)器時(shí)序圖8.2相關(guān)知識(shí)8.2.2計(jì)數(shù)器總目錄下頁

能夠?qū)崿F(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。它是應(yīng)用最為廣泛的典型時(shí)序電路，是現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。它不僅用于對(duì)脈沖計(jì)數(shù)，還可用于定時(shí)、分頻、數(shù)字運(yùn)算等工作。

計(jì)數(shù)器種類很多，按對(duì)脈沖計(jì)數(shù)值增減分為：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。8.2.2計(jì)數(shù)器下頁上頁首頁

按照計(jì)數(shù)器中各觸發(fā)器計(jì)數(shù)脈沖引入時(shí)刻分為：同步計(jì)數(shù)器、異步計(jì)數(shù)器。若各觸發(fā)器受同一時(shí)鐘脈沖控制，其狀態(tài)更新是在同一時(shí)刻完成，則為同步計(jì)數(shù)；反之，則為異步計(jì)數(shù)器。

按照計(jì)數(shù)器循環(huán)長(zhǎng)度可分為：二進(jìn)制計(jì)數(shù)器、八進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器等。也就是不同的計(jì)數(shù)長(zhǎng)度。下頁上頁首頁

1.同步集成計(jì)數(shù)器

由于同步計(jì)數(shù)器的時(shí)鐘脈沖同時(shí)觸發(fā)計(jì)數(shù)器中所有觸發(fā)器，各觸發(fā)器狀態(tài)更新是同步的，所以工作速度快，工作頻率高。

（1）同步二進(jìn)制計(jì)數(shù)器

同步二進(jìn)制計(jì)數(shù)器一般由JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器構(gòu)成。因?yàn)門觸發(fā)器只有兩個(gè)功能：當(dāng)T=1時(shí)，具有計(jì)數(shù)的功能；當(dāng)T=0時(shí)，具有保持的功能，滿足脈沖計(jì)數(shù)的要求。下頁上頁首頁1）同步二進(jìn)制加法計(jì)數(shù)器

同步二進(jìn)制加法計(jì)數(shù)器一般由T觸發(fā)器組成，圖8-18所示是四位同步二進(jìn)制加法計(jì)數(shù)器邏輯圖，由四個(gè)接成T觸發(fā)器和與門組成，CP是輸入計(jì)數(shù)脈沖，電路靠觸發(fā)器的狀態(tài)來表示輸出脈沖個(gè)數(shù)，C為進(jìn)位輸出端。

下頁上頁首頁圖8-18四位同步二進(jìn)制加法計(jì)數(shù)器首先根據(jù)電路圖寫出各觸發(fā)器的驅(qū)動(dòng)方程：下頁上頁首頁

將狀態(tài)方程代入JK觸發(fā)器的特征方程中

即可得到電路的輸出方程：

下頁上頁首頁○○○

根據(jù)狀態(tài)方程與輸出方程，可以計(jì)算出本電路的狀態(tài)表如表8-16所示

設(shè)計(jì)數(shù)器電路初始狀態(tài)為“0000”，根據(jù)狀態(tài)表所列狀態(tài)變化，可以得到如圖8-19所示的狀態(tài)圖。

下頁上頁首頁圖8-19狀態(tài)圖

根據(jù)狀態(tài)表，可以畫出電路的工作時(shí)序圖，如圖8-20所示。

下頁上頁首頁圖8-20時(shí)序圖

由圖8-19所示狀態(tài)圖可見，圖8-18電路中每一位均以二進(jìn)制加法對(duì)脈沖計(jì)數(shù)，因此是四位二進(jìn)制加法計(jì)數(shù)器。每來一個(gè)脈沖計(jì)數(shù)器自動(dòng)加1，按0000→0001→0010→0011……→1111→0000規(guī)律循環(huán)。該計(jì)數(shù)器n=4，N=24=16，可記錄（N-1）=15個(gè)脈沖。在第16個(gè)脈沖到來時(shí)，計(jì)數(shù)器返回至初態(tài)0000，且C==1，產(chǎn)生一個(gè)進(jìn)位脈沖n位計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度為2n。

下頁上頁首頁

由圖8-20不難看出，第一級(jí)觸發(fā)器F0來一個(gè)CP脈沖，狀態(tài)翻轉(zhuǎn)一次，輸出Q0的頻率為CP脈沖的1/2，第二級(jí)觸發(fā)器F1來兩個(gè)CP脈沖，狀態(tài)翻轉(zhuǎn)一次，輸出Q1的頻率為CP脈沖的1/4……依此類推，第n+1級(jí)觸發(fā)器輸出信號(hào)頻率為CP脈沖1/2n也就是說，每經(jīng)過一級(jí)觸發(fā)器，輸出信號(hào)頻率降低1/2，這就是計(jì)數(shù)器的分頻作用。下頁上頁首頁2）同步二進(jìn)制減法計(jì)數(shù)器

如圖8-21所示為四位二進(jìn)制減法計(jì)數(shù)器邏輯圖。下頁上頁首頁圖8-21四位同步二進(jìn)制減法計(jì)數(shù)器

它與加法計(jì)數(shù)器相似，除最低位外，其余各觸發(fā)器的輸入端均取自低位觸發(fā)器的

端，借位輸出B為各觸發(fā)器

端輸出相與的結(jié)果，從而構(gòu)成減法計(jì)數(shù)器電路。

根據(jù)電路圖寫出各觸發(fā)器的驅(qū)動(dòng)方程和輸出方程，得到各觸發(fā)器的特征方程?？梢缘玫饺绫?-17四位同步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)表。

也可以得到如圖8-22所示狀態(tài)圖。下頁上頁首頁圖8-22四位同步二進(jìn)制減法計(jì)數(shù)器狀態(tài)圖

也可以得到圖8-23所示時(shí)序圖。下頁上頁首頁圖8-23四位同步二進(jìn)制減法計(jì)數(shù)器時(shí)序圖（2）同步十進(jìn)制計(jì)數(shù)器

我們把二-十進(jìn)制計(jì)數(shù)器叫做十進(jìn)制計(jì)數(shù)器。二-十進(jìn)制有多種編碼，這里介紹常用的8421編碼的十進(jìn)制計(jì)數(shù)器。1）同步十進(jìn)制加計(jì)數(shù)器

圖8-24所示是由四個(gè)JK觸發(fā)器和一個(gè)進(jìn)位門構(gòu)成的同步十進(jìn)制加法計(jì)數(shù)器，CP是輸入計(jì)數(shù)脈沖，C是進(jìn)位輸出信號(hào)。圖8-24同步十進(jìn)制加法計(jì)數(shù)器

首先根據(jù)電路圖寫出各觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程：

下頁上頁首頁

將狀態(tài)方程代入JK觸發(fā)器的特征方程中即可得到電路的驅(qū)動(dòng)方程：下頁上頁首頁

設(shè)

=0000，根據(jù)狀態(tài)方程與輸出方程，可以計(jì)算出本電路的狀態(tài)表如表8-18所示

根據(jù)表8-18狀態(tài)轉(zhuǎn)換表畫出電路狀態(tài)圖和時(shí)序圖，分別見圖8-25和圖8-26。下頁上頁首頁

圖8-25同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖下頁上頁首頁圖8-268421碼十進(jìn)制加法計(jì)數(shù)器時(shí)序圖2）同步十進(jìn)制減計(jì)數(shù)器

圖8-27所示為同步十進(jìn)制減計(jì)數(shù)器，分析方法同上，不再重復(fù)。

下頁上頁首頁圖8－27同步十進(jìn)制減計(jì)數(shù)器2.異步計(jì)數(shù)器

（1）異步二進(jìn)制計(jì)數(shù)器1）異步二進(jìn)制加法計(jì)數(shù)器

在T觸發(fā)器中，T1時(shí)，為只有翻轉(zhuǎn)功能的T＇觸發(fā)器，只要有效時(shí)鐘脈沖到來就翻轉(zhuǎn)。把T＇觸發(fā)器串接起來，便可構(gòu)成n位二進(jìn)制異步計(jì)數(shù)器。下頁上頁首頁

圖8-28所示為三位異步二進(jìn)制加法計(jì)數(shù)器邏輯圖，由三級(jí)T＇觸發(fā)器組成。Q為各觸發(fā)器的輸出端，C為進(jìn)位輸出。下頁上頁首頁圖8-28三位異步二進(jìn)制加法計(jì)數(shù)器

根據(jù)T＇觸發(fā)器的翻轉(zhuǎn)規(guī)律即可畫出一系列CP脈沖信號(hào)作用下各輸出端波形時(shí)序圖如圖8-29所示。下頁上頁首頁圖8-29三位異步二進(jìn)制加法計(jì)數(shù)器時(shí)序圖

根據(jù)時(shí)序圖可以列出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)圖，如圖8-30所示。

下頁上頁首頁圖8-30三位異步二進(jìn)制加法計(jì)數(shù)器狀態(tài)圖2）異步二進(jìn)制減法計(jì)數(shù)器

圖8-31所示的是由T＇觸發(fā)器構(gòu)成的。三位異步二進(jìn)制減法計(jì)數(shù)器邏輯圖。與加法計(jì)數(shù)器比較，它們?cè)诮Y(jié)構(gòu)上很相似，都是將低位觸發(fā)器的輸出端接到高位觸發(fā)器的CP端，不同的是，加法計(jì)數(shù)器的Q端接高位觸發(fā)器的CP端，而減法計(jì)數(shù)器是以低位觸發(fā)器的

端接高位觸發(fā)器的CP端。

圖8-31三位異步二進(jìn)制減法計(jì)數(shù)器邏輯圖

異步二進(jìn)制減法計(jì)數(shù)器的分析方法不作贅述。表8-19為圖8-31的功能表，圖8-31和圖8-32分別為圖8-31的狀態(tài)圖和波形圖。

表8-19三位異步二進(jìn)制減法計(jì)數(shù)器功能表

圖8-32三位異步二進(jìn)制加法計(jì)數(shù)器狀態(tài)圖圖8-32三位異步二進(jìn)制加法計(jì)數(shù)器時(shí)序圖

（2）異步十進(jìn)制計(jì)數(shù)器1）異步十進(jìn)制加法計(jì)數(shù)器

圖8-33所示為異步十進(jìn)制加法計(jì)數(shù)器邏輯圖。它由四個(gè)JK觸發(fā)器和兩個(gè)與非門構(gòu)成，CP是輸入計(jì)數(shù)脈沖，C是進(jìn)位信號(hào)，

是復(fù)位端。圖8-33異步十進(jìn)制加法計(jì)數(shù)器邏輯圖

首先根據(jù)電路圖寫出各觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程：

時(shí)鐘方程：

驅(qū)動(dòng)方程：

輸出方程：

下頁上頁首頁

將狀態(tài)方程代入JK觸發(fā)器的特征方程中即可得到電路的驅(qū)動(dòng)方程：CP下降沿有效

下降沿有效

下降沿有效

下降沿有效

下頁上頁首頁

設(shè)=0000，依次代入狀態(tài)方程組和輸出方程，計(jì)算結(jié)果列于表8-20計(jì)算時(shí)要注意狀態(tài)方程組中，每個(gè)方程式的有效時(shí)鐘條件。表8-20異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)表

根據(jù)狀態(tài)表畫出狀態(tài)圖如圖8-34所示。下頁上頁首頁圖8-34異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖

根據(jù)狀態(tài)表畫時(shí)序圖如圖8-35所示。下頁上頁首頁圖8-35異步十進(jìn)制加法計(jì)數(shù)器時(shí)序圖2）異步十進(jìn)制減法計(jì)數(shù)器

圖8-36為異步十進(jìn)制減法計(jì)數(shù)器的邏輯圖，異步十進(jìn)制減法計(jì)數(shù)器的分析方法與異步十進(jìn)制加法計(jì)數(shù)器相同。下頁上頁首頁圖8-36異步十進(jìn)制減法計(jì)數(shù)器3.常用集成計(jì)數(shù)器

計(jì)數(shù)器的應(yīng)用非常廣泛，可應(yīng)用于各種數(shù)字運(yùn)算、測(cè)量、控制及信號(hào)產(chǎn)生電路中。目前，各種不同功能的計(jì)數(shù)器已經(jīng)做成中規(guī)模集成電路，并逐步取代了觸發(fā)器組成的計(jì)數(shù)器。中規(guī)模集成計(jì)數(shù)器常用的定型產(chǎn)品有4位二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器等。下頁上頁首頁

（1）同步二進(jìn)制加法計(jì)數(shù)器74LS16174LS161可預(yù)置同步二進(jìn)制加法計(jì)數(shù)器，以74LS161為例作以介紹，圖8-37所示為集成4位同步二進(jìn)制計(jì)數(shù)器74LS161相關(guān)電路圖，其具有異步清零、同步并行置數(shù)、同步二進(jìn)制加法計(jì)數(shù)、保持的功能。

圖中

是輸入計(jì)數(shù)脈沖，也就是加到各個(gè)觸發(fā)器時(shí)鐘輸入端的時(shí)鐘脈沖；

是清零端；

是置數(shù)端；

和

是計(jì)數(shù)器工作狀態(tài)控制端；

是并行輸入數(shù)據(jù)端；

是進(jìn)位信號(hào)輸出端；

是計(jì)數(shù)器狀態(tài)輸出端。下頁上頁首頁74LS161具有下列功能如下：1）異步清零功能。當(dāng)=0時(shí)，不管其他輸入信號(hào)為何狀態(tài)，計(jì)數(shù)器直接清零，與CP脈沖無關(guān)。2）同步并行置數(shù)功能。當(dāng)=1、=0時(shí)，在

上升沿到達(dá)時(shí)，不管其他輸入信號(hào)為何狀態(tài)，并行輸入數(shù)據(jù)

進(jìn)入計(jì)數(shù)器，使

，即完全成了并行置數(shù)功能。而如果沒有

上升沿到達(dá)，盡管=0，也不能使預(yù)置數(shù)據(jù)進(jìn)入計(jì)數(shù)器。

3）同步二進(jìn)制加法計(jì)數(shù)功能。當(dāng)==1時(shí)，若

==1，則計(jì)數(shù)器對(duì)

脈沖按照自然二進(jìn)制碼循環(huán)計(jì)數(shù)（

上升沿翻轉(zhuǎn)）。當(dāng)計(jì)數(shù)狀態(tài)達(dá)到1111時(shí)，=1，產(chǎn)生進(jìn)位信號(hào)。4）保持功能。當(dāng)==1，若·=0，則計(jì)數(shù)器將保持原來狀態(tài)不變。對(duì)于進(jìn)位輸出信號(hào)有兩種情況：若

，則=0；若

，則

。

集成計(jì)數(shù)器74LS163除了采用同步清零方式外，即當(dāng)

=0時(shí)，只有在CP脈沖上升沿到來時(shí)計(jì)數(shù)器才清零。其邏輯功能、計(jì)數(shù)工作原理和引出端排列與74LS161沒有區(qū)別。下頁上頁首頁（2）集成4位同步十進(jìn)制計(jì)數(shù)器74LS16074LS160與74LS161引腳排列圖完全一樣，但是74LS160為4位同步十進(jìn)制計(jì)數(shù)器，管腳功能可以參考74LS161使用即可。利用異步清零端

和同步置數(shù)端

也可以設(shè)計(jì)小于10的任意進(jìn)制計(jì)數(shù)器，請(qǐng)讀者自行分析，設(shè)計(jì)。下頁上頁首頁

（3）異步二－五－十進(jìn)制計(jì)數(shù)器74LS90

圖8-38是異步二－五－十進(jìn)制計(jì)數(shù)器74LS90的引腳圖。由圖可知該電路有兩個(gè)脈沖信號(hào)輸入端CP0、CP1，R01、R02為清零控制端，S91、S92為置9控制端，均為高電平有效，其中置9功能的優(yōu)先等級(jí)高于清零控制端。

為輸出端，高低位的區(qū)分由芯片外圍電路決定的。圖8-3874LS90異步二－五－十

進(jìn)制計(jì)數(shù)器引腳圖

該電路的邏輯功能如下：

（1）直接清零：當(dāng)R01＝R02＝1，S91與S92中有一個(gè)為0時(shí)，各觸發(fā)器同時(shí)清零，計(jì)數(shù)器實(shí)現(xiàn)異步清零功能。

（2）異步置9：當(dāng)S91＝S92＝1，R01與R02中有一個(gè)為1時(shí)，可使計(jì)數(shù)器實(shí)現(xiàn)異步置9的功能，根據(jù)芯片外圍電路連接不同，又有8421和5421之分。

（3）計(jì)數(shù)：當(dāng)R01＝R02＝0，S91＝S92＝0，根據(jù)CP0、CP1不同的接法，對(duì)輸入計(jì)數(shù)脈沖可進(jìn)行二－五－十進(jìn)制計(jì)數(shù)。下頁上頁首頁

若在CP0端輸入計(jì)數(shù)脈沖，

作為輸出，可實(shí)現(xiàn)一位二進(jìn)制計(jì)數(shù)（即模2計(jì)數(shù)）功能。

若在CP1端輸入計(jì)數(shù)脈沖，

作為輸出，即可實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)的功能。

若在CP0端輸入計(jì)數(shù)脈沖，并將

和CP1連接，

輸出，其中

最高位，

最低位，則可實(shí)現(xiàn)8421BCD碼計(jì)數(shù)器的功能。下頁上頁首頁8421BCD碼十進(jìn)制加法計(jì)數(shù)器見圖8-39（a）所示。若在CP1端輸入計(jì)數(shù)脈沖，并將

和CP0連接，

輸出，其中

最高位，

最低位，則可實(shí)現(xiàn)5421BCD碼計(jì)數(shù)器的功能。5421BCD碼十進(jìn)制加法計(jì)數(shù)器見圖8-39(b)所示。下頁上頁首頁圖8-39用74LS90構(gòu)成的十進(jìn)制加法計(jì)數(shù)器3.集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器方法

集成計(jì)數(shù)器功能全，除上述用于計(jì)數(shù)外，還設(shè)有異步清零、予置數(shù)和保持等功能，因而廣泛應(yīng)用。同時(shí)，中規(guī)模集成電路設(shè)置多個(gè)輸入端，主要用于功能擴(kuò)展。

常見的集成計(jì)數(shù)器，一般為二進(jìn)制（多位二進(jìn)制）和十進(jìn)制計(jì)數(shù)器，若要構(gòu)成任意進(jìn)制，即N進(jìn)制，如五進(jìn)制、七進(jìn)制、十二進(jìn)制等模數(shù)（進(jìn)制數(shù)）不等于2n的計(jì)數(shù)器，通常采用以下幾種方法。下頁上頁首頁

（1）反饋清零法

反饋清零法是將原為M進(jìn)制的計(jì)數(shù)器，利用計(jì)數(shù)器的異步置零端。當(dāng)計(jì)數(shù)器從初始置零狀態(tài)計(jì)入N個(gè)計(jì)數(shù)脈沖后，將N的二進(jìn)制狀態(tài)反饋至置0端，使計(jì)數(shù)器強(qiáng)制清零、復(fù)位，再開始下一計(jì)數(shù)循環(huán)。計(jì)數(shù)器跳過（M-N）個(gè)狀態(tài)，得到N進(jìn)制計(jì)數(shù)器（M>N）。下頁上頁首頁

例8-1采用反饋清零法，利用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。

解：由于M＝10，所以電路應(yīng)該實(shí)現(xiàn)到第10個(gè)脈沖到來時(shí)，計(jì)數(shù)器要結(jié)束一次有效循環(huán)，又考慮到74LS161異步清零端

為低電平有效，且是異步清零，故反饋電路的輸出簡(jiǎn)化表達(dá)式為

，由此，可得到模10計(jì)數(shù)器的連線圖，如圖8-40所示。下頁上頁首頁圖8-40利用異步清零端構(gòu)成的十進(jìn)制計(jì)數(shù)器例8-2采用反饋清零法，利用74LS90構(gòu)成六進(jìn)制計(jì)數(shù)器。

解：用反饋歸零法設(shè)計(jì)8421BCD碼六進(jìn)制和5421BCD碼六進(jìn)制計(jì)數(shù)器，由于74LS90實(shí)現(xiàn)異步清零的功能，且R01、R02高電平為有效邏輯信號(hào)，所以要實(shí)現(xiàn)8421BCD碼六進(jìn)制應(yīng)在構(gòu)成8421BCD碼十進(jìn)制電路的基礎(chǔ)上，選擇

經(jīng)過與門接到清零控制端上即可，見圖8-41（a）所示。下頁上頁首頁

同樣，要實(shí)現(xiàn)5421BCD碼六進(jìn)制應(yīng)在構(gòu)成5421BCD碼十進(jìn)制電路的基礎(chǔ)上，選擇

經(jīng)過與門接到清零控制端上即可，見圖8-41（b）所示。

下頁上頁首頁

（2）反饋置數(shù)法

采用反饋置數(shù)法構(gòu)成N進(jìn)制計(jì)數(shù)器電路，計(jì)數(shù)器必須具有預(yù)置數(shù)功能。其方法是：利用予置數(shù)功能端，使計(jì)數(shù)過程中，跳過（M-N）個(gè)狀態(tài)，強(qiáng)行置入某一設(shè)置數(shù)，當(dāng)下一個(gè)計(jì)數(shù)脈沖輸入時(shí)，電路從該狀態(tài)開始下一循環(huán)。下頁上頁首頁

例8-3采用反饋置數(shù)法，利用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。

解：圖8-42是用反饋置數(shù)法構(gòu)成的十進(jìn)制計(jì)數(shù)器，由于74LS161的置數(shù)端

為低電平有效，且是同步置數(shù)。故應(yīng)選擇

通過與非門反饋到

端以實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器。下頁上頁首頁圖8-42利用同步置數(shù)法構(gòu)成的十進(jìn)制計(jì)數(shù)器

例8-4采用反饋置數(shù)法，利用74LS191構(gòu)成十進(jìn)制計(jì)數(shù)器。

解：74LS190和74LS191是單脈沖4位同步加/減可逆計(jì)數(shù)器，其中74LS190為8421BCD碼十進(jìn)制計(jì)數(shù)器，74LS191為BCD碼十六進(jìn)制計(jì)數(shù)器，兩者的引腳排列圖和引腳功能完全一樣。

需要指出的是正脈沖輸出端CO/BO及負(fù)脈沖輸出端

，二者在加計(jì)數(shù)到最大計(jì)數(shù)值時(shí)或減到零時(shí)，都發(fā)出脈沖信號(hào)；不同之處是，CO/BO端發(fā)出一個(gè)與輸入時(shí)鐘相等且同步的正脈沖，

端發(fā)出一個(gè)與脈沖信號(hào)低電平時(shí)間相等且同步的負(fù)脈沖。下頁上頁首頁

用74LS191的CO/BO輸出端通過門電路反饋到

端，改變預(yù)置輸入數(shù)據(jù)，就可以改變計(jì)數(shù)器的模M（分頻數(shù)）。用一片74LS191和門電路構(gòu)成十進(jìn)制加法計(jì)數(shù)器，如圖8-43所示。預(yù)置數(shù)N＝1111－1010＝0101。當(dāng)計(jì)數(shù)器計(jì)數(shù)到暫態(tài)1111瞬間，CO/BO＝1，

＝0，計(jì)數(shù)器立即再次裝入0101，計(jì)數(shù)器這樣在0101～1110之間循環(huán)計(jì)數(shù)。圖8-43M=10的加法計(jì)數(shù)器

（3）級(jí)聯(lián)法

把集成計(jì)數(shù)器級(jí)聯(lián)起來擴(kuò)展容量，一般都設(shè)置有級(jí)聯(lián)用的輸入端和輸出端，只要正確把它們連接起來，便可得到容量更大的計(jì)數(shù)器。例如，如果把一個(gè)N1進(jìn)制和一個(gè)N2進(jìn)制計(jì)數(shù)器級(jí)聯(lián)起來，便可構(gòu)成N=N1×N2進(jìn)制計(jì)數(shù)器。多片集成計(jì)數(shù)器級(jí)聯(lián)方式有串聯(lián)進(jìn)位式和并聯(lián)進(jìn)位式兩種。下頁上頁首頁

例8-5數(shù)字鐘的分、秒都是60進(jìn)制計(jì)數(shù)器構(gòu)成，用兩片74LS161構(gòu)成的60進(jìn)制加法計(jì)數(shù)器。

解：下面分別采用串聯(lián)進(jìn)位式（圖8-44）和并聯(lián)進(jìn)位式（圖8-45），采用反饋清零法，設(shè)計(jì)出60進(jìn)制計(jì)數(shù)器。如果將計(jì)數(shù)器輸出端Q3Q2Q1Q0依次從高到低位與顯示譯碼器的輸入端A3A2A1A0相連，即可實(shí)現(xiàn)計(jì)數(shù)顯示器。下頁上頁首頁圖8-41串聯(lián)進(jìn)位式2位十進(jìn)制計(jì)數(shù)器接線圖下頁上頁首頁圖8-42并聯(lián)進(jìn)位式2位十進(jìn)制計(jì)數(shù)器接線圖

例8-6用2片74LS190附加門電路構(gòu)成8421BCD碼六十進(jìn)制的同步加法計(jì)數(shù)器

解：電路如圖8-46所示，其中個(gè)位計(jì)數(shù)器74LS190的

＝1處于無效狀態(tài)，

＝

＝0處于加計(jì)數(shù)狀態(tài)，故個(gè)位計(jì)數(shù)器可以完成十進(jìn)制加法計(jì)數(shù)；十位計(jì)數(shù)器74LS190的

＝0，

＝,只要計(jì)數(shù)狀態(tài)不處于0110，

都等于1，十位計(jì)數(shù)器能否計(jì)數(shù)，要看

的狀態(tài)。圖8-46M=60的同步加法計(jì)數(shù)器

當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到1001時(shí)，=0，十位計(jì)數(shù)器的

＝0處于有效狀態(tài)，因此在下一個(gè)時(shí)鐘脈沖作用下，個(gè)位負(fù)零，十位計(jì)數(shù)器加1計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)數(shù)到十進(jìn)制的60的瞬間，十位計(jì)數(shù)器的

＝0，于是十位計(jì)數(shù)器置零，整個(gè)計(jì)數(shù)器復(fù)位。計(jì)數(shù)器的運(yùn)行狀態(tài)為十進(jìn)制數(shù)（0～59）。

對(duì)于74LS191也可利用輸出端的不同組合通過門電路反饋到

端，從而構(gòu)成從零開始的加法計(jì)數(shù)器，構(gòu)成方法與74LS190大致相同。下頁上頁首頁8.2相關(guān)知識(shí)8.2.3寄存器總目錄下頁

寄存器是數(shù)字系統(tǒng)中常見的主要部件，寄存器是用來存入二進(jìn)制數(shù)碼或信息的電路，由兩個(gè)部分組成，一個(gè)部分為具有記憶功能的觸發(fā)器，另一個(gè)部分是由門電路組成的控制電路。按照功能的不同，可將寄存器分為數(shù)據(jù)寄存器和移位寄存器兩大類。數(shù)據(jù)寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。8.2.3寄存器下頁上頁首頁

寄存器是利用觸發(fā)器置0、置1和不變的功能，把0和1數(shù)據(jù)存入觸發(fā)器中，以Q端的狀態(tài)代表存入的數(shù)據(jù)，例如存入1，Q=1；存入0，Q=0。每個(gè)觸發(fā)器能存放一位二進(jìn)制代碼，存放N位數(shù)據(jù)就應(yīng)具有N個(gè)觸發(fā)器?？刂齐娐返淖饔檬潜ＷC寄存器能正常存放數(shù)據(jù)。下頁上頁首頁1.基本寄存器

圖8-47所示為用D觸發(fā)器構(gòu)成的4位二進(jìn)制數(shù)據(jù)寄存器，當(dāng)接收脈沖CP有效時(shí)只要一拍就完成接收代碼的功能，即能將輸入數(shù)據(jù)D3D2D1D0直接存入觸發(fā)器，變?yōu)椋?/p>

。此后這一狀態(tài)將保持下去，一直到CP的下一個(gè)上升沿到來為止。這就相當(dāng)于將D3D2D1D04個(gè)數(shù)據(jù)暫時(shí)寄存在這一基本寄存器中。圖8-44用D觸發(fā)器構(gòu)成的4位二進(jìn)制基本寄存器

由于這一電路只需一步操作就能完成數(shù)據(jù)寄存的全過程，所以稱這種方式為單拍工作方式。而雙拍工作方式是在數(shù)據(jù)存入寄存器之前，必須先進(jìn)行清零工作，把以前存儲(chǔ)的數(shù)據(jù)清除之后，才能進(jìn)行置數(shù)操作。目前應(yīng)用較多的是單拍工作方式。

目前常用的中規(guī)模集成4位基本寄存器主要是由多個(gè)邊沿D觸發(fā)器組成的觸發(fā)型寄存器，如74LS171（4D）、74LS171（6D）、74LS175（4D）、74LS273（8D）等。下頁上頁首頁

圖8-48分別給出集成基本寄存器74LS175的邏輯電路圖和引腳排列圖。圖8-48集成基本寄存器74LS175邏輯電路圖和引腳排列圖

其中RD是異步清零控制端。在往寄存器中寄存數(shù)據(jù)或代碼之前，必須先將寄存器清零,否則有可能出錯(cuò)。1D～4D

是數(shù)據(jù)輸入端,在CP

脈沖上升沿作用下，1D～4D端的數(shù)據(jù)被并行地存入寄存器。輸出數(shù)據(jù)可以并行從1Q～4Q端引出，也可以并行從1～4

端引出反碼輸出。

上面介紹的寄存器只有寄存數(shù)據(jù)或代碼的功能。有時(shí)為了處理數(shù)據(jù)，需要將寄存器中的各位數(shù)據(jù)在移位控制信號(hào)作用下，依次向高位或向低位移動(dòng)1位。具有移位功能的寄存器稱為移位寄存器。下頁上頁首頁2.移位寄存器

移位寄存器和基本寄存器不同，移位寄存器不僅能存儲(chǔ)數(shù)據(jù)，而且具有移位的功能。照數(shù)據(jù)移動(dòng)的方向，可分為單向移位和雙向移位.而單向移位又有左移和右移之分。移位寄存除了接受、存儲(chǔ)、輸出數(shù)據(jù)外，同時(shí)還能將其中寄存器的數(shù)據(jù)按一定方向進(jìn)行移動(dòng)。移位寄存器有單向和雙向移位寄存器之分。下頁上頁首頁

（1）單向移位寄存器

單向移位寄存器只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動(dòng)。按移動(dòng)方向分為左移位寄存器和右移位寄存器兩種類型。圖8-49所示是用邊沿D觸發(fā)器構(gòu)成的單向移位寄存器，其特征為移位寄存器的個(gè)數(shù)決定了存儲(chǔ)單元的個(gè)數(shù)；各個(gè)存儲(chǔ)單元受統(tǒng)一個(gè)時(shí)鐘信號(hào)的控制，即電路工作是同步的，屬于同步時(shí)序電路。圖8-49用邊沿D觸發(fā)器構(gòu)成的單向移位寄存器

假設(shè)各個(gè)觸發(fā)器的起始狀態(tài)均為0，根據(jù)時(shí)序邏輯電路功能分析的步驟，得

時(shí)鐘方程：

驅(qū)動(dòng)方程：

觸發(fā)器特征方程為：

將對(duì)應(yīng)驅(qū)動(dòng)方程分別代入D觸發(fā)器特征方程，進(jìn)行化簡(jiǎn)變換可得狀態(tài)方程：

下頁上頁首頁

根據(jù)假定電路初態(tài)，在某一時(shí)刻電路輸入數(shù)據(jù)D在第一、二、三、四個(gè)CP脈沖時(shí)依次為1、0、1、1，根據(jù)狀態(tài)方程可得到對(duì)應(yīng)的電路輸出D3D2D1D0的變化情況，如表8-21所示。CP輸入數(shù)據(jù)D右移移位寄存器輸出Q3Q2Q1Q0000000111000200100311010411101表8-21右移移位寄存器輸出變化

在確定該時(shí)序電路的邏輯電路功能時(shí)，由時(shí)鐘方程可知該電路是同步電路。

從表8-21可知，在右移移位寄存器電路中，隨著CP脈沖的遞增，觸發(fā)器輸入端依次輸入數(shù)據(jù)D，稱為串行輸入，輸入一個(gè)CP脈沖，數(shù)據(jù)向右移位一位。輸出有兩種方式：數(shù)據(jù)從最右端Q0依次輸出，稱為串行輸出；由Q3Q2Q1Q0端同時(shí)輸出，稱為并行輸出。串行輸出需要經(jīng)過八個(gè)CP脈沖才能將輸入的四個(gè)數(shù)據(jù)全部輸出，而并行輸出只需四個(gè)CP脈沖。時(shí)序圖如圖8-50所示。下頁上頁首頁下頁上頁首頁圖8-47時(shí)序圖

（2）雙向移位寄存器

以圖8－51中觸發(fā)器FF0、FF1為例，其數(shù)據(jù)輸入端D的邏輯表達(dá)式分別為:

下頁上頁首頁圖8-51D觸發(fā)器構(gòu)成的雙向移位寄存器

當(dāng)S=1時(shí)，D0＝DSR，D1=Q0，即FF0的D0端與右移串行輸入端DSR接通，F(xiàn)F1的D1端與Q0接通，在時(shí)鐘脈沖CP

作用下，由DSR端輸入的數(shù)據(jù)將作右向移位；反之，當(dāng)S=0時(shí)，D0＝Q1

，D1＝Q2，在時(shí)鐘脈沖CP作用下，Q2、Q1的狀態(tài)將作左向移位。同理，可以分析其他兩位觸發(fā)器間的移位情況。當(dāng)S=1時(shí)，數(shù)據(jù)作右向移位；當(dāng)S=0時(shí)，數(shù)據(jù)作左向移位?？蓪?shí)現(xiàn)串行輸入-串行輸出（由DOR

或DOL

輸出）、串行輸入-并行輸出工作方式（由Q3～Q0

輸出）。下頁上頁首頁3.集成移位寄存器的應(yīng)用

（1）實(shí)現(xiàn)數(shù)據(jù)傳輸方式的轉(zhuǎn)換

在數(shù)字電路中，數(shù)據(jù)的傳送方式有串行和并行兩種，而移位寄存器可實(shí)現(xiàn)數(shù)據(jù)傳送方式的轉(zhuǎn)換。如圖8-52所示，寄存器74LS194既可將串行輸入轉(zhuǎn)換為并行輸出，也可將串行輸入轉(zhuǎn)換為串行輸出。下頁上頁首頁圖8-52串并轉(zhuǎn)換

（2）構(gòu)成移位型計(jì)數(shù)器1）環(huán)形計(jì)數(shù)器

環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個(gè)閉合的環(huán)，如圖8-53(a)所示。實(shí)現(xiàn)環(huán)形計(jì)數(shù)器時(shí)，必須設(shè)置適當(dāng)?shù)某鯌B(tài)，假設(shè)電路初態(tài)為0100且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致（即不能完全為“1”或“0”），這樣電路才能實(shí)現(xiàn)計(jì)數(shù)，狀態(tài)變化如圖8-53（b）所示。圖8-53環(huán)形計(jì)數(shù)器2）扭環(huán)形計(jì)數(shù)器

扭環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和串行反相輸出端相連，構(gòu)成一個(gè)閉合的環(huán)。如圖8-54(a)所示。實(shí)現(xiàn)扭環(huán)計(jì)數(shù)器時(shí)，不必設(shè)置初態(tài)。狀態(tài)變化如圖8-54（b）所示，設(shè)初態(tài)為0000，電路狀態(tài)循環(huán)變化，循環(huán)過程包括八個(gè)狀態(tài)，可實(shí)現(xiàn)8進(jìn)制計(jì)數(shù)。此電路可用于彩燈控制電路。

圖8-54扭環(huán)形計(jì)數(shù)器8.2相關(guān)知識(shí)總目錄下頁8.2.4555定時(shí)器555定時(shí)器是一種數(shù)字、模擬混合型的中規(guī)模集成電路，功能靈活，使用方便，只要外接少量元件，就可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器或施密特觸發(fā)器等電路，因而在定時(shí)、檢測(cè)、控制、報(bào)警等方面都有廣泛的應(yīng)用。由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。其電路類型較多，常用的分類有雙極型（5G555）和CMOS（CC7555）型兩種，二者的結(jié)構(gòu)與工作原理類似，邏輯功能和引腳排列完全相同，易于互換。雙極型的電源電壓VCC＝+5V～+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3～+18V。8.2.4

555定時(shí)器1.555定時(shí)器的結(jié)構(gòu)555定時(shí)器主要是與電阻、電容構(gòu)成充放電電路，并由兩個(gè)比較器來檢測(cè)電容器上的電壓，以確定輸出電平的高低和放電開關(guān)管的通斷。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時(shí)電路，可方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。下頁上頁首頁555定時(shí)器的內(nèi)部結(jié)構(gòu)和引腳排列如圖8-55所示。下頁上頁首頁圖8-55555定時(shí)器的內(nèi)部結(jié)構(gòu)和引腳排列

（1）集成555定時(shí)器內(nèi)部構(gòu)成1）分壓器

由三個(gè)阻值均為5KΩ的電阻串聯(lián)構(gòu)成的分壓器，為電壓比較器A1

和A2提供參考電壓。若控制電壓輸入端（CO端，引腳5）外加控制電壓VCO，則比較器A1

和A2的參考電壓分別為

，

；不加控制電壓時(shí)，該引出端不可懸空，一般要通過一個(gè)小電容接地，以旁路高頻干擾，這時(shí)兩個(gè)參考電壓分別為

，

。下頁上頁首頁2）比較器A1

和A2是兩個(gè)結(jié)構(gòu)完全相同的高精度電壓比較器，分別由高增益運(yùn)算放大器構(gòu)成。比較器A1

的信號(hào)輸入端為運(yùn)放輸入端（

端，引腳6），A1

的同相端接參考電壓

；比較器A2的信號(hào)輸入端為運(yùn)放的同相輸入端（

端，引腳2），A2

的反相輸入端接參考電壓

。下頁上頁首頁3）基本RS觸發(fā)器

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，低電平觸發(fā)，比較器A1

和A2的輸出控制基本RS觸發(fā)器的狀態(tài)，也即決定了電路的輸出狀態(tài)，

是基本RS觸發(fā)器的外部復(fù)位端，低電平有效。當(dāng)

＝0時(shí)，

，使電路輸出（

端，引腳3）為0。正常工作時(shí)

端應(yīng)接高電平。下頁上頁首頁4）放電晶體管VT

晶體管VT構(gòu)成放電開關(guān)，其狀態(tài)受RS觸發(fā)器

端的控制，當(dāng)

時(shí)，VT截止；當(dāng)

時(shí)，VT飽和導(dǎo)通。此時(shí)，放電端（D端，引腳7）如有外接電容，則通過VT放電。由于放電端的邏輯狀態(tài)與輸出

是相同的，故放電端也可以作為集電極開路輸出

。5）輸出緩沖器

由反相器D4構(gòu)成，其作用是提高定時(shí)器的帶負(fù)載能力，并隔離負(fù)載對(duì)定時(shí)器的影響。

下頁上頁首頁

（2）集成555定時(shí)器各引線端的用途

引腳1：GND為接地端。

引腳2：

為低電平觸發(fā)端，也稱為觸發(fā)輸入端，由此輸入觸發(fā)脈沖。當(dāng)2端的輸入電壓高于

時(shí)，A2的輸出為1；當(dāng)輸入電壓低于

時(shí)，A2的輸出為0，使基本RS觸發(fā)器置1，即

、

。這時(shí)定時(shí)器輸出=1。

引腳3：

為輸出端，輸出電流可達(dá)200mA，因此可直接驅(qū)動(dòng)繼電器、發(fā)光二極管、揚(yáng)聲器、指示燈等。輸出高電壓約低于電源電壓1~3V。

引腳4：

是復(fù)位