sopc課件第五章.ppt

1、第 5 章 簡單SOPC系統(tǒng)硬件開發(fā),第5章 主要內(nèi)容,1基于Nios II的SOPC硬件系統(tǒng)開發(fā)流程。 2使用Quartus II和SOPC Builder軟件創(chuàng)建 Nios II系統(tǒng)模塊。 3SOPC硬件系統(tǒng)工程的創(chuàng)建、引腳鎖定及編譯 下載。,概 述,SOPC設(shè)計(jì)包括以32位Nios II軟核處理器為核心的嵌入式系統(tǒng)的硬件配置、硬件設(shè)計(jì)、硬件仿真、軟件設(shè)計(jì)、軟件調(diào)試等。 SOPC系統(tǒng)設(shè)計(jì)的基本工具軟件： 1. Quartus II，用于完成Nios II系統(tǒng)的綜合、 硬件優(yōu)化、適配、編程下載和硬件系統(tǒng)測試； 2. SOPC Builder，是Altera Nios II嵌入式處 理器開發(fā)軟

2、件包，用于實(shí)現(xiàn)Nios II系統(tǒng)的配 置、生成；,概 述,3. Modelsim，用于對SOPC生成的Nios II系統(tǒng) 的HDL描述進(jìn)行系統(tǒng)功能仿真； 4. Matlab/DSP Builder，可生成Nios II系統(tǒng) 的硬件加速器，進(jìn)而為其定制新的指令； 5. Nios II IDE進(jìn)行軟件開發(fā)、調(diào)試及運(yùn)行。,概 述,與傳統(tǒng)嵌入式系統(tǒng)設(shè)計(jì)不同，基于Nios II的SOPC系統(tǒng)開發(fā)分為兩個(gè)過程 ： 1.硬件開發(fā)：包括由用戶定制系統(tǒng)硬件的構(gòu)建， 然后由計(jì)算機(jī)完成硬件系統(tǒng)的生成 ； 2.軟件開發(fā)：和傳統(tǒng)方式比較接近，在構(gòu)建的硬 件系統(tǒng)之上建立軟件設(shè)計(jì)。,圖5-1 基于Nios II的SOPC系

3、統(tǒng)開發(fā)整體設(shè)計(jì)流程,第5章 目錄,5.1 基于Nios II的SOPC硬件系統(tǒng)開發(fā)流程 5.2 SOPC Builder硬件開發(fā)環(huán)境介紹 5.3 簡單SOPC實(shí)例開發(fā)系統(tǒng)需求及任務(wù) 5.4 創(chuàng)建QuartusII工程 5.5 使用SOPC創(chuàng)建NiosII系統(tǒng)模塊 5.6 集成NiosII系統(tǒng)到QuartusII工程 5.7 QuatusII工程編譯 5.8 編程下載,5.1 基于Nios II的SOPC硬件系統(tǒng)開發(fā)流程,簡介,Nios II嵌入式處理器是FPGA生產(chǎn)廠商Altera公司推出的軟核（Soft Core）CPU，是一種面向用戶的，可以靈活定制的通用RISC（精簡指令集構(gòu)架）嵌入式C

4、PU。Nios II以軟核方式提供給用戶，并專為Altera的FPGA上實(shí)現(xiàn)做了優(yōu)化，用于SOPC（片上可編程系統(tǒng)）集成，最后在FPGA上實(shí)現(xiàn)。 Nios II系統(tǒng)的硬件設(shè)計(jì)流程就是為了定制合適的CPU和外設(shè)，然后在SOPC Builder和Quartus II中實(shí)現(xiàn)。,5.1 基于Nios II的SOPC硬件系統(tǒng)開發(fā)流程,在硬件設(shè)計(jì)過程中，使用SOPC Builder工具可以靈活定制Nios II CPU的許多特性，甚至指令。可以使用Altera公司提供的IP Core來加快設(shè)計(jì)者開發(fā)Nios II外設(shè)的速度，提高外設(shè)的性能，也可以使用第三方的IP Core，或者使用VHDL、Verilog

5、來自己定制外設(shè)。 外設(shè)定義完成之后，即可對Nios II CPU和各外設(shè)模塊的特性、大小及在系統(tǒng)中地址分配等進(jìn)行設(shè)定。然后啟動(dòng)SOPC Builder中的Generate，使之生成用于綜合和仿真的文件。接下去，使用QuartusII軟件鎖定端口引腳，對生成的Nios II系統(tǒng)進(jìn)行仿真、綜合、適配和下載。,圖5-2 基于Nios II的SOPC硬件系統(tǒng)開發(fā)流程,5.2 SOPC Builder硬件開發(fā)環(huán)境介紹,SOPC Builder是Quartus II軟件的一個(gè)組件，它為建立SOPC設(shè)計(jì)提供標(biāo)準(zhǔn)化的圖形環(huán)境。SOPC Builder允許選擇和自定義系統(tǒng)模塊的各個(gè)組件和接口。SOPC Buil

6、der將這些組件組合起來，生成對這些組件進(jìn)行實(shí)例化的單個(gè)系統(tǒng)模塊，并自動(dòng)生成必要的總線邏輯，以將這些組件連接到一起。 SOPC Builder庫組件包括： 處理器 知識產(chǎn)權(quán)(IP) 和外圍設(shè)備 存儲器接口 通信外設(shè) 數(shù)字信號處理(DSP)內(nèi)核 軟件 標(biāo)題文件 操作系統(tǒng)內(nèi)核,建立系統(tǒng),5.2 SOPC Builder硬件開發(fā)環(huán)境介紹,SOPC Builder中構(gòu)建系統(tǒng)時(shí)，可以選擇用戶自定義模塊或模塊集組件庫中提供的模塊。 SOPC Builder可以導(dǎo)入或提供到達(dá)用戶自定義邏輯塊的接口。SOPC Builder系統(tǒng)與用戶定義邏輯配合使用時(shí)具有以下四種機(jī)制： 簡單的PIO連接 系統(tǒng)模塊內(nèi)實(shí)例化 到

7、達(dá)外部邏輯的總線接口 發(fā)布局域SOPC Builder組件,生成系統(tǒng),5.2 SOPC Builder硬件開發(fā)環(huán)境介紹,SOPC Builder中的每個(gè)工程包含系統(tǒng)描述文件（PTF 文件），它包含SOPC Builder中輸入的所有設(shè)置、選項(xiàng)和參數(shù)。此外，每個(gè)模塊具有相應(yīng)的PTF 文件。在生成系統(tǒng)期間，SOPC Builder使用這些文件為系統(tǒng)生成源代碼、軟件組件和仿真文件 。 完成系統(tǒng)設(shè)計(jì)之后，可以使用SOPC Builder的System Generation生成系統(tǒng)。 SOPC Builder軟件自動(dòng)生成所有必要邏輯，用以將處理器、外圍設(shè)備、內(nèi)存、總線、仲裁器、IP 內(nèi)核及到達(dá)系統(tǒng)外邏輯

8、和存儲器的接口集成在一起，并建立將組件捆綁在一起的HDL 源代碼。,5.2 SOPC Builder硬件開發(fā)環(huán)境介紹,SOPC Builder還提供了軟件開發(fā)的接口，集成了Nios II IDE集成開發(fā)環(huán)境，加速了軟件開發(fā)。 為了仿真，SOPC Builder 建立了ModelSim仿真目錄，它包含ModelSim工程文件、所有存儲器組件的仿真數(shù)據(jù)文件、提供設(shè)置信息的宏文件、別名和最初的一組總線接口波形。它還建立仿真測試臺，可以實(shí)例化系統(tǒng)模塊、驅(qū)動(dòng)時(shí)鐘和復(fù)位輸入，并可以實(shí)例化和連接仿真模型。還生成Tcl 腳本，用于在Quartus II 軟件中設(shè)置系統(tǒng)編譯所需的所有文件。,5.3 簡單SOPC

9、實(shí)例開發(fā)系統(tǒng)需求及任務(wù),本章將以一個(gè)簡單的基于Nios II的SOPC系統(tǒng)的硬件開發(fā)實(shí)例來詳細(xì)介紹SOPC系統(tǒng)硬件開發(fā)的具體過程。 硬件和軟件開發(fā)環(huán)境： 運(yùn)行Windows NT/2000/XP操作系統(tǒng)的PC機(jī) Quartus II 5.1版本軟件 Nios II嵌入式處理器 3.1版本 SOPC Builder軟件 Nios II IDE集成開發(fā)環(huán)境5.1版本 Modelsim 6.1版本軟件 Altera的Nios II開發(fā)板，Cyclone II版本,5.3 簡單SOPC實(shí)例開發(fā)系統(tǒng)需求及任務(wù),本章所設(shè)計(jì)的基于Nios II的SOPC硬件系統(tǒng)包括如下模塊 ： Nios II/s處理器核

10、片內(nèi)存儲器（On-Chip Memory） JTAG UART 外部SSRAM（Cypress CY7C1380C SSRAM） 三態(tài)橋Tri_State Bridge Timer定時(shí)器 8位并行I/O(PIO)引腳控制LED 4位并行I/O(PIO)引腳控制Button PLL鎖相環(huán) 系統(tǒng)ID(System identification peripheral) Flash,5.4 創(chuàng)建QuartusII工程,利用New Project Wizard建立設(shè)計(jì)工程，在此過程中要設(shè)定有關(guān)的內(nèi)容，如工程名、目標(biāo)器件、選用的綜合器和仿真器等。 建立的工程路徑為：d:sopc_projecttest,注

11、意：工程所在文件夾名稱和工程名稱的命名不能使用中文，SOPC Builder不能識別中文。另外，在QuartusII中進(jìn)行SOPC設(shè)計(jì)時(shí)，必須先打開或新建工程，否則SOPC的設(shè)計(jì)工具SOPC Builder不能開啟。,5.4 創(chuàng)建QuartusII工程,（2）將設(shè)計(jì)文件添加到工程中 單擊Next按鈕，彈出Add Files對話框，如圖5-4所示。在此可以將有關(guān)的文件加入到工程中，選擇默認(rèn)即可 。,（1）啟動(dòng)New Project Wizard 選擇菜單FileNew Project Wizard命令，彈出圖5-3所示對話框。單擊該對話框最上一欄右側(cè)的按鈕“”，設(shè)置當(dāng)前工作目錄。在第二欄設(shè)置當(dāng)前

12、工程的名字，一般將頂層文件的名字作為工程名。,5.4 創(chuàng)建QuartusII工程,圖5-3 建立工程,圖5-4 添加設(shè)計(jì)文件到工程中,5.4 創(chuàng)建QuartusII工程,（3）選擇目標(biāo)器件 單擊Next按鈕，出現(xiàn)選擇目標(biāo)器件的窗口，如圖5-5所示。在Family選項(xiàng)中選擇Cyclone II器件系列，并在Target device中選擇第二項(xiàng)，在可選的設(shè)備列表中指定目標(biāo)器件?？梢酝ㄟ^右邊的Filters窗口“過濾”選擇。在此，選擇EP2C35F672C6器件。用戶可以根據(jù)自己開發(fā)板的情況進(jìn)行不同的設(shè)置。,（4）選擇綜合器和仿真器 單擊Next 按鈕， 則彈出選擇仿真器和綜合器的對話框EDA T

13、ools Settings，如圖5-6所示。如果選擇默認(rèn)的None，則表示選擇Quartus II 自帶的仿真器和綜合器，也可以選擇其他第三方綜合器和仿真器等專業(yè)的EDA工具。,5.4 創(chuàng)建QuartusII工程,圖5-5 選擇目標(biāo)器件,圖5-6 選擇綜合器與仿真器,5.4 創(chuàng)建QuartusII工程,（5）結(jié)束設(shè)置 單擊Next按鈕，出現(xiàn)工程設(shè)置信息顯示窗口，如圖5-7所示，對前面設(shè)置情況進(jìn)行了匯總。單擊Finish按鈕，即完成了當(dāng)前工程的創(chuàng)建。在工程管理窗口中出現(xiàn)當(dāng)前工程的層次結(jié)構(gòu)顯示，如圖5-8所示。,圖5-7 工程設(shè)置完成窗口 圖5-8 工程管理窗口,5.5 使用SOPC Builde

14、r創(chuàng)建Nios II系統(tǒng)模塊,SOPC Builder是一個(gè)軟件工具，它允許設(shè)計(jì)者創(chuàng)建一個(gè)功能完整的定制的嵌入式微控制器，稱為Nios II系統(tǒng)模塊。 一個(gè)完整的Nios II系統(tǒng)模塊包含Nios II嵌入式微處理器和與之相關(guān)的系統(tǒng)外設(shè)。Nios II系統(tǒng)外設(shè)允許連接到Nios II嵌入式處理器上，同時(shí)也可以和FPGA的內(nèi)部邏輯或者Nios II開發(fā)板上的外部器件通信。,選擇QuartusII菜單ToolsSOPC Builder，或者單擊QuartusII工具欄中的SOPC Builder工具圖標(biāo)，即可打開與QuartusII集成的SOPC開發(fā)工具SOPC Builder。 首次啟動(dòng)該軟件時(shí)

15、，會(huì)彈出Creat New System（建立新系統(tǒng)）對話框，如圖5-9所示。 在對話框中輸入要建立的Nios II系統(tǒng)模塊名稱，選擇SOPC Builder生成的HDL代碼的類型，可根據(jù)不同的需求及熟悉程度進(jìn)行Verilog、VHDL語言的選擇。QuartusII對生成的Verilog HDL和VHDL代碼都能正常編譯，也支持對Verilog HDL和VHDL的混合編譯。,5.5.1啟動(dòng)SOPC Builder進(jìn)行Nios II系統(tǒng)硬件設(shè)計(jì),5.5.1啟動(dòng)SOPC Builder進(jìn)行Nios II系統(tǒng)硬件設(shè)計(jì),由于針對的FPGA器件為CycloneII EP2C35，所以可以設(shè)定Nios系統(tǒng)

16、模塊的名稱為std_2c35，選擇語言為Verilog。 單擊OK按鈕后，進(jìn)入SOPC Builder設(shè)計(jì)界面，顯示System Contents標(biāo)簽，如圖5-10所示。,5.5.2 設(shè)置目標(biāo)FPGA及時(shí)鐘,在SOPC Builder窗口右邊空白處上方，可以選擇目標(biāo)器件系列、開發(fā)板和系統(tǒng)的工作頻率。 在這里選擇器件系列Device Family是Cyclone II，目標(biāo)板Target Board為EP2C35。系統(tǒng)工作的外部時(shí)鐘頻率為50MHz，如圖5-11所示。,圖5-11 設(shè)置目標(biāo)FPGA及時(shí)鐘,5.5.2 設(shè)置目標(biāo)FPGA及時(shí)鐘,注意：當(dāng)選擇具體的目標(biāo)板Target Board后，會(huì)在

17、標(biāo)簽欄增加Board Setting選項(xiàng)?？梢栽谡麄€(gè)Nios II系統(tǒng)配置完成后進(jìn)行具體的板級設(shè)置，如利用SOPC Builder提供的引腳映射器進(jìn)行引腳映射。,設(shè)置FPGA與板級描述,設(shè)置目標(biāo)FPGA的主要作用就是利用已做好的板級描述進(jìn)行引腳映射，同時(shí)可以給Nios II閃存編程器提供板上Flash存儲器的詳細(xì)情況。,5.5.2 設(shè)置目標(biāo)FPGA及時(shí)鐘,SOPC Builder板級描述包含了帶有FPGA的印刷電路板（PCB）的細(xì)節(jié)。板級描述概述了電路板的底層信息。 板級描述編輯器是SOPC Builder的一個(gè)特色，提供了創(chuàng)建編輯描述的圖形用戶界面（GUI）。板級描述編輯器包含網(wǎng)表標(biāo)簽，閃存

18、標(biāo)簽等8個(gè)標(biāo)簽和一個(gè)信息窗口。用戶可以通過下面兩種方式啟動(dòng)板級描述編輯器：,在SOPC Builder窗口的File菜單中，單擊New Board Description 來創(chuàng)建一個(gè)新的板級描述。 在SOPC Builder窗口的File菜單中，單擊Edit Board Description 來編輯一個(gè)當(dāng)前選擇目標(biāo)板的板級描述。,設(shè)定時(shí)鐘,5.5.2 設(shè)置目標(biāo)FPGA及時(shí)鐘,Nios II處理器的工作頻率與選擇的器件相關(guān)，通過具體器件中的鎖相環(huán)可以將外部時(shí)鐘分頻或倍頻，以獲得不同的系統(tǒng)時(shí)鐘。設(shè)置系統(tǒng)的工作頻率有兩個(gè)作用： 頻率用于仿真。SOPC Builder在生成Nios II系統(tǒng)模塊時(shí)，

19、同時(shí)生成了一些用于仿真的文件，在對設(shè)計(jì)進(jìn)行仿真時(shí)，采用給定的時(shí)鐘頻率進(jìn)行系統(tǒng)仿真； 用于和Nios II處理器核相接的外設(shè)。如采用UART及Timer外設(shè)，UART需要用該頻率進(jìn)行波特率的計(jì)算，Timer需要使用該頻率進(jìn)行預(yù)置值的計(jì)算。,5.5.3 添加CPU和IP模塊,此為設(shè)計(jì)Nios II系統(tǒng)的核心部分，所設(shè)計(jì)的基本的SOPC硬件系統(tǒng)包括FPGA、存儲器和外設(shè)接口三個(gè)部分。具體結(jié)構(gòu)如圖5-12所示：,圖5-12 SOPC 硬件系統(tǒng)結(jié)構(gòu)圖,5.5.3 添加CPU和IP模塊,FPGA部分 FPGA部分是建立在FPGA芯片內(nèi)的，核心是Nios II嵌入式處理器Core，在SOPC Builder

20、中需要設(shè)計(jì)的就是FPGA部分。 存儲器部分 由片上存儲器（On-Chip Memory）、外部SSRAM及Flash構(gòu)成。在某些符合SDRAM接口電平規(guī)范的FPGA上，還可以使用SDRAM。通過使用建于FPGA中的SDRAM控制器（Altera提供的IP Core）與Nios II Core相接，代替SSRAM，可以提供更大容量的存儲容量、更快的訪問速度、更高的性價(jià)比。 外部接口部分 是一些接口器件和電路模塊，如用于輸出顯示的LED和用于輸入的Button等。,5.5.3 添加CPU和IP模塊,添加Nios II CPU Core,（1）選擇SOPC Builder組件選擇欄中的Avalon

21、ComponentsNios II Processor-Altera Corporation，雙擊鼠標(biāo)左鍵或者單擊鼠標(biāo)右鍵選擇Add New Nios II Processor Altera Corporation，打開添加Altera Nios II對話框，如圖5-13所示。,圖5-13 添加NiosII Core,5.5.3 添加CPU和IP模塊,在Nios II Core配置選項(xiàng)中可以根據(jù)用戶需要選擇Nios II Core，具體有以下幾種： 經(jīng)濟(jì)型CPU核（Nios II/e），最小邏輯占用的優(yōu)化，占用的Les 最少，功能最少。 標(biāo)準(zhǔn)型CPU核（Nios II/s），平衡于性能和尺寸，

22、具有Nios II CPU的一般功能。Nios II/s內(nèi)核不僅比最快的第一代的Nios CPU（16比特ISA）更快，而且比最小的第一代的Nios CPU還 要小。 全功能型CPU核（Nios II/f），最高性能的優(yōu)化，具有Nios II CPU所有功能，包括一些高級特性，需要使用的LEs數(shù)目最多。,5.5.3 添加CPU和IP模塊,（2）單擊next，進(jìn)行Caches & Tightly Coupled Memories配置選項(xiàng)的設(shè)定，選擇默認(rèn)配置即可，如圖5-14所示。 （3）單擊Next，進(jìn)行JTAG Debug Module配置選項(xiàng)的設(shè)定，如圖5-15所示。 （4）單擊Next，進(jìn)

23、行Custom Instructions配置選項(xiàng)的設(shè)定，在此可以定制用戶指令，選擇默認(rèn)情況即可，如圖5-16所示。 （5）選擇Finish，則在用戶的項(xiàng)目中添加一個(gè)Nios II處理器，名字為cpu_0，包含Avalon總線的指令主控制器instruction_master、數(shù)據(jù)主控制器data_master和調(diào)試模塊jtag_debug_module。而在下方提示欄中顯示加入Nios II后的相關(guān)信息和下一步的操作提示。在標(biāo)簽欄中會(huì)增加Nios II More “CPU_0” Setting標(biāo)簽，如圖5-17所示：,5.5.3 添加CPU和IP模塊,添加片內(nèi)存儲器,在組件選擇欄中選擇Aval

24、on ComponentsMemoryOn-Chip Memory，雙擊鼠標(biāo)左鍵進(jìn)入添加片內(nèi)存儲器對話框，如圖5-19所示。 片內(nèi)存儲器除了用作ROM外，也可以用作RAM，甚至可以被設(shè)置成雙口存取。 片內(nèi)存儲器Memory Width可以被配置成為8位、16位、32位、64位及128位。通常將Nios II系統(tǒng)中的FPGA片內(nèi)存儲器配置成32位，以對應(yīng)32位Nios II處理器的32位總線結(jié)構(gòu)。 片內(nèi)存儲器Total Memory Size的設(shè)置一定要合理，要根據(jù)使用的目標(biāo)器件型號來決定，如Cyclone II EP2C35有105個(gè)M4K存儲塊，而Cyclone II EP2C8則僅有36個(gè)

25、M4K存儲塊。此外，設(shè)置時(shí)還要考慮到前面添加的Nios II CPU軟核所占用的M4K存儲器數(shù)量。,5.5.3 添加CPU和IP模塊,注意：若SOPC系統(tǒng)的應(yīng)用程序和需要的存儲容量要求不大或者FPGA中剩余的片內(nèi)存儲器較多，完全可以不需要外部的SSRAM和Flash，直接使用On-Chip Memory作為Nios II系統(tǒng)程序存儲器和數(shù)據(jù)存儲器。,在此選擇默認(rèn)設(shè)置，完成后會(huì)在SOPC系統(tǒng)中加入onchip_memory_0，更改其名字為onchip_memory 。,圖5-19 On-Chip Memory設(shè)置,5.5.3 添加CPU和IP模塊,加入JTAG UART,JTAG通用異步接收器

26、/發(fā)送器（UART）核是在PC主機(jī)和FPGA上的SOPC Builder 系統(tǒng)間進(jìn)行串行通信的一種實(shí)現(xiàn)方式。在許多設(shè)計(jì)中，JTAG URAT核替代RS-232，完成與PC主機(jī)的字符I/O。此外，JTAG UART也用于Nios II系統(tǒng)的仿真調(diào)試。,在組件選擇欄中選擇Avalon ComponentsCommunicationJTAG UART，進(jìn)行JTAG UART的設(shè)置，如下圖5-20所示。,Configuration配置標(biāo)簽中的選項(xiàng)控制JTAG UART核的硬件配置。缺省設(shè)置是預(yù)定義配置的，它可使設(shè)備驅(qū)動(dòng)程序和JTAG終端軟件性能最優(yōu) 。 Simulation配置標(biāo)簽定義JTAG UAR

27、T的仿真特性，如圖5-21所示。當(dāng)采用Sopc Builder為JTAG URAT創(chuàng)建邏輯時(shí)，一個(gè)仿真模型同時(shí)被構(gòu)建。,5.5.3 添加CPU和IP模塊,圖5-20 JTAG UART中Configuration設(shè)置 圖5-21 JTAG UART中Simulation設(shè)置,5.5.3 添加CPU和IP模塊,加入Avalon三態(tài)總線橋,SSRAM和Flash的數(shù)據(jù)總線是三態(tài)的，Nios II CPU與SSRAM、Flash相接時(shí)需要Avalon三態(tài)總線橋。 在組件選擇欄中選擇Avalon ComponentsBridgeAvalon Tri-State Bridge，加入Avalon三態(tài)總線橋

28、，如圖5-22所示。,圖5-22 Avalon三態(tài)總線橋設(shè)置,5.5.3 添加CPU和IP模塊,添加SSRAM,通過Avalon三態(tài)總線橋，外部的SSRAM、Flash就可以接入到Nios II系統(tǒng)中。SSRAM的作用類似于PC機(jī)的內(nèi)存，用于存放正在運(yùn)行的程序和數(shù)據(jù)。,注意：用戶要根據(jù)開發(fā)板上提供的存儲芯片來選擇外部存儲器，由于選用的Nios II開發(fā)板（Cyclone II 2C35版本）上提供Cypress CY7C1380C-167AC SSRAM芯片，所以在此選擇了上面的組件。如果使用的SSRAM的操作時(shí)序完全和Cypress CY7C1380C-167AC SSRAM兼容，也可以使用

29、該組件，但是如果時(shí)序要求不一致，直接使用該組件，將使Nios II不能工作或者工作不穩(wěn)定。這時(shí)可以通過定制組件來解決問題。,5.5.3 添加CPU和IP模塊,在組件選擇欄中選擇Avalon ComponentsMemoryCypress CY7C1380C SSRAM，雙擊鼠標(biāo)左鍵，對彈出的如圖5-23所示的對話框選擇默認(rèn)設(shè)置。單擊Finish按鈕完成加入。,圖5-23 Cypress CY7C1380C SSRAM設(shè)置,5.5.3 添加CPU和IP模塊,添加Timer定時(shí)器,在一個(gè)嵌入式系統(tǒng)應(yīng)用中，定時(shí)器往往是必不可少的。SOPC Builder中提供了一個(gè)功能強(qiáng)大的定時(shí)器組件Interva

30、l Timer。Interval Timer定時(shí)器提供了幾個(gè)預(yù)設(shè)的配置需要在邏輯單元（LE）的使用和可配置性之間進(jìn)行協(xié)調(diào) 。 例如，一個(gè)簡單的時(shí)間間隔定時(shí)器（interval timer）用到很少的LE，但是它是不可配置的。相反的，一個(gè)全特征的定時(shí)器（full-featured timer）是可以配置的，但是用到更多的LE。用戶可以使用一種預(yù)設(shè)的配置，也可自定義用戶設(shè)置。 在默認(rèn)配置的情況下，預(yù)設(shè)配置Preset Configuration為full-featured，這個(gè)配置模式下定時(shí)器功能最全。,5.5.3 添加CPU和IP模塊,在組件選擇欄中選擇Avalon Components-the

31、rsInterval Timer，加入SOPC系統(tǒng)內(nèi)部定時(shí)器，如圖5-24所示。,圖5-24 Interval Timer定時(shí)器設(shè)置,5.5.3 添加CPU和IP模塊,添加LED PIO,并行輸入輸出（PIO）模塊在Avalon從端口和通用I/O端口之間提供了一個(gè)存貯器映像接口。I/O端口與片上用戶邏輯或者FPGA的I/O引腳相連，I/O引腳連接片外設(shè)備。 通過在在組件選擇欄中選擇Avalon ComponentsOthersPIO來加入發(fā)光二極管LED PIO，如圖5-25所示。,圖5-25 LED PIO設(shè)置,5.5.3 添加CPU和IP模塊,PIO配置包含3項(xiàng)標(biāo)簽：Basic Setti

32、ng、Input Options及Simulation。Basic Setting標(biāo)簽的位寬Width設(shè)置可以為132bits，傳送方向Direction可以有以下四種模式： 雙向口（Bidirectional（tri_state）ports），也就是三態(tài)口。 輸入口（Input ports only） 輸入輸出口（Both input and output ports），但輸入口和輸出口 不是同一個(gè)引腳。 輸出口（Output ports only） 如果PIO選擇是輸出模式，則對應(yīng)的輸入標(biāo)簽Input Options及仿真標(biāo)簽Simulation是不可設(shè)置的。如果PIO選擇為其他模式，則輸

33、入標(biāo)簽和仿真標(biāo)簽都根據(jù)需要進(jìn)行相應(yīng)的設(shè)置。 對于LED，顯然應(yīng)該是輸出端口，在此傳送方向選擇Output ports only輸出模式，位寬選擇8位，以對應(yīng)外部8只發(fā)光二極管。,5.5.3 添加CPU和IP模塊,添加Button PIO,在組件選擇欄中選擇Avalon ComponentsOthersPIO，加入按鍵PIO，如圖5-26 所示。 顯示的配置向?qū)asic Setting設(shè)置可以選擇位寬為4位，以對應(yīng)外部的4個(gè)按鍵。傳送方向?yàn)镮nput ports only輸入模式。 輸入選項(xiàng)Input Options標(biāo)簽的設(shè)置，如圖5-27所示。該標(biāo)簽允許用戶指定邊沿捕捉和產(chǎn)生IRQ。邊沿捕獲

34、寄存器的同步捕獲選項(xiàng)打開后會(huì)出現(xiàn)3種捕獲模式：上升沿（Rising Edge）、下降沿（Falling Edge）和雙邊沿（Either Edge）。中斷的Generate IRQ選項(xiàng)打開后會(huì)出現(xiàn)2種模式的中斷請求：電平（Level）和邊沿（Edge）。 在此選擇產(chǎn)生中斷請求（IRQ），為雙邊沿觸發(fā)（Either Edge），邊沿（Edge）模式。 如果需要仿真，要進(jìn)行Simulation標(biāo)簽的設(shè)置。該標(biāo)簽允許用戶指定測試臺硬連線PIO輸入。,5.5.3 添加CPU和IP模塊,圖5-26 Button PIO Basic Setting標(biāo)簽設(shè)置,圖5-27 Button PIO Input O

35、ptions標(biāo)簽設(shè)置,5.5.3 添加CPU和IP模塊,添加PLL鎖相環(huán),PLL鎖相環(huán)可以將外部時(shí)鐘倍頻后輸送給CPU。在Quartus II 5.1版本前，PLL從QuartusII的庫中添加，Quartus II 5.1版本則在SOPC Builder組件欄中添加PLL模塊。Cyclone II EP2C35器件包含4個(gè)PLL，每個(gè)鎖項(xiàng)環(huán)均有3個(gè)輸出，分別為c0、c1、c2。 加入PLL鎖相環(huán)步驟如下： （1）在組件選擇欄中選擇Avalon ComponentsOthersPLL（Phase-Located Loop），打開鎖相環(huán)配置向?qū)?，如圖5-29所示。 （2）單擊Launch Alt

36、eras ALTPLL MegaWizard，進(jìn)入ALTPLL General/Modes頁，如圖5-30所示。在這個(gè)窗口可以設(shè)置所選擇的器件類型及輸入頻率。,5.5.3 添加CPU和IP模塊,（3）單擊Next，進(jìn)入ALTPLL Scan/Lock頁，這些選項(xiàng)均采用默認(rèn)。 （4）單擊Next，進(jìn)入ALTPLL Clock switchover頁，采用默認(rèn)配置。 （5）單擊Next，進(jìn)入ALTPLL Clock c0頁，進(jìn)行c0輸出設(shè)置，如圖 5-31所示。,將Use this clock復(fù)選框選中，就可以設(shè)定Clock c0。選擇Enter output clock parameters，填

37、入合適的時(shí)鐘倍頻因子Clock multiplication factor與時(shí)鐘分頻因子Clock division factor，同時(shí)，可以選擇時(shí)鐘相移Clock phase shift及時(shí)鐘占空比Clock duty cycle。,在此定義CPU的時(shí)鐘為85MHz，因此如果外部時(shí)鐘的實(shí)際輸入頻率為50MHz，則可以選擇倍頻因子為17，分頻因子為10。,5.5.3 添加CPU和IP模塊,（6）采用同樣的方法可以設(shè)置Clock c1及Clock c2。由于沒有用到Clock c2，所以可以不對它進(jìn)行設(shè)置。 （7）單擊Finish按鈕，會(huì)顯示完成界面。加入PLL后更改組件名稱為pll。 同時(shí)，可

38、以看到在SOPC Builder界面的clock選項(xiàng)處增加了PLL輸出時(shí)鐘，如圖5-34所示，用戶可以更改時(shí)鐘的名稱以用于不同的外部設(shè)備，更改后的時(shí)鐘名稱如圖5-35所示。,圖5-34 PLL產(chǎn)生的時(shí)鐘 圖5-35 更改名稱后PLL時(shí)鐘,5.5.3 添加CPU和IP模塊,添加系統(tǒng)ID,系統(tǒng)ID是一個(gè)簡單的只讀設(shè)備，它為SOPC Builder系統(tǒng)提供唯一的標(biāo)識符。Nios II處理器系統(tǒng)使用系統(tǒng)ID去驗(yàn)證一個(gè)可執(zhí)行程序被編譯到實(shí)際的硬件映像，該硬件映像在FPGA中被配置。若可執(zhí)行程序中期望的ID與FPGA中系統(tǒng)ID不相匹配，軟件可能不能正確執(zhí)行。 在組件選擇欄中選擇Avalon Compone

39、ntsOthersSystem ID Peripheral，雙擊即可添加系統(tǒng)ID。 系統(tǒng)ID沒有任何用戶設(shè)定屬性，id和timestamp寄存器值在系統(tǒng)創(chuàng)建時(shí)產(chǎn)生，它建立在SOPC Builder配置和當(dāng)前時(shí)間的基礎(chǔ)上。在一個(gè)SOPC Builder系統(tǒng)中僅能添加一個(gè)系統(tǒng)ID，名字總是sysid。 系統(tǒng)創(chuàng)建后，可通過打開系統(tǒng)ID配置向?qū)z查存貯在id和timestamp寄存器中的值。,5.5.3 添加CPU和IP模塊,添加Flash,具有Avalon接口的通用flash接口控制器核（CFI）很容易與SOPC Builder系統(tǒng)外的符合CFI參數(shù)要求的外部Flash相連，CFI控制器是SOPC

40、Builder內(nèi)部集成的，可以很輕松地集成到SOPC Builder創(chuàng)建的系統(tǒng)中。 Flash的加入類似于PC機(jī)接入了硬盤，用于存放程序與數(shù)據(jù)，并在掉電時(shí)仍然保持?jǐn)?shù)據(jù)。 添加Flash前先添加Avalon三態(tài)總線橋，改組件名字為flash_bus。 在組件選擇欄中選擇Avalon ComponentsMemoryFlash Memory（Common Flash Interface），加入Flash，如圖5-36所示。,5.5.3 添加CPU和IP模塊,圖5-36 Flash中Attributes標(biāo)簽設(shè)置 圖5-37 Flash中Timing標(biāo)簽設(shè)置,5.5.3 添加CPU和IP模塊,Flas

41、h配置向?qū)О?個(gè)標(biāo)簽：屬性（Attributes）標(biāo)簽和時(shí)序（Timing）標(biāo)簽。屬性標(biāo)簽下的選項(xiàng)控制CFI控制器的基本硬件配置，時(shí)序標(biāo)簽指明flash讀和寫傳送的時(shí)序要求。 Attributes標(biāo)簽中預(yù)定義設(shè)置（Presets）要根據(jù)具體開發(fā)板進(jìn)行設(shè)置。可以在CFI控制器的flash芯片的下拉菜單中選擇合適的芯片，選擇完成后，F(xiàn)lash配置向?qū)⒏鶕?jù)所設(shè)定的芯片自動(dòng)更改2個(gè)標(biāo)簽中該芯片相匹配的所有的設(shè)定值。 在此，選擇Flash為AM29LV128M-123R（BYTE Mode），這樣Size的地址寬度與數(shù)據(jù)寬度自動(dòng)更改為24位和8位，時(shí)序也隨之進(jìn)行相應(yīng)的改動(dòng)，如圖5-37所示。單擊Fi

42、nish按鈕完成加入，更改組件名稱為flash。 這樣，整個(gè)基本的NiosII系統(tǒng)的CPU軟核及IP模塊添加完成，如圖5-38所示。用戶還可以根據(jù)自己的需求添加其他的外設(shè)。,5.5.3 添加CPU和IP模塊,圖5-38 構(gòu)建完成的Nios II 系統(tǒng)模塊,鎖定閃存基地址,SOPC Builder為用戶系統(tǒng)中的每一個(gè)IP模塊指定默認(rèn)的基地址，地址是一個(gè)32位的值，用戶可以手動(dòng)改變這些默認(rèn)地址，也可以讓SOPC Builder自動(dòng)分配地址。,5.5.4 指定基地址和中斷,鎖定閃存基地址即確定Flash中存放程序的首地址，步驟如下： 單擊flash外設(shè)的Base，輸入0 x00000000，然后回車

43、。 用鼠標(biāo)右鍵單擊flash外設(shè)，選擇Lock Base Address，或者在Module 菜單中選擇Lock Base Address，就可以鎖定flash外設(shè)的基地址。可 以看到一個(gè)掛鎖圖標(biāo)出現(xiàn)在閃存基地址旁邊。,自動(dòng)調(diào)整基地址及中斷,選擇SystemAuto-Assign Base Addresses命令自動(dòng)分配基地址。同樣選擇SystemAuto-Assign IRQs命令自動(dòng)分配中斷，當(dāng)然中斷申請?zhí)朓RQ也可以手動(dòng)設(shè)定，設(shè)定完成后如圖5-39所示。,5.5.4 指定基地址和中斷,圖5-39 指定基地址及中斷,Nios II More “cpu” Settings設(shè)置,5.5.5 配

44、置NiosII系統(tǒng),在添加Nios II CPU后，會(huì)在標(biāo)簽欄上增加一項(xiàng)Nios II More “cpu” Settings標(biāo)簽，點(diǎn)擊這個(gè)標(biāo)簽，可以進(jìn)行更進(jìn)一步的CPU設(shè)置，設(shè)置的情況如圖5-40所示。,圖中列出所選用的Nios II CPU軟核的類型，Instruction Cache的大小及Level調(diào)試等級。同時(shí)，用戶可以對處理器功能（Processor Function）下的Reset Address、Exception Address進(jìn)行存儲模塊選擇與地址修改。,Board Settings設(shè)置,5.5.5 配置NiosII系統(tǒng),該標(biāo)簽主要利用SOPC Builder提供的引腳映射

45、器進(jìn)行引腳映射。用戶可將創(chuàng)建的Nios II系統(tǒng)模塊的引腳映射到PCB板上的目標(biāo)設(shè)備，當(dāng)生成系統(tǒng)時(shí)，SOPC Builder軟件將為Quartus II工程分配引腳。,注意，如果要進(jìn)行Board Settings設(shè)置，則在Quartus II工程中的頂層引腳的名稱一定要和系統(tǒng)模塊中的源信號相同。用戶可以使用Board Settings設(shè)置進(jìn)行引腳映射，也可以在Quartus II中利用Assignment Editor或編寫TCL腳本來分配引腳 。參見5.6.5節(jié)介紹。,單擊System Generation標(biāo)簽，在Options下如下設(shè)置，如圖5-41 所示。,5.5.6 生成NiosII系

46、統(tǒng),圖5-41 System Generation標(biāo)簽設(shè)置,啟動(dòng)Nios II IDE集成開發(fā)軟件進(jìn)行系統(tǒng)上的軟件設(shè)計(jì)、調(diào)試及運(yùn)行,產(chǎn)生HDL系統(tǒng)描述文件,創(chuàng)建仿真工程文件,單擊Generate按鈕，啟動(dòng)系統(tǒng)生成，如圖5-42所示。在這個(gè)過程中同時(shí)生成了用于Quartus II編譯的HDL文件及原理圖模塊，原理圖模塊可作為一個(gè)元件來調(diào)用。,5.5.6 生成NiosII系統(tǒng),圖5-42 啟動(dòng)生成Nios II系統(tǒng),5.6 集成Nios II系統(tǒng)到Quartus II工程,在上節(jié)使用SOPC Builder創(chuàng)建了Nios II系統(tǒng)，Nios II系統(tǒng)的表述已自動(dòng)地轉(zhuǎn)換為HDL表述和原理圖模塊，前者

47、可以在HDL頂層文件中直接調(diào)用，后者可以在原理圖中作為一個(gè)元件來調(diào)用。 本節(jié)將介紹使用原理圖編輯輸入的方法來完成示例。,在Quartus II主控制窗口，選擇主菜單FileNew，打開如圖5-43所示窗口，在Device Design Files標(biāo)簽中選擇Block Diagram/Schematic File，建立BDF文件，打開原理圖編輯窗。,5.6.1 創(chuàng)建頂層模塊,創(chuàng)建頂層模塊就是在Quartus II中新建一個(gè)原理圖文件，把SOPC Builder生成的名稱為std_2c35的SOPC硬件系統(tǒng)作為一個(gè)元件模塊調(diào)入，然后添加到當(dāng)前的工程中。,圖5-43 創(chuàng)建原理圖文件,5.6.2 添加

48、Nios II系統(tǒng)模塊到Quartus II頂層模塊,在BDF編輯窗口中單擊鼠標(biāo)右鍵，選擇InsertSymbol.，或者雙 擊鼠標(biāo)左鍵，打開Symbol對話框。 在Symbol對話框中單擊Project展開工程目錄，選擇std_2c35，出現(xiàn) 一個(gè)大的符號。代表了前面創(chuàng)建的Nios II系統(tǒng)，如圖5-44所示。 單擊OK，Symbol對話框關(guān)閉，std_2c35符號的輪廓被附在鼠標(biāo)的 指針上。 在模塊編輯窗口中的任意空白處單擊一下放置符號，std_2c35的符 號在BDF中被實(shí)例化了。 選擇主菜單FileSave進(jìn)行保存。,5.6.2 添加Nios II系統(tǒng)模塊到Quartus II頂層模塊

49、,圖5-44 調(diào)入已生成的Nios II系統(tǒng)模塊,5.6.3 添加引腳和其他基本單元,系統(tǒng)模塊添加到編輯窗口后，可以看到模塊的外圍有很多連接線，需要添加引腳進(jìn)行連接。如果有其他設(shè)計(jì)單元，也可以在此添加進(jìn)去，完成整體原理圖設(shè)計(jì)。添加引腳及其他基本單元可以從Quartus II的Libraries庫中添加。,下面步驟為工程添加輸入、輸出、雙向引腳及其他基本單元： （1）如添加輸入，可以右鍵點(diǎn)擊BDF編輯窗口，選擇Insert Symbol.，或者雙擊鼠標(biāo)左鍵，打開Symbol對話框。 （2）在Symbol對話框的Libraries列表中，單擊+展開c:/altera/ quartus51/libr

50、aries/樹型顯示目錄。 （3）展開primitives文件夾和pin文件夾，選擇input組件，或直接在Name處鍵入input，這樣可以看到右面窗口顯示INPUT輸入引腳，如圖5-45所示。,5.6.3 添加引腳和其他基本單元,（4）單擊OK，將輸入引腳添加到編輯窗口中。 （5）單擊添加的輸入引腳，按ctrl鍵，拖動(dòng)輸入引腳到空白位置，這樣又添加一個(gè)輸入引腳。采用同樣的方式，根據(jù)原理圖中需要的輸入情況，可以相應(yīng)的添加輸入引腳。 （6）將每一個(gè)插入的INPUT引腳符號與對應(yīng)的Nios II輸入引腳放置在同一水平位置，以便后面進(jìn)行連線。 （7）重復(fù)第（1）步到第（4）步，插入并定位OUTPU

51、T引腳和BIDIR引腳。 （8）在Symbol對話框Libraries列表中，單擊+展開c:/altera/quartus51 /libraries/樹型顯示目錄，展開primitives文件夾和logic文件夾，選擇not組件。也可以直接在Symbol對話框的Name處鍵入not來選擇該組件。 （9）單擊OK，將NOT符號插入到BDF文件中。 （10）選擇主菜單FileSave進(jìn)行保存。,5.6.4 命名引腳及引腳連接,為了清晰了解每個(gè)插入引腳的含義，用戶可對插入的引腳進(jìn)行命名。如對其中一個(gè)輸入引腳進(jìn)行命名，可以雙擊該引腳，彈出Pin properties對話框，如圖5-46所示，在Pin

52、name處鍵入clk，點(diǎn)擊確定，這樣Input引腳的名稱就變?yōu)閏lk。,圖5-46 引腳屬性設(shè)置,5.6.4 添加引腳和其他基本單元,進(jìn)行引腳連接可以有多種方法： （1）對于輸入引腳，將鼠標(biāo)放置在引腳的右側(cè)，就會(huì)出現(xiàn)一個(gè)十字，直接和Nios II系統(tǒng)模塊的相應(yīng)引腳相連即可；對于輸出引腳和雙向引腳，將鼠標(biāo)放置在引腳的左側(cè)，出現(xiàn)十字后，直接和Nios II系統(tǒng)模塊的相應(yīng)引腳相連即可。 （2）也可以通過BDF編輯窗口左側(cè)工具欄的Use Rubberbanding工具來實(shí)現(xiàn)。首先單擊該工具（即rubberbanding被打開），然后將輸入引腳，輸出引腳及雙向引腳和Nios II系統(tǒng)模塊的引腳一一連接在

53、一起，逐個(gè)選中這些引腳符號，把它從Nios II系統(tǒng)模塊移開，則在引腳符號和Nios II系統(tǒng)模塊之間自動(dòng)出現(xiàn)一條連接線。,5.6.5 選擇器件及分配FPGA管腳,在分配管腳前，首先要選擇器件?？梢园凑障旅娴牟襟E選擇器件： （1）在Quartus II主菜單中選擇AssignmentsDevice，打開 Settings對話框。 （2）在對話框右側(cè)選擇器件的系列及具體型號，如5-47所示。,圖5-47 選擇器件的系列及型號,5.6.5 選擇器件及分配FPGA管腳,引腳鎖定有兩種方式 直接鎖定引腳 編寫TCL腳本來完成引腳的鎖定。,直接鎖定引腳,直接鎖定引腳可以按照以下步驟實(shí)現(xiàn)： （1）在BDF

54、編輯窗口種選中某一引腳，右鍵點(diǎn)擊該引腳，選擇LocateLocate in Assignment Editor，打開Assignment Editor窗口。 （2）在Assignment Editor窗口中，單擊Pin按鈕，顯示要鎖定的引腳的名稱。 （3）根據(jù)實(shí)驗(yàn)開發(fā)板原理圖（參見附錄B），在下面編輯區(qū)的Location處鍵入要分配的FPGA管腳（如圖5-48所示），或者在下拉菜單中選擇要分配的管腳。,5.6.5 選擇器件及分配FPGA管腳,圖5-48 使用Assignment Editor鎖定引腳,使用TCL腳本鎖定引腳,5.6.5 選擇器件及分配FPGA管腳,（1）建立一個(gè)名字為Setup

55、.tcl的管腳配置文件。選擇Quartus II主菜單FileNew，打開New對話框，點(diǎn)擊Other Files標(biāo)簽，選擇TCL Script File，根據(jù)Cyclone II EP2C35開發(fā)板，在TCL編輯窗口中輸入腳本內(nèi)容： #Setup.tcl #Setup pin setting set_global_assignment -name RESERVE_ALL_UNUSED_PINS AS INPUT TRI-STATED set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF set_location_assignment

56、PIN_B13 -to clk set_location_assignment PIN_C5 -to reset set_location_assignment PIN_AC10 -to led_pio0 set_location_assignment PIN_W11 -to led_pio1 set_location_assignment PIN_W12 -to led_pio2 set_location_assignment PIN_AE8 -to led_pio3 set_location_assignment PIN_AF8 -to led_pio4 。,引腳很多，只列出一部分,5.6

57、.5 選擇器件及分配FPGA管腳,（2）運(yùn)行建立的TCL腳本文件。選擇Quartus II主菜單ToolsTcl Scripts，打開TCL腳本對話框，如圖5-49所示。在Libraries庫中選擇Project文件夾下的Setup，然后單擊Run按鈕運(yùn)行腳本。,圖5-49 Tcl Script對話框,5.6.5 選擇器件及分配FPGA管腳,在引腳分配完成后，可以直接在Quartus II工具欄中選擇Assignment Editor工具，查看整體管腳分配情況，如圖5-50所示。,圖5-50 引腳分配情況查看,5.6.5 選擇器件及分配FPGA管腳,之后，將原理圖文件保存，設(shè)定該文件為工程的當(dāng)

58、前文件，方法是在保存的對話框中選中復(fù)選框Add file to current project即可。這樣，整個(gè)原理圖的設(shè)計(jì)就完成了，如圖5-51所示。,5.6.6 器件和管腳的其他設(shè)置,在編譯之前，用戶必須對以下對象進(jìn)行設(shè)定或配置：未使用的引腳、功能復(fù)用引腳、編程（配置）文件類型等。設(shè)置未使用引腳需要執(zhí)行以下步驟： （1）選擇Quartus II主菜單AssignmentsSettings，打開Settings設(shè) 置對話框，在左側(cè)Category類別中選擇Device頁。 （2）單擊右側(cè)Device & Pin Options按鈕，則Device & Pin Options對 話框的Gener

59、al標(biāo)簽自動(dòng)出現(xiàn)。 （3）單擊Unused Pins標(biāo)簽，在Reserve all unused pins下選擇As input tri-stated，如圖5-52所示。,圖5-52 設(shè)定未使用引腳,Unused Pins設(shè)置很重要，如不進(jìn)行設(shè)置，設(shè)計(jì)可能無法在Nios II開發(fā)板上運(yùn)行。,5.6.5 選擇器件及分配FPGA管腳,對于General標(biāo)簽，在Options欄中選中Auto-restart configuration after error復(fù)選框，使對FPGA的配置失敗后能自動(dòng)重新配置，并加入JTAG用戶編碼。 Configuration標(biāo)簽，用來確定目標(biāo)器件編程配置方式。這里有兩種編程模式可供選擇：主動(dòng)串行方式（Active Serial）和被動(dòng)串行方式（Passive Serial）。在此選擇Active Serial，這種方式只對專用的Flash技術(shù)的配置器件進(jìn)行配置用的編程方式，而PC機(jī)對FPGA