關(guān)鍵電路的EMC設(shè)計(jì).ppt

1、關(guān)鍵電路EMC設(shè)計(jì)技術(shù),目 錄,干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 撥碼開關(guān)及鍵盤電路抗干擾設(shè)計(jì),時(shí)鐘信號(hào)沿的設(shè)計(jì),在滿足產(chǎn)品功能要求的情況下，沿盡可能緩； 如右圖所示，使沿變緩的方法是增大電阻R和電容C的值； 所以，單板原理圖設(shè)計(jì)時(shí)，在時(shí)鐘信號(hào)的輸出端串聯(lián)一個(gè)電阻R，此電阻同時(shí)可以用來進(jìn)行匹配（見后續(xù)描述）； 電容C的實(shí)現(xiàn)可以采用在PCB設(shè)計(jì)時(shí)預(yù)留焊盤或通過信號(hào)線的對(duì)地分布電容來控制。,時(shí)鐘輸出匹配設(shè)計(jì),時(shí)鐘輸出不匹配帶來的危

2、害： 信號(hào)不匹配會(huì)導(dǎo)致信號(hào)來回反射，反射信號(hào)會(huì)在原來信號(hào)上疊加，產(chǎn)生振鈴或過沖，導(dǎo)致較為嚴(yán)重的輻射，如下圖：,時(shí)鐘輸出匹配設(shè)計(jì),通用的輸出匹配方法： 一般器件的輸出阻抗為十幾個(gè)歐姆，而PCB板上的走線阻抗Z0范圍為5090歐姆，導(dǎo)致非常嚴(yán)重的失配，一般采用串聯(lián)一個(gè)電阻的方式進(jìn)行匹配，電阻的選擇可以在2251歐姆之間。,時(shí)鐘輸出匹配設(shè)計(jì),時(shí)鐘輸出匹配后的改善： 從下圖中的左圖可以看出，原先的過沖沒有了，所以右圖中的頻域輻射圖得到了很大的改善。,時(shí)鐘輸出或驅(qū)動(dòng)器件的電源去耦設(shè)計(jì),時(shí)鐘器件的電源去耦方式一般為：磁珠10uF電容高頻電容； 高頻電容的選擇：根據(jù)時(shí)鐘頻率選擇電容的容值，選擇范圍為：100

3、pF0.1uF，典型值為1000pF。,時(shí)鐘輸出或驅(qū)動(dòng)器件的地設(shè)計(jì),時(shí)鐘器件的金屬外殼在PCB設(shè)計(jì)時(shí)需要定義為地網(wǎng)絡(luò)屬性。,周期性窄帶尖蜂噪聲抑制方法,確認(rèn)時(shí)鐘線是否走內(nèi)層，并且靠近地平面走線； 如果時(shí)鐘線走內(nèi)層仍然輻射超標(biāo)，則需要考慮下次改板時(shí)在時(shí)鐘線兩側(cè)包地線。,周期性窄帶尖蜂噪聲抑制方法,確認(rèn)是否存在時(shí)鐘線跨地平面分割走線的現(xiàn)象，跨分割會(huì)使得信號(hào)回路面積增大，如下圖比較。在改板時(shí)一定要處理跨分割問題。,周期性窄帶尖蜂噪聲抑制方法,如下圖，時(shí)鐘源靠近負(fù)載的目的是使時(shí)鐘走線即可能短；,周期性窄帶尖蜂噪聲抑制方法,時(shí)鐘線的粗細(xì)跳變會(huì)導(dǎo)致時(shí)鐘信號(hào)出現(xiàn)阻抗失配問題，使時(shí)鐘波形產(chǎn)生畸變，引起EMI問

4、題；,周期性窄帶尖蜂噪聲抑制方法,時(shí)鐘線換層過孔附近是否有地過孔。,總線電路干擾抑制設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾設(shè)計(jì),總線信號(hào)沿的設(shè)計(jì),對(duì)于可編程的總線輸出芯片，建議使用軟件控制其沿的陡度； 對(duì)于不可編程的芯片，采用的方法同時(shí)鐘源，但給每根總線都并電容的可能性不大，因?yàn)槊扛偩€對(duì)地都有分布電容，所以增大右圖中的R同樣可以減緩信號(hào)上升沿。,總線信號(hào)輸出匹配設(shè)計(jì),匹配電阻的

5、選擇：22歐姆51歐姆。 一般不建議采用阻排，因?yàn)樽枧湃菀桩a(chǎn)生串?dāng)_，并且阻排之中如果有一個(gè)電阻故障，整個(gè)阻排都需要更換，成本大。,總線是否有匹配,總線輸出建議采用始端輸出匹配電阻進(jìn)行匹配，可以有效減小總線輻射，注意匹配電阻靠近驅(qū)動(dòng)源放置；,非周期、密集型窄帶尖蜂噪聲抑制方法,總線驅(qū)動(dòng)和接收芯片的電源必須有良好的濾波電路，具體芯片： CPU Flash SDRAM,非周期、密集型窄帶尖蜂噪聲抑制方法,上圖為信號(hào)線換層過孔附近無地過孔（過孔距離較遠(yuǎn)）的情況，桔黃色虛線為回流面積區(qū)，下圖為走線換層過孔附近有地過孔，可以看出下圖較上圖有較小的信號(hào)回流面積，所以輻射能大大減小。,非周期、密集型窄帶尖蜂噪

6、聲抑制方法,走線粗細(xì)的跳變會(huì)導(dǎo)致信號(hào)出現(xiàn)阻抗失配問題，使信號(hào)波形產(chǎn)生畸變，引起EMI問題；,總線過孔處的地過孔設(shè)置是否合理,信號(hào)過孔附近無地過孔，回路面積變大,增加了地過孔，回路面積變小，輻射得到抑制,各種PCB上總線的處理,單層板上，總線簇兩側(cè)應(yīng)加包地線； 雙層板上，總線簇兩側(cè)加包地線或者另外一層（非總線所在層）的總線投影區(qū)域內(nèi)鋪接地銅皮； 多層板上，總線簇應(yīng)靠近完整地平面走線，最好走內(nèi)層。,關(guān)鍵IC的電源去耦設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)

7、計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾設(shè)計(jì),關(guān)鍵IC的電源去耦設(shè)計(jì),無去耦設(shè)計(jì)的危害,關(guān)鍵IC的電源去耦設(shè)計(jì),危害的解決方法,關(guān)鍵IC的電源去耦設(shè)計(jì),如何進(jìn)行去耦設(shè)計(jì) 采用磁珠低頻電容高頻電容的組合方式，其中： 磁珠選擇的原則DC阻值越小越好，百兆電阻越大越好； 低頻電容的一般取值為10uF； 高頻電容的取值一般為100pF0.1uF，典型值為1000pF。,接口電路干擾抑制設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì)

8、接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾設(shè)計(jì),接口電路干擾抑制設(shè)計(jì),接地設(shè)計(jì),接口電路干擾抑制設(shè)計(jì),濾波設(shè)計(jì),接口電路干擾抑制設(shè)計(jì),R可以有效的減小干擾電流的幅度，C可以將干擾迅速的泄放至大地中，避免對(duì)外干擾。電容必須接低阻抗且無任何噪聲的“干凈地” 如果該接口傳輸高頻信號(hào)，R和C都會(huì)對(duì)信號(hào)的質(zhì)量有影響。,接口電路干擾抑制設(shè)計(jì),復(fù)位電路抗干擾設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗

9、干擾設(shè)計(jì),復(fù)位電路抗干擾設(shè)計(jì),面板復(fù)位按鈕是靜電非常敏感的電路，可以采用右圖兩種方法處理。 其中電容的典型值為560pF，雙向TVS管可以選擇結(jié)電容較小的的管子，結(jié)電容在1000pF以下。 此外，盡可能增加R進(jìn)行限流。,面板指示燈抗干擾設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾設(shè)計(jì),面板指示燈抗干擾設(shè)計(jì),一、串聯(lián)限流 原理：采用串聯(lián)電阻、磁珠或電感的方式進(jìn)行ESD電流抑制。 優(yōu)點(diǎn)：電路簡單、成本低廉。 缺點(diǎn)

10、：電阻太大時(shí)會(huì)對(duì)信號(hào)造成明顯衰減，所以只能用于高輸入阻抗、低速率的端口。,面板指示燈抗干擾設(shè)計(jì),串聯(lián)限流的PCB設(shè)計(jì)方法： 限流電阻（磁珠、電感）不要太靠近接口。,面板指示燈抗干擾設(shè)計(jì),三、并聯(lián)分流TVS或壓敏電阻 原理：利用TVS和艷敏電阻的高壓擊穿箝位特性對(duì)電路進(jìn)行ESD脈沖保護(hù)。 優(yōu)點(diǎn)：箝位電壓穩(wěn)定，保護(hù)性能好。 缺點(diǎn)：成本昂貴，寄生電容較大。,接口電路抗干擾設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾

11、設(shè)計(jì),接口電路抗干擾設(shè)計(jì),在對(duì)接口連接器進(jìn)行放電時(shí)，連接器內(nèi)的插針極易耦合出靜電電流； 采取的措施：1、采用TVS管進(jìn)行靜電抑制（TVS管為瞬態(tài)抑制二極管），并使用限流電阻進(jìn)行限流，如下圖所示；2、選用抗靜電能力較強(qiáng)的接口芯片。,接口電路抗干擾設(shè)計(jì),USB接口 可以使用集成二極管與TVS管的模塊，PCB尖端也可以作為一種輔助防護(hù)手段。,接口電路抗干擾設(shè)計(jì),USB接口 也可以采用帶有EMI濾波功能的TVS陣列。,接口電路抗干擾設(shè)計(jì),音頻端口揚(yáng)聲器 音頻端口速率較低，可以采用壓敏電阻的方式進(jìn)行靜電防護(hù)，L為磁珠，用來進(jìn)行高頻濾波。 壓敏電阻需要選擇時(shí)需要考慮其寄生電容的容值，以便能夠和磁珠共同構(gòu)成

12、LC濾波電路。,接口電路抗干擾設(shè)計(jì),音頻端口耳機(jī) 采用壓敏和磁珠組合的方式進(jìn)行防護(hù)，壓敏用來泄流，磁珠用來進(jìn)行限流和EMI濾波。,關(guān)鍵IC的電源抗干擾設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板指示燈抗干擾設(shè)計(jì) 接口電路抗干擾設(shè)計(jì) 關(guān)鍵IC的電源抗干擾設(shè)計(jì) 面板撥碼開關(guān)電路抗干擾設(shè)計(jì),關(guān)鍵IC的電源抗干擾設(shè)計(jì),四、并聯(lián)分流并聯(lián)高速開關(guān)二極管 原理：使外來脈沖泄放到電源或地上面，從而起到保護(hù)器件的目的。 優(yōu)點(diǎn)：反應(yīng)速度快、寄生電容小。 缺點(diǎn)：使用元器件較多，占PCB面積大。,關(guān)鍵IC的電源抗干擾

13、設(shè)計(jì),并聯(lián)高速開關(guān)二極管的PCB設(shè)計(jì)方法 按照下圖右圖中的方式進(jìn)行布線，以求減小殘壓。,關(guān)鍵IC的電源抗干擾設(shè)計(jì),五、并聯(lián)火花間隙（PCB走線尖端） 原理：采用右圖中所示得PCB走線尖端方式，當(dāng)有靜電脈沖耦合時(shí)，尖端上得電荷密度會(huì)非常高，從而發(fā)生擊穿，將靜電能量泄放掉，達(dá)到保護(hù)內(nèi)部電路得目的。 優(yōu)點(diǎn)：成本極低、實(shí)現(xiàn)容易。 缺點(diǎn)：反應(yīng)速度較慢，通常為10ns，并且殘壓很高，此外，這種方式受大氣壓、濕度、電極形狀以及靜電電壓得高低影響很大，防護(hù)性能不穩(wěn)定。,面板撥碼開關(guān)電路抗干擾設(shè)計(jì),干擾抑制設(shè)計(jì) 時(shí)鐘電路干擾抑制設(shè)計(jì) 總線電路干擾抑制設(shè)計(jì) 關(guān)鍵IC的電源去耦設(shè)計(jì) 接口電路干擾抑制設(shè)計(jì) 抗干擾設(shè)計(jì) 復(fù)位電路抗干擾設(shè)計(jì) 面板