數(shù)字電子技術(shù)基礎(chǔ)課件閻石主編第五版第四章

1、第 四 章,組合邏輯電路,數(shù)字電路,組合邏輯電路,時序邏輯電路,任一時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān),任一時刻的輸出不僅取決于現(xiàn)時的輸入，而且還與電路原來狀態(tài) 有關(guān),4.1 概述,組合邏輯電路的框圖,組合邏輯電路在電路結(jié)構(gòu)上不包含存儲單元，僅僅是由各種門電路組成,4.2 組合邏輯電路的分析和設(shè)計方法,4.2.1 組合邏輯電路的分析方法,分析方法步驟,邏輯圖,邏輯表達(dá)式,1,1,最簡與或表達(dá)式,化簡,2,2,從輸入到輸出逐級寫出,最簡與或表達(dá)式,3,真值表,3,4,電路的邏輯功能,當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表

2、決用的組合電路：只要有2票或3票同意，表決就通過,4,0,0,0,1,0,1,1,1,解,由真值表知：該電路可用來判別輸入的4位二進(jìn)制數(shù)數(shù)值的范圍,這是一個全加器電路,4.2.2 組合邏輯電路的設(shè)計方法,步驟,例1：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。用與非門實現(xiàn),解,1.首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為 L，多數(shù)贊成時是“1”，否則是“0,2.根據(jù)題意列出真值表,3.畫出卡諾圖化簡,L= AC + BC + AB,4、用與非門實現(xiàn)邏輯電路,

3、例4.2.2,解:取紅、黃、綠三盞燈分別用R、A、G表示，設(shè)燈亮為“1”，不亮為“0”；故障信號為輸出變量用Z表示，規(guī)定正常為“0”，不正常為“1,2、寫邏輯函數(shù)式,3、化簡,4、畫邏輯圖,用與非門實現(xiàn),用與或非門實現(xiàn),4.3 若干常用的組合邏輯電路,4.3.1 編碼器,編碼：用二進(jìn)制代碼來表示某一信息（文字、數(shù)字、符號）的過程。 實現(xiàn)編碼操作的電路稱為編碼器,普通編碼器,3位二進(jìn)制（8線3線）編碼器真值表,任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂,一、二進(jìn)制編碼器,輸入端：2n 輸出端：n,高電平有效,圖4.3.2,優(yōu)先編碼器,在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。編碼

4、時只對優(yōu)先權(quán)最高的進(jìn)行編碼,8線3線優(yōu)先編碼器74LS148邏輯圖（圖4.3.3,選通輸入端,選通輸出端,擴(kuò)展端,輸入：邏輯0(低電平）有效,輸出：邏輯0(低電平）有效,低電平表示“電路工作，但無編碼輸入,低電平表示“電路工作，且有編碼輸入,例4.3.1：試用兩片74LS148組成16線4線優(yōu)先編碼器,優(yōu)先權(quán)最高,均無信號時，才允許對 輸入信號編碼,1)片處于編碼狀態(tài),(2)片被封鎖,2)片處于編碼狀態(tài),二、二十進(jìn)制編碼器,輸入端10 個，輸出端4個，也稱10線4線編碼器,集成10線-4線優(yōu)先編碼器,輸入輸出均低電平有效,功能表見表4.3.3,4.3.2 譯碼器,譯碼：將二進(jìn)制代碼翻譯成對應(yīng)的

5、輸出信號的過程。譯碼是編碼的逆過程。 實現(xiàn)譯碼操作的電路稱為譯碼器,常用的譯碼器有:二進(jìn)制譯碼器、二十進(jìn)制譯碼器、顯示譯碼器三類,一、二進(jìn)制譯碼器,輸入端：n 輸出端：2n,二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1,2 線 4線譯碼器74LS139 （輸出低電平有效,真值表,3位二進(jìn)制譯碼器(3線-8線譯碼器,輸入：3位二進(jìn)制代碼 輸出：8個互斥的信號（高電平有效,74HC138集成譯碼器,S=1,譯碼器正常工作,片選輸入端 （使能端,輸出低電平有效,地址輸入端,3線8線譯碼器74HC138功能表,當(dāng)S1

6、=1, =0, =0（即S=1）時，可得輸出,例4.3.2：試用兩片3線8線譯碼器74HC138組成4線16線譯碼器,1)片工作，(2)片禁止。若輸入D3D2D1D0=0100時，譯碼器_輸出_,0,1,11110111,2)片工作，(1)片禁止。若輸入D3D2D1D0=1101時，譯碼器_輸出_,1,2,11111011,二、二十進(jìn)制譯碼器,輸入端：4 輸出端：10,二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制 編碼（BCD碼），分別用A3、A2、A1、A0表示；輸 出的是與10個十進(jìn)制數(shù)字相對應(yīng)的10個信號，用 Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線， 10根輸出線，所以又稱為4線

7、-10線譯碼器,集成8421 BCD碼譯碼器74LS42,三、顯示譯碼器,用來驅(qū)動各種顯示器件，從而將用二進(jìn)制代 碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的 形式直觀地顯示出來的電路，稱為顯示譯碼器,半導(dǎo)體數(shù)碼管,Ya-Yg: 控制信號 高電平時,對應(yīng)的LED亮 低電平時,對應(yīng)的LED滅,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,BCD七段顯示譯碼器,A3-A0: 輸入數(shù)據(jù),a,十進(jìn)制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1

8、 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,先設(shè)計輸出Ya的邏輯表示式及電路圖,七段顯示譯碼器7448引腳排列圖,燈測試輸入,滅零輸入,滅燈輸入滅零輸出,圖4.3.1

9、8 用7448驅(qū)動BS201的連接方法,RBI和RBO配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的0不顯示,0 0 0 6 7 . 9 0 0,四、譯碼器的應(yīng)用,例4.3.3：試用3線8線譯碼器74HC138設(shè)計一個多輸出的組合邏輯電路。輸出邏輯函數(shù)式為,解,化為最小項之和的形式,當(dāng)S1=1, S2=S3=0時,令A(yù)2=A, A1=B, A0=C ,則,畫電路圖,例：分析下圖電路邏輯功能,解,這是一個全加器電路,4.3.3 數(shù)據(jù)分配器與數(shù)據(jù)選擇器,定義：將公共數(shù)據(jù)線上的信號根據(jù)需要送到多個 不同通道上去的邏輯電路,一、數(shù)據(jù)分配器,框圖,輸入端:1個 輸出端:2n個,由74HC138構(gòu)

10、成的1路-8路數(shù)據(jù)分配器,二、數(shù)據(jù)選擇器,定義：根據(jù)需要將多路信號中選擇一路送到公共數(shù)據(jù)線上的邏輯電路(又稱多路開關(guān),輸入端：2n個 輸出端：1個,1、2選1數(shù)據(jù)選擇器,集成化,真值表,地址變量,輸入數(shù)據(jù),由地址碼決定從路輸入中 選擇哪路輸出,2、4選1數(shù)據(jù)選擇器,即,型號:74HC153 雙4選1數(shù)據(jù)選擇器,集成電路數(shù)據(jù)選擇器,集成8選1數(shù)據(jù)選擇器74HC151,74HC151的真值表,擴(kuò)展,例4.3.4 用雙4選1數(shù)據(jù)選擇器構(gòu)成8選1數(shù)據(jù)選擇器,A2=0時，上邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D0D3選擇一路輸出,A2=1時，下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D4D7選擇一路輸出,2片8選1數(shù)據(jù)選擇器7

11、4LS151構(gòu)成16選1的數(shù)據(jù)選擇器,用數(shù)據(jù)選擇器設(shè)計組合邏輯電路,步驟： 1.列出所求邏輯函數(shù)的真值表，寫出其最小項表達(dá)式。 2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。 3.對照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。 4.按照求出的表達(dá)式或取值連接電路，畫電路連線圖,確定數(shù)據(jù)選擇器,確定地址變量,2,1,n個地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實現(xiàn)n1個變量的函數(shù),3個變量，選用4選1數(shù)據(jù)選擇器,A1=A、A0=B,邏輯函數(shù),1,選用74HC153,2,74HC153有兩個地址變量,求Di,3,1）公式法,函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式,4選1數(shù)據(jù)選

12、擇器輸出信號的表達(dá)式,比較L和Y，得,3,畫連線圖,4,4,求Di的方法,2）真值表法,求Di的方法,3）圖形法,解,例4.3.6,對照74HC151輸出表達(dá)式，求Di,寫出最小項表達(dá)式,選用8選1數(shù)據(jù)選擇器74HC151，當(dāng)S=0時， 令A(yù)2=A、A1=B 、A0=C,代入上式得,比較L和Y，得,畫連線圖,另解,寫出最小項表達(dá)式,選用雙4選1數(shù)據(jù)選擇器74HC153其中的一半，當(dāng)S1=0時，令A(yù)1=A、A0=B,代入上式得,對照74HC153輸出表達(dá)式，求Di,畫連線圖,例4.3.5（例4.2.2交通燈監(jiān)視電 路,解:取紅、黃、綠三盞燈分別用R、A、G表示，設(shè)燈亮為“1”，不亮為“0”；故障

13、信號為輸出變量用Z表示，規(guī)定正常為“0”，不正常為“1,寫邏輯函數(shù)式,對照74HC153輸出表達(dá)式，求Di,畫連線圖,例：分析下圖電路邏輯功能,解:S1=S2=0,74HC153正常工作，且A1=A,A0=B,這是一個全加器電路,數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時傳送系統(tǒng),4.3.4 加法器,舉例：A=1101, B=1001, 計算A+B,0,1,1,0,1,0,0,1,1,加法運算的基本規(guī)則,1）逢二進(jìn)一,2）最低位是兩個數(shù)最低位的相加，不需考慮進(jìn)位,3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位,4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位,1）半加器,半加運算不考

14、慮從低位來的進(jìn)位,A-加數(shù);B-被加數(shù);S-本位和;Co-進(jìn)位,真值表,1位加法器,邏輯圖,邏輯符號,2個輸入端,2個輸出端,2）全加器,A-加數(shù)；B-被加數(shù)；Ci-低位的進(jìn)位；S-本位和；Co-進(jìn)位,邏輯狀態(tài)表見下頁,相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位,課本上采用了圈0的方法,3個輸入端,2個輸出端,雙全加器74LS183,1）串行進(jìn)位加法器,如圖：用全加器實現(xiàn)4位二進(jìn)制數(shù)相加,注意：CI0=0,和,進(jìn)位,多位加法器,2）超前進(jìn)位加法器,例4.3.7,解,BCD碼+0011=余3碼,設(shè)輸入8421碼用變量DCBA表示，輸出余三碼用變量Y3Y2Y1Y0表示。則有,Y3Y2Y1Y0

15、DCBA+0011,解,設(shè)輸入余三碼用變量DCBA表示，輸出8421碼用變量Y3Y2Y1Y0表示。則有,Y3Y2Y1Y0 DCBA+0011補 DCBA+1101,用一片74LS283將余三碼轉(zhuǎn)換成8421BCD碼,余3碼0011=BCD碼,全減器真值表,A-被減數(shù)； B-減數(shù)； C-低位的借位； D-本位差； J-向高位的借位,4.3.5 數(shù)值比較器,定義：對兩數(shù)A、B（可以是一位，也可是多 位）進(jìn)行大小比較的邏輯電路。比較 的結(jié)果有AB、AB、A=B三種結(jié)果,一、1位數(shù)值比較器,設(shè)AB時Y11；AB時Y21；AB時Y31。 得1位數(shù)值比較器的真值表,邏輯表達(dá)式,邏輯圖,二、4位數(shù)值比較器,集成數(shù)值比較器,例4.3.8 試用兩片74LS85組成一個8位數(shù)值比較器,4.4 組合邏輯電路中的競爭冒險現(xiàn)象,在組合電路中，當(dāng)輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾 信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為 競爭冒險,一.競爭冒險的概念,原因：主要是門電路的延遲時間產(chǎn)生的,干擾信號,二.產(chǎn)生競爭冒險的原因,三. 檢查競爭冒險的方法,只