西安電子科技大學(xué)EDA實驗報告

1、EDA大作業(yè)及實驗報告實驗一：QUARTUS 軟件使用及組合電路設(shè)計仿真實驗?zāi)康模簩W(xué)習(xí) QUARTUS 軟件的使用，掌握軟件工程的建立，VHDL源文件的設(shè)計和波形仿真等基本內(nèi)容；實驗內(nèi)容：1. 四選一多路選擇器的設(shè)計 首先利用Quartus完成4選1多路選擇器的文本編輯輸入(mux41a.vhd)和仿真測試等步驟，給出仿真波形。步驟：（1） 建立工作庫文件夾和編輯設(shè)計文件；（2） 創(chuàng)建工程；（3） 編譯前設(shè)置；（4） 全程編譯；（5） 時序仿真；（6） 應(yīng)用RTL電路圖觀測器（可選擇）實驗程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY

2、mux41 IS PORT( S10:IN STD_LOGIC_VECTOR(1 DOWNTO 0); A,B,C,D:IN STD_LOGIC; Q:OUT STD_LOGIC );END ENTITY mux41;ARCHITECTURE bhv OF mux41 ISBEGINPROCESS(A,B,C,D,S10)BEGIN IF S10=00 THEN Q=A; ELSIF S10=01 THEN Q=B; ELSIF S10=10 THEN Q=C; ELSE Q LED7S 0 WHEN 0001 = LED7S 1 WHEN 0010 = LED7S 2 WHEN 0011 =

3、 LED7S 3 WHEN 0100 = LED7S 4 WHEN 0101 = LED7S 5 WHEN 0110 = LED7S 6 WHEN 0111 = LED7S 7 WHEN 1000 = LED7S 8 WHEN 1001 = LED7S 9 WHEN 1010 = LED7S A WHEN 1011 = LED7S B WHEN 1100 = LED7S C WHEN 1101 = LED7S D WHEN 1110 = LED7S E WHEN 1111 = LED7S F WHEN OTHERS = NULL ; END CASE ; END PROCESS ; END ;

4、波形仿真如圖： 如圖，當(dāng)輸入端A依次輸入0-15的四位二進(jìn)制碼時，輸出端依次輸出（0-9及A-F）的數(shù)碼管所對應(yīng)的七位二進(jìn)制數(shù)，例如，當(dāng)輸入0000時，輸出端輸出（即字符的ASCII碼）,顯示在數(shù)碼段上即0。實驗二 計數(shù)器設(shè)計與顯示實驗?zāi)康模海?）熟悉利用QUARTUS II中的原理圖輸入法設(shè)計組合電路，掌握層次化設(shè)計的方法;（2）學(xué)習(xí)計數(shù)器設(shè)計、多層次設(shè)計方法和總線數(shù)據(jù)輸入方式的仿真，并進(jìn)行電路板下載演示驗證。實驗內(nèi)容：1.完成計數(shù)器設(shè)計設(shè)計含有異步清零和計數(shù)使能的4位二進(jìn)制加減可控計數(shù)器。要求：（1）寫出設(shè)計框圖、流程和方法； （2） 利用VHDL設(shè)計實現(xiàn)程序； （3）進(jìn)行波形仿真驗證；C

5、LC,CLK,EN開始EN，CLC,CLK開始 （4）完成設(shè)計實驗報告：將實驗原理、設(shè)計過程、編譯仿真波形和分析結(jié)果寫進(jìn)實驗報告。CLC=0Q1=Q1-1QQ1=Q1+1EN=1CLKEVENTCLK=1Q10)NOYQ=Q1YN其設(shè)計原理：由三個輸入端CLC,CLK,EN控制計數(shù)器的輸出和計數(shù)方式，其中當(dāng)清零端CLC=1時，輸出端輸出為全零；當(dāng)CLC=0時，正常計數(shù)。其中如果出現(xiàn)時鐘上升沿，加減控制端EN=1時，為加法計數(shù)，反之則為減法計數(shù)。在程序設(shè)計時，在進(jìn)程中引入信號Q1，在進(jìn)程中完成標(biāo)準(zhǔn)邏輯位的加減，結(jié)束進(jìn)程之后將其給輸出。設(shè)計框圖如上所示。實驗程序如下：LIBRARY IEEE;US

6、E IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4 IS PORT(CLK:IN STD_LOGIC; EN:IN STD_LOGIC; CLC:IN STD_LOGIC; Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );END ENTITY CNT4;ARCHITECTURE BHV OF CNT4 IS SIGNAL Q1:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(CLK) BEGIN IF CLC=1 THEN Q10); ELSI

7、F (CLKEVENT AND CLK=1) THEN IF EN=1 THEN Q1=Q1+1; ELSE Q1=Q1-1; END IF; END IF; END PROCESS; Q=Q1;END ARCHITECTURE BHV;波形仿真結(jié)果如圖：如上圖所示，當(dāng)CLC=1時，清零；否則，正常計數(shù)。EN=0時，減法計數(shù)，EN=1時，加法計數(shù)。仿真驗證實驗設(shè)計成功。2.計數(shù)器顯示譯碼設(shè)計與下載用原理圖輸入法的方式，以前面設(shè)計的七段譯碼器DecL7S和計數(shù)器為底層元件，完成“計數(shù)器顯示譯碼”的頂層文件設(shè)計。設(shè)計原理：為了使數(shù)碼管的變化能夠用肉眼觀察，將輸入時鐘（50MHz）先進(jìn)行進(jìn)行50M分

8、頻，輸出頻率為1Hz的時鐘。其中分頻器采用M=50M計數(shù)器的進(jìn)位輸出端來實現(xiàn)，將分頻后的時鐘信號送入四位二進(jìn)制加減可控計數(shù)器的時鐘輸入端。四位二進(jìn)制加減可控計數(shù)器由實驗1中提供，其輸出作為七段譯碼器的輸入端。50M分頻器程序設(shè)計：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT5M IS PORT(CLK:IN STD_LOGIC; CLK_OUT:OUT STD_LOGIC );END ENTITY CNT5M;ARCHITECTURE BHV OF CNT5M IS SIG

9、NAL COUNT:STD_LOGIC_VECTOR(26 DOWNTO 0);BEGIN PROCESS BEGIN WAIT UNTIL CLKEVENT AND CLK=1; IF(COUNT) THEN COUNT=COUNT+1; CLK_OUT=0; ELSE COUNT0); CLK_OUT=1; END IF; END PROCESS;END ARCHITECTURE BHV;修改后加減計數(shù)器程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4 IS POR

10、T(CLK:IN STD_LOGIC; UPDOWN:IN STD_LOGIC; RESET,ENABLE:IN STD_LOGIC; Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );END ENTITY CNT4;ARCHITECTURE BHV OF CNT4 IS SIGNAL Q1:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(CLK) BEGIN IF ENABLE=1 THEN IF RESET=1 THEN Q10); ELSIF (CLKEVENT AND CLK=1) THEN IF UPDOWN=1 THEN

11、 Q1=Q1+1; ELSE Q1=Q1-1; END IF; END IF; END IF; END PROCESS; Q=Q1;END ARCHITECTURE BHV;其原理圖如下：其中為了便于觀察，我們只仿真未加分頻器時的的波形圖如下：其中，ENABLE為使能端，其為1時，電路正常工作。RESET為復(fù)位端，當(dāng)其為1時，輸出為全零。UPDOWAN為加減控制端，其為0時，減法計數(shù)，為1時，加法計數(shù)。硬件測試：將編譯好的的程序下載到實驗板上，其引腳對應(yīng)如原理圖所示。引腳及開關(guān)對應(yīng)關(guān)系如下：控制引腳enableresetupdown對應(yīng)的開關(guān)SW0SW1SW2上電后，SW0為低電平，數(shù)碼管輸出

12、為0，SW0為高電平時，正常計數(shù)。將SW1置為高電平時，清零，數(shù)碼管顯示0；只為低電平時，數(shù)碼管正常顯示。SW2為低電平時，減法計數(shù)，為高電平時，加法計數(shù)。實驗三：大作業(yè)設(shè)計循環(huán)彩燈控制器實驗任務(wù)：設(shè)計一個循環(huán)彩燈控制器，該控制器可控制10個發(fā)光二極管循環(huán)點亮、間隔點亮或者閃爍等花型。要求至少設(shè)計三種以上花型，并用按鍵控制花型之間的轉(zhuǎn)換。實驗設(shè)計：本實驗通過設(shè)計一個擁有11個狀態(tài)的狀態(tài)機(jī)，其11個暫態(tài)s0-s10循環(huán)鏈接，將其所代替的二進(jìn)制碼送入led燈，以實現(xiàn)彩燈“流水”的特性。對于每個暫態(tài)，都擁有4種二進(jìn)制碼，通過對輸入的使能端EN12的判斷，決定輸出的碼值，進(jìn)而確定顯示的彩燈的類型。同時

13、用數(shù)碼管作為彩燈花型序號的顯示裝置，當(dāng)EN12為00時，顯示1；01時顯示2；10時顯示3，11時顯示4。為了能搞看清彩燈的變化規(guī)律，須先經(jīng)過50M分頻器分頻。程序設(shè)計如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY LIUSHUI ISPORT( CLK:IN STD_LOGIC; EN1:IN STD_LOGIC; EN2:IN STD_LOGIC; CON:IN STD_LOGIC; Z:OUT STD_LOGIC_VECTOR(9 DOWNTO 0); LED7S:OUT

14、 STD_LOGIC_VECTOR(6 DOWNTO 0) );END ENTITY LIUSHUI;ARCHITECTURE BHV OF LIUSHUI IS TYPE STATE_TYPE IS(S0,S1,S2,S3,S4,S5,S6,S7,S8,S9); SIGNAL CURRENT_STATE,NEXT_STATE:STATE_TYPE; SIGNAL EN12:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN EN12=EN1&EN2;TONGBU:PROCESSBEGIN WAIT UNTIL CLKEVENT AND CLK=1; CURRENT_STA

15、TE=NEXT_STATE;END PROCESS;ZHUANYI:PROCESS(CURRENT_STATE)BEGIN NEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATENEXT_STATE=S0; END CASE;END PROCESS;SHUCHU:PROCESS(CURRENT_STATE,EN12)BEGIN IF CON=1 THEN Z0); CASE EN12(1 DOWNTO 0) IS WHEN 00=LED7SLED7S

16、LED7SLED7S Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; EL

17、SE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF

18、EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z IF EN12=00 THEN Z=; ELSIF EN12=01 THEN Z=; ELSIF EN12=10 THEN Z=; ELSE Z=; END IF; END CASE; END IF;END PROCESS;END ARCHITECTURE BHV;其波形仿真結(jié)果如圖：其中當(dāng)CON為1時，正常顯示，當(dāng)其為0時，保持上一次最后花型。如圖所示，當(dāng)EN12為00時，LED7S為（即1的二進(jìn)制碼），此時Z9-Z0作為流水燈，依次點亮，視為花型1；當(dāng)EN12為10時，LED7S為（即2的二進(jìn)制碼），此時Z9-Z0作為流水燈，依次逐漸全部點亮，視為花型2；當(dāng)EN12為01時，LED7S為（即3的二進(jìn)制碼），此時Z9-Z0作為流水燈，依次逐漸由兩頭向中間挨個點亮，視為花型3；當(dāng)EN12為01時，LED7S為（即4的二進(jìn)制碼），此時Z9-Z0作為