第七章存儲器復(fù)雜可編程器件和

1、第七章存儲器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列 7.1只讀存儲器 7.1.1 ROM的定義與基本結(jié)構(gòu) 7.1.2 二維譯碼 7.1.3 可編程ROM 7.1.4 集成電路ROM 7.1.5 ROM的讀操作與定時(shí)圖 7.1.6 ROM應(yīng)用舉例 7.2 隨機(jī)存取存儲器 7.2.1靜態(tài)隨機(jī)存取存儲器 7.2.2 同步靜態(tài)隨機(jī)存取存儲器 7.2.3 動態(tài)隨機(jī)存取存儲器 7.2.4 存儲容量的擴(kuò)展 7.3 復(fù)雜可編程邏輯器件 7.3.1 CPLD的結(jié)構(gòu) 7.3.2 CPLD編程簡介 7.4 現(xiàn)場可編程邏輯器件 7.4.1 FPGA中編程實(shí)現(xiàn)邏輯功能的基本原理 7.4.2 FPGA的結(jié)構(gòu) 7.4.3 FP

2、GA編程簡介 7.5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題 7.1只讀存儲器 1、半導(dǎo)體存儲器分類：ROM（只讀），RAM（隨機(jī)存取，讀寫）。 2、易失性：斷電后，數(shù)據(jù)丟失。 3、RAM分：SRAM（靜態(tài)），DRAM（動態(tài)）。 SRAM：觸發(fā)器， DRAM：電容器，定時(shí)刷新。 4、ROM分：固定或掩膜ROM；可編程ROM（PROM）。 PROM分：PROM，一次可編程；EPROM，光可擦除可編程；E2PROM，電可擦 除可編程；Flash Memory，閃爍存儲器。 5、RAM的應(yīng)用。 半導(dǎo)體存儲器的優(yōu)點(diǎn)：容量大、體積小、功耗 低、存取速度快、使用壽命長等。 半導(dǎo)體存儲器按照內(nèi)部信息的存取方式不

3、同分 為兩大類： 1、只讀存儲器ROM。用于存放永久性的、不變 的數(shù)據(jù)。 2、隨機(jī)存取存儲器RAM。用于存放一些臨時(shí)性 的數(shù)據(jù)或中間結(jié)果，需要經(jīng)常改變存儲內(nèi)容。 半導(dǎo)體存儲器的分類圖 半導(dǎo)體存儲器主要是用作微型計(jì)算機(jī)中的內(nèi)存儲器， 用于存放系統(tǒng)中的程序和數(shù)據(jù)。此外，也可用來構(gòu)成組合 邏輯電路。 半導(dǎo)體存儲器的主要性能指標(biāo) （1）存儲容量 存儲器能存放二進(jìn)制代碼的數(shù)量。 通常用NM（字位）來表示，N表示存儲器中地址（存儲） 單元數(shù)，M代表每個(gè)地址單元中的存儲二進(jìn)制碼的位數(shù)。 （2）最大存取時(shí)間 從接收到尋找存儲單元的地址碼開始，到它取出或存入二進(jìn) 制數(shù)碼為止所需的時(shí)間叫做存取時(shí)間。 通常手冊上給

4、出該參數(shù)的上限值，稱為最大存取時(shí)間。最大 存儲時(shí)間愈短，說明存儲器芯片的工作速度愈高。一般情況下， SRAM的工作速度優(yōu)于DRAM，DRAM的工作速度優(yōu)于只讀存儲器 （ROM）。 固定固定ROM- PROM- EPROM- Flash Memary- E2PROM- 按寫入按寫入 方式方式 廠家裝入數(shù)據(jù)，永不改變廠家裝入數(shù)據(jù)，永不改變 用戶裝入，紫外線擦除用戶裝入，紫外線擦除 用戶裝入，電可擦除用戶裝入，電可擦除 高集成度，高集成度，大容量，低成大容量，低成 本本,使用方便使用方便 用戶裝入，只可裝一次，永不改變用戶裝入，只可裝一次，永不改變 按存貯矩陣按存貯矩陣 中器件類型中器件類型 二極管

5、二極管ROM 三極管三極管ROM MOS管管ROM 只讀存儲器（只讀存儲器（ROM） 7.1.1 ROM的定義與基本結(jié)構(gòu) 基本定義： 1、字 2、字長 3、地址 三態(tài)緩沖器 驅(qū)動能力，高阻 地址譯碼器有n個(gè)輸入端，有2n個(gè)輸出信息，每個(gè) 輸出信息對應(yīng)一個(gè)信息單元，而每個(gè)單元存放一個(gè)字， 共有2n個(gè)字（W0、W1、W2n-1稱為字線）。 每個(gè)字有m位，每位對應(yīng)從D0、D1、Dm-1輸出（稱 為位線）。 存儲器的容量是2nm(字線位線)。 ROM中的存儲體可以由二極管、三極管和MOS管來 實(shí)現(xiàn)。 A1A001 OE0 D3D2D1D0=1101 字線與位線的交叉處 相當(dāng)于存儲單元。 密度：以字?jǐn)?shù)和

6、字長的乘積表示存儲器的容量。 22X4位：22即4個(gè)字?jǐn)?shù)，字長為4位，共16個(gè)存儲單元。 7.1.2 二維譯碼 行譯碼器 列譯碼器 A7A6A5A4A3A2A1A0 0 0 0 1 0 0 0 1 A7A6A5A4=0001 譯碼，Y行線為高 電平。 A3A2A1A0=0001 數(shù)據(jù)選擇I位線輸 出。 7.1.3 可編程ROM 在編程前，存儲矩陣中的全部存儲單元的熔絲 都是連通的，即每個(gè)單元存儲的都是1。 用戶可根據(jù)需要，借助一定的編程工具，將某 些存儲單元上的熔絲用大電流燒斷，該單元存儲的 內(nèi)容就變?yōu)?，此過程稱為編程。 熔絲燒斷后不能再接上，故PROM只能進(jìn)行一 次編程。 可編程只讀存儲器

7、（PROM） PROM的可編程存儲單元 最早出現(xiàn)的是用紫外線照射擦除的EPROM。 浮置柵MOS管（簡稱FAMOS管）的柵極被SiO2絕緣層隔離， 呈浮置狀態(tài)，故稱浮置柵。 后來出現(xiàn)了可電擦除可編程的后來出現(xiàn)了可電擦除可編程的ROM。（。（E2PROM） OTPEPROM：只能寫入一次。無透明石英蓋板。：只能寫入一次。無透明石英蓋板。 浮置柵EPROM (a) 浮置柵MOS管的結(jié)構(gòu) (b) EPROM存儲單元 帶負(fù)電 -導(dǎo)通 -存0 不帶電 -截止 -存1 7.1.4 集成電路ROM 7.1.5 ROM的讀操作與定時(shí)圖 時(shí)間延遲 7.1.6 ROM應(yīng)用舉例 7. 2 7. 2 隨機(jī)存取存儲器（

8、隨機(jī)存取存儲器（RAM） 隨機(jī)存取存儲器又叫隨機(jī)讀/寫存儲器，簡稱 RAM，指的是可以從任意選定的單元讀出數(shù)據(jù)，或 將數(shù)據(jù)寫入任意選定的存儲單元。 優(yōu)點(diǎn)：讀寫方便，使用靈活。 缺點(diǎn)：掉電丟失信息。 分類： SRAM （靜態(tài)隨機(jī)存取存儲器） DRAM （動態(tài)隨機(jī)存取存儲器） 1. RAM的結(jié)構(gòu)和讀寫原理 （1）RAM 的結(jié)構(gòu)框圖 RAM 的結(jié)構(gòu)框圖I/O端畫雙箭是因?yàn)閿?shù)據(jù)即可由此端口讀出，也可寫入 存儲矩陣 共有28（256）行24（16）列共212（ 4096）個(gè)信息單元（即字） 每個(gè)信息單元有k位二進(jìn)制數(shù)（1或0） 存儲器中存儲單元的數(shù)量稱為存儲容量（字?jǐn)?shù) 位數(shù)k）。 地址譯碼器 行地址譯碼

9、器：輸入8位行地址碼，輸出256條行 選擇線（用x表示） 列地址譯碼器：輸入4位列地址碼，輸出16條列 選擇線（用Y表示） 當(dāng)R/W =0時(shí)，進(jìn)行數(shù)據(jù)操作。 當(dāng)R/W =1時(shí)，進(jìn)行數(shù)據(jù)操作。 RAM存儲矩陣的示意圖 2564（256個(gè)字，每個(gè)字4位）RAM存儲矩陣的 示意圖。 如果X0Y01，則選中第一個(gè)信息單元的4個(gè) 存儲單元，可以對這4個(gè)存儲單元進(jìn)行讀出或?qū)懭搿?當(dāng)CS=時(shí)，RAM被選中工作。 若 A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示選中列地址為A11A10A9A8=0000、行地址為 A7A6A5A4A3A2A1A0=00000000的存儲

10、單元。 此時(shí)只有X0和Y0為有效，則選中第一個(gè)信息單 元的k個(gè)存儲單元，可以對這k個(gè)存儲單元進(jìn)行讀出 或?qū)懭搿?若此時(shí)R/W=0時(shí)，進(jìn)行入數(shù)據(jù)操作。 當(dāng)CS=1時(shí)，不能對RAM進(jìn)行讀寫操作，所有端 均為。 （3）RAM的存儲單元按工作原理分為： 靜態(tài)存儲單元：利用基本RS觸發(fā)器存儲信息。 保存的信息不易丟失。 動態(tài)存儲單元動態(tài)存儲單元：利用：利用MOS的柵極電容來存儲信 息。由于電容的容量很小，以及漏電流的存在，為 了保持信息，必須定時(shí)給電容充電，通常稱為刷新。 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列選擇線列選擇線) Xi (行選擇線行選擇線) 數(shù)數(shù) 據(jù)據(jù)

11、線線 數(shù)數(shù) 據(jù)據(jù) 線線 D D 位位 線線 B 位位 線線 B 存儲存儲 單元單元 靜態(tài)靜態(tài)RAM存儲單元（SRAM）-以六管靜態(tài)以六管靜態(tài)存儲單元為例 基本基本RS觸發(fā)器觸發(fā)器 控制該單元與位線控制該單元與位線 的通斷的通斷 控制位線與數(shù)據(jù)線的通斷控制位線與數(shù)據(jù)線的通斷 Xi =0，T5、T6 截止，觸發(fā)器與截止，觸發(fā)器與 位線隔離。位線隔離。 T1-T6構(gòu)成一構(gòu)成一 個(gè)存儲單元。個(gè)存儲單元。T3、 T4為負(fù)載，為負(fù)載，T1、 T2為基本為基本RS觸發(fā)觸發(fā) 器器。 來自行地址譯來自行地址譯 碼器的輸出碼器的輸出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列選擇線

12、列選擇線) Xi (行選擇線行選擇線) 數(shù)數(shù) 據(jù)據(jù) 線線 數(shù)數(shù) 據(jù)據(jù) 線線 D D 位位 線線 B 位位 線線 B 存儲存儲 單元單元 Xi =1，T5、T6 導(dǎo)通，觸發(fā)器與導(dǎo)通，觸發(fā)器與 位線接通。位線接通。 Yj =1，T7 、T8 均導(dǎo)通，觸發(fā)器均導(dǎo)通，觸發(fā)器 的輸出與數(shù)據(jù)線的輸出與數(shù)據(jù)線 接通，該單元數(shù)接通，該單元數(shù) 據(jù)可傳送。據(jù)可傳送。 來自列地址譯來自列地址譯 碼器的輸出碼器的輸出 來自行地址譯來自行地址譯 碼器的輸出碼器的輸出 采用CMOS工藝制成， 存儲容量為8K8位，典型 存取時(shí)間為100ns、電源電壓 5V、工作電流40mA、維 持電壓為2V，維持電流為 2A。 8K=21

13、3，有13條地址線 A0A12； 每字有位，有條數(shù) 據(jù)線I/O0I/O7； 6264引腳圖 四條控制線 表 62646264的工作方式表 3、存儲器容量的擴(kuò)展、存儲器容量的擴(kuò)展 位擴(kuò)展可以用多片芯片位擴(kuò)展可以用多片芯片并聯(lián)并聯(lián)的方式來實(shí)現(xiàn)。的方式來實(shí)現(xiàn)。 各地址線、讀各地址線、讀/ /寫線、片選信號對應(yīng)并聯(lián)，寫線、片選信號對應(yīng)并聯(lián)， 各芯片的各芯片的I/OI/O口作為整個(gè)口作為整個(gè)RAMRAM輸入輸入/ /出數(shù)據(jù)端的一位。出數(shù)據(jù)端的一位。 1 1）. . 位擴(kuò)展方式位擴(kuò)展方式增加增加I/O端個(gè)數(shù)端個(gè)數(shù) 用用102410241 1 位的位的RAMRAM擴(kuò)展為擴(kuò)展為102410248 8 位位RA

14、MRAM A0A1 A9R/W CS 10241 RAM I/O A0A1 A9R/W CS 10241 RAM I/O A0A1 A9R/W CS 10241 RAM I/O I/O 1 I/O 2 I/O 7 A 0 A1 A 9 R/W CS 一一片片存存儲儲容容量量 總總存存儲儲容容量量 N 八片八片 2 2）. . 字?jǐn)U展方式字?jǐn)U展方式增加增加地址端個(gè)數(shù)地址端個(gè)數(shù) 一一片片存存儲儲容容量量 總總存存儲儲容容量量 N 例：用例：用2562568 8 位的位的RAMRAM擴(kuò)展為擴(kuò)展為102410248 8 位位RAMRAM。 分析：分析：N=4N=4 2562562 28 8，每片有，每

15、片有8 8條地址線；條地址線； 102410242 210 10，需要 ，需要1010條地址線；條地址線； 所以，需要增加所以，需要增加2 2條高位地址線來控制條高位地址線來控制4 4片分別工作，即需要一個(gè)片分別工作，即需要一個(gè) 2-42-4線譯碼器。線譯碼器。 字?jǐn)U展可以利用字?jǐn)U展可以利用外加譯碼器控制芯片的片選外加譯碼器控制芯片的片選(CS)(CS)輸入端輸入端來實(shí)現(xiàn)。來實(shí)現(xiàn)。 各片各片RAMRAM對應(yīng)的數(shù)據(jù)線、讀對應(yīng)的數(shù)據(jù)線、讀/ /寫線對應(yīng)并聯(lián)；寫線對應(yīng)并聯(lián)； 低位地址線也并聯(lián)接起來；低位地址線也并聯(lián)接起來； 要增加的高位地址線，通過譯碼器譯碼，將其輸出分別接至要增加的高位地址線，通過

16、譯碼器譯碼，將其輸出分別接至 各片的片選控制端。各片的片選控制端。 A0A1 A7R/W CS 2568 RAM I/O0I/O7 (1) A0A1 A7R/W CS 2568 RAM I/O0I/O7 (2) A0A1 A7R/W CS 2568 RAM I/O0I/O7 (3) A0A1 A7R/W CS 2568 RAM I/O0I/O7 (4) A0 A1 A7 R/W Y0 A8 A9 24譯碼器 Y1 Y2 Y3 I/O0 I/O7 A0 A1 用用2562568 8 位的位的RAMRAM擴(kuò)展為擴(kuò)展為102410248 8 位位RAMRAM的系統(tǒng)框圖的系統(tǒng)框圖 7.2 隨機(jī)存取存儲

17、器 7.2.1靜態(tài)隨機(jī)存取存儲器 1、SRAM的基本結(jié)構(gòu)及輸出 2、SRAM存儲單元 3、讀寫操作與定時(shí)圖 7.2.2 同步靜態(tài)隨機(jī)存取存儲器 1、SSRAM的基本結(jié)構(gòu)及工作 7.2.3 動態(tài)隨機(jī)存取存儲器 1、DRAM存儲單元 2、DRAM的基本結(jié)構(gòu)和操作時(shí)序 7.2.4 存儲容量的擴(kuò)展 1、字長（位數(shù)）的擴(kuò)展 2、字?jǐn)?shù)的擴(kuò)展 7.3 復(fù)雜可編程邏輯器件 7.3.1 CPLD的結(jié)構(gòu)集成度高于PLD(PAL,GAL)。 在系統(tǒng)可編程(ISP)： 1、邏輯塊 可編程乘積項(xiàng)陣列；乘積項(xiàng)分配和宏單元 2、可編程內(nèi)部連線 3、I/O單元 7.3.2 CPLD編程簡介 編程過程：將編程數(shù)據(jù)寫入存儲單元中的過程，這些存儲單 元大多采用E2PROM或閃爍存儲器編程技術(shù)。 ISP（在系統(tǒng)可編程）器件的編程條件：ISP專用編程電纜；微機(jī)；ISP編程軟件。 7.4 現(xiàn)場可編程邏輯器件 FPGA：現(xiàn)場可編程門陣列，采用查找表（LUT）實(shí)現(xiàn)邏輯函數(shù)。 FPGA與CPLD（“與或”陣列）的比