MOS集成電路課件

1、MOS集成電路課件1 9-6 MOS工藝工藝 我們主要要了解各次光刻版的作用，為學(xué)我們主要要了解各次光刻版的作用，為學(xué) 習(xí)版圖設(shè)計打下基礎(chǔ)。習(xí)版圖設(shè)計打下基礎(chǔ)。 MOS集成電路課件2 (1) 外延生長 外延生長為在單晶襯底(基片)上生長一層有一定要 求的、與襯底晶向相同的單品層的方法。生長外延層 有多種方法，但采用最多的是氣相外延工藝，常使用 高頻感應(yīng)爐加熱，襯底置于包有碳化硅、玻璃態(tài)石墨 或熱分解石墨的高純石墨加熱體上，然后放進(jìn)石英反 應(yīng)器中，也可采用紅外輻照加熱。 MOS集成電路課件3 (2)氧化 SiO2在集成電路的制造中起著非常重要的作用，它 不僅是器件摻雜的掩蔽膜，而且還是器件表面的

2、保護(hù) 層和鈍化膜，因此在現(xiàn)代集成電路工藝中，氧化工藝 是不可缺少的基本工藝技術(shù)。生長SiO2層的方法不止 一種，但在大規(guī)模集成電路的制造中主要采用熱氧化 法形成SiO2層，其原因是以熱氧化法生長的SiO2層質(zhì) 量最好。 MOS集成電路課件4 (3)摻雜 摻雜是指將需要的雜質(zhì)摻入到半導(dǎo)體特定的區(qū)域 中的技術(shù)。摻雜的目的是改變半導(dǎo)體的電學(xué)性質(zhì)，制 造PN結(jié)二極管、NPN和PNP晶體管、電阻器等。在集 成電路生產(chǎn)中擴散和離子注入摻雜是常用的兩種摻雜 技術(shù)。 MOS集成電路課件5 (4)光刻 在集成電路的光刻工藝中，采用照相復(fù)印的方法， 將光刻版上的圖形精確地復(fù)制在涂有感光膠的二氧化 硅膜或者金屬蒸發(fā)

3、薄層上，利用光刻膠的抗蝕作用， 對二氧化硅或金屬層進(jìn)行選擇性的化學(xué)腐蝕，從而將 光刻版(也叫掩膜版)上的圖形完全準(zhǔn)確地復(fù)制在二氧 化硅層或金屬層上。 在集成電路的制造工藝中，加工工藝次數(shù)最多的是 光刻，如在MOS晶體管的制造過程中，在二氧化硅薄 膜上開窗口、制造多晶硅極、引出鋁電極連線等都必 須利用光刻工藝。圖651所示為在二氧化硅薄膜 上開窗口的光刻工藝步驟。 MOS集成電路課件6 MOS集成電路課件7 (5)刻蝕 將光刻得到的抗蝕膜圖形完全轉(zhuǎn)換到晶片表面上的方 法之一就是將未被抗蝕膜掩蔽的部分有選擇性地腐蝕 掉。 (6)淀積 淀積工藝是指在晶片上淀積一層薄膜的過程。其主要 用于制造導(dǎo)電的電

4、極、元器件之間的互聯(lián)線以及絕緣 膜、鈍化膜等。 (7)鈍化 為了防止外界因素和氣氛對半導(dǎo)體器件的電性能產(chǎn)生 影響，除將器件j薈片密封在一個特制的外殼外，還要 在器件的最外層覆蓋一層保護(hù)膜或叫鈍化膜. MOS集成電路課件8 CMOS工藝中的無源器件及版圖 從電路的觀點看，集成電路可以認(rèn)為是由有源和無源 兩類元件組成的。簡單地講需要能(電)源的器件叫有 源器件，不需要能(電)源的器件就是無源器件。有源 器件一般用來信號放大、變換等，無源器件用來進(jìn)行 信號傳輸，或者通過方向性進(jìn)行“信號放大”。電阻 、電容、電感、開關(guān)等屬于無源器件。在此我們對 CMOs工藝中的無源器件進(jìn)行簡單介紹。 MOS集成電路課

5、件9 (1)電阻 CMOS工藝中的電阻主要有擴散電阻、多晶硅電阻和 N阱(或P阱)電阻。另外，雖然不常用，金屬也能用作 電阻。 MOS集成電路課件10 MOS集成電路課件11 (2)電容 CMOs工藝中的電容也主要有三種。一種稱作MOS電 容，由一層有效互聯(lián)層(金屬或多晶硅)、中間介質(zhì)(二 氧化硅)層和其下的硅晶體形成。 MOS集成電路課件12 第二種類型的電容是在柵多晶硅上再形成多晶硅層(由 介質(zhì)隔離)，如圖667所示，其介質(zhì)是一層薄的 SiO2層。 MOS集成電路課件13 (2)電感 電感就是導(dǎo)線內(nèi)通過交流電流時，在導(dǎo)線的內(nèi)部及其 周圍產(chǎn)生交變磁通，導(dǎo)線的磁通量與產(chǎn)生此磁通的電 流之比。因

6、此，電感可作為穩(wěn)定電流的組件，還可作 為相位匹配的組件，還可作為低通的組件。當(dāng)然，電 感的用途更有多樣的變化，如儲能、放能、諧振、旁 路等。 電感是一種十分有用的電路元器件，但是為了要得 到所需要的電感量，導(dǎo)線可能會相當(dāng)長，因此可以通 過制作螺旋電感的方法來節(jié)省空間。簡單地說，螺旋 電感就是將導(dǎo)線繞成螺旋形狀，如圖6610所示。 但螺旋電感仍然會耗費很大的版圖面積。 MOS集成電路課件14 MOS集成電路課件15 CMOS工藝中的有源器件及版圖 有源器件是CMOS工藝中的主要器件，從物理結(jié)構(gòu)、 電路功能和工程參數(shù)上，有源器件可以分為分立器件 和集成電路兩大類。三極管及各種晶體管屬于分立有 源器

7、件，運算放大器、比較器、鎖相環(huán)、觸發(fā)器、寄 存器等屬于集成電路有源器件。 MOS集成電路課件16 MOS集成電路課件17 MOS集成電路課件18 一、N溝E/D MOS電路的鋁柵工藝流程： 鋁柵即柵極用鋁柵即柵極用Al制作制作 1、襯底制備 PSi 2、場區(qū)氧化 PSi SiO2 3、漏源光刻（MK1） PSi 4、P擴散（附帶有氧化） PSi nn 5、刻柵，預(yù)刻引線孔（MK2） PSi nn 6、柵氧化 PSi nn 7、VTD調(diào)整（MK3）8、VTE調(diào)整（MK4）9、引線孔光刻（MK5） PSi nn 10、蒸鋁 PSi nn 11、反刻鋁（MK6） PSi nn MOS集成電路課件19

8、 二、N溝MOS硅柵工藝 用重?fù)诫s的多晶硅做柵極用重?fù)诫s的多晶硅做柵極 MOS集成電路課件20 PSi PSi PSi 1、襯底制備，場區(qū)氧化 2、刻有源區(qū)（MK1） 3、柵氧化 MOS集成電路課件21 PSi PSi 4、刻接觸孔（MK2） 5、淀積多晶Si MOS集成電路課件22 PSi PSi nn 6、反刻多晶Si（MK3） 7、漏源擴散（P） （附帶氧化） MOS集成電路課件23 PSi nn PSi nn 8、淀積SiO2 9、刻引線孔（MK4） MOS集成電路課件24 PSi nn 10、蒸鋁、反刻（MK5） MOS集成電路課件25 硅柵工藝的優(yōu)點：硅柵工藝的優(yōu)點： 1、柵自對準(zhǔn)

9、：、柵自對準(zhǔn)： 自對準(zhǔn)是一種在圓晶片上用單個掩膜形成不同區(qū)自對準(zhǔn)是一種在圓晶片上用單個掩膜形成不同區(qū) 域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的 對準(zhǔn)誤差。在電路尺寸越來越小的情況下，這種方法對準(zhǔn)誤差。在電路尺寸越來越小的情況下，這種方法 用得越來越多。用得越來越多。 在硅柵工藝中，柵極起漏源擴散的掩膜作用，可在硅柵工藝中，柵極起漏源擴散的掩膜作用，可 以實現(xiàn)自對準(zhǔn)的源極和漏極的離子注入，使柵區(qū)與漏、以實現(xiàn)自對準(zhǔn)的源極和漏極的離子注入，使柵區(qū)與漏、 源交迭部分減小，寄生電容源交迭部分減小，寄生電容 PSi MOS集成電路課件26 形成了圖形的多

10、晶硅條用作離子注入的掩形成了圖形的多晶硅條用作離子注入的掩膜膜，用自，用自 己的己的“身體身體”擋住離子向柵極下結(jié)構(gòu)（氧化層和半擋住離子向柵極下結(jié)構(gòu)（氧化層和半 導(dǎo)體）的注入，同時使離子對半導(dǎo)體的注入正好發(fā)導(dǎo)體）的注入，同時使離子對半導(dǎo)體的注入正好發(fā) 生在它的兩側(cè)，從而實現(xiàn)了自對準(zhǔn)。生在它的兩側(cè)，從而實現(xiàn)了自對準(zhǔn)。 原來呈半絕緣的多晶硅本身在大量注入后變成低電原來呈半絕緣的多晶硅本身在大量注入后變成低電 阻率的導(dǎo)電體。阻率的導(dǎo)電體。 可見多晶硅的應(yīng)用實現(xiàn)了可見多晶硅的應(yīng)用實現(xiàn)了“一箭三雕一箭三雕”之功效。之功效。 PSi nn MOS集成電路課件27 2、漏、源尺寸可小、漏、源尺寸可小 A：擴

11、散之前進(jìn)行柵氧化，避免了柵氧化時：擴散之前進(jìn)行柵氧化，避免了柵氧化時 的再分布，可得到淺結(jié)（縱向看）的再分布，可得到淺結(jié)（縱向看） B：鋁引線可與柵區(qū)重迭，因中間有絕緣層；：鋁引線可與柵區(qū)重迭，因中間有絕緣層； 而鋁柵工藝鋁引線與柵極在一個平面上，中間需而鋁柵工藝鋁引線與柵極在一個平面上，中間需 要有間隔要有間隔 MOS集成電路課件28 PSi nn 鋁柵：鋁柵： D/SS/D 間隔 2、刻柵，預(yù)刻引線孔 3、刻引線孔 4、反刻AL 1、漏源光刻 G MOS集成電路課件29 3、兩層半布線、兩層半布線 鋁柵工藝：鋁柵工藝：AL層、擴散層：兩層布線層、擴散層：兩層布線 硅柵工藝：硅柵工藝： AL

12、層層 多晶多晶Si層層 擴散層擴散層 兩層半兩層半 擴散層之所以只有層，擴散層之所以只有層， 是因為在做擴散層時是因為在做擴散層時 多晶多晶Si起掩膜作用，起掩膜作用， 擴散層不能與多晶擴散層不能與多晶Si 層交叉。層交叉。 PSi nn 這里不可能有擴散層 MOS集成電路課件30 三、三、CMOS 鋁柵工藝鋁柵工藝 CMOS工藝是當(dāng)代工藝是當(dāng)代VLSI的主流工藝技術(shù)，其特點是將的主流工藝技術(shù)，其特點是將 NMOS器件與器件與PMOS器件同時制作在同一硅襯底上。器件同時制作在同一硅襯底上。 CMOS工藝技術(shù)一般可分為三類，即工藝技術(shù)一般可分為三類，即 P阱阱CMOS工藝工藝 N阱阱CMOS工藝

13、工藝 雙阱雙阱CMOS工藝工藝 MOS集成電路課件31 CMOS是在是在PMOS工藝基礎(chǔ)上于工藝基礎(chǔ)上于1963年年 發(fā)展起來的，發(fā)展起來的， 因此采用在因此采用在n型襯底上的型襯底上的p阱制備阱制備NMOS器件是很自然器件是很自然 的選擇。由于氧化層中正電荷的作用以及負(fù)的金屬的選擇。由于氧化層中正電荷的作用以及負(fù)的金屬(鋁鋁) 柵與襯底的功函數(shù)差，使得在沒有溝道離子注入技術(shù)柵與襯底的功函數(shù)差，使得在沒有溝道離子注入技術(shù) 的條件下，制備低閾值電壓的條件下，制備低閾值電壓(絕對值絕對值)的的PMOS器件和器件和 增強型增強型NMOS器件相當(dāng)困難。于是，采用輕摻雜的器件相當(dāng)困難。于是，采用輕摻雜的

14、n 型襯底制備型襯底制備PMOS器件，采用較高摻雜濃度擴散的器件，采用較高摻雜濃度擴散的p 阱做阱做NMOS器件，在當(dāng)時成為最佳的工藝組合。器件，在當(dāng)時成為最佳的工藝組合。 考慮到空穴的遷移率比電子遷移率要低近考慮到空穴的遷移率比電子遷移率要低近2倍多，且倍多，且 遷移率的數(shù)值是摻雜濃度的函數(shù)遷移率的數(shù)值是摻雜濃度的函數(shù)(輕摻雜襯底的載流子輕摻雜襯底的載流子 遷移率較高遷移率較高)。因此，采用。因此，采用p阱工藝有利于阱工藝有利于CMOS電路電路 中兩種類型器件的性能匹配，而尺寸差別較小。中兩種類型器件的性能匹配，而尺寸差別較小。 P阱阱CMOS工藝工藝 MOS集成電路課件32 P阱阱CMOS

15、工藝工藝 P阱工藝用離子注入或擴散的方法在阱工藝用離子注入或擴散的方法在N型襯底中摻型襯底中摻 進(jìn)濃度足以中和進(jìn)濃度足以中和N型襯底并使其呈型襯底并使其呈P型特性的型特性的P型雜型雜 質(zhì)，以保證質(zhì)，以保證N溝道器件的正常特性。溝道器件的正常特性。 P阱雜質(zhì)濃度的典型值要比阱雜質(zhì)濃度的典型值要比N型襯底中的高型襯底中的高510倍倍 才能保證器件性能。然而才能保證器件性能。然而P阱的過度摻雜會對阱的過度摻雜會對N溝道溝道 晶體管產(chǎn)生有害的影響，如提高了閾值電壓，增加晶體管產(chǎn)生有害的影響，如提高了閾值電壓，增加 了源極和漏極對了源極和漏極對P阱的電容等。阱的電容等。 MOS集成電路課件33 P阱阱C

16、MOS工藝工藝 電連接時，電連接時，P阱接最負(fù)電位，阱接最負(fù)電位，N襯底接最正電位，通襯底接最正電位，通 過反向偏置的過反向偏置的PN結(jié)實現(xiàn)結(jié)實現(xiàn)PMOS器件和器件和NMOS器件之間的器件之間的 相互隔離。相互隔離。 P阱阱CMOS的基本結(jié)構(gòu)：的基本結(jié)構(gòu)： MOS集成電路課件34 NSi NSi NSi P P 1、場區(qū)氧化，、場區(qū)氧化， P 阱光刻（ 阱光刻（MK1） 2、阱區(qū)、阱區(qū)B 注入及 注入及 再分布再分布 （注入之前要注入氧化）（注入之前要注入氧化） 3、刻、刻PMOS的漏源區(qū)的漏源區(qū) 和和P型隔離環(huán)（型隔離環(huán)（MK2） MOS集成電路課件35 NSi P p+p+p+p+n+n+

17、 VDD P型隔離環(huán)的作用：型隔離環(huán)的作用： VDD S S P管管 N管管 防止形成寄生溝道防止形成寄生溝道 MOS集成電路課件36 NSi P P 4、B擴散擴散 MOS集成電路課件37 5、刻、刻NMOS漏源區(qū)和漏源區(qū)和N型隔離環(huán)型隔離環(huán) NSi P p+p+p+p+ MOS集成電路課件38 NSi P p+p+p+p+ n+n+ n+n+ 6、P擴散 MOS集成電路課件39 7、刻柵，預(yù)刻引線孔、刻柵，預(yù)刻引線孔 NSi P p+p+ p + p+ n+n+n+n+ MOS集成電路課件40 NSi P p+p+ p + p+ n+n+n+n+ 8、柵氧化 MOS集成電路課件41 NSi

18、 P p+p+p+p+n+n+n+n+ NSi P p+p+p + p+n+n+n+n+ 9、刻引線孔 10、蒸AL，反刻 MOS集成電路課件42 四、四、 硅柵硅柵CMOS條柵工藝條柵工藝 N阱阱CMOS工藝工藝 為了實現(xiàn)與為了實現(xiàn)與LSI的主流工藝（的主流工藝（E/D NMOS）完全兼）完全兼 容，容，n阱阱CMOS工藝得到了重視和發(fā)展。它采用與工藝得到了重視和發(fā)展。它采用與E/D NMOS相同的相同的p型襯底制備型襯底制備NMOS器件，采用離子注入器件，采用離子注入 形成的形成的n阱制備阱制備PMOS器件，采用溝道離子注入調(diào)整兩器件，采用溝道離子注入調(diào)整兩 種器件的閾值電壓。種器件的閾值

19、電壓。 和和P阱阱CMOS相反，它是在相反，它是在P型襯底上形成型襯底上形成N阱。在阱。在 這種情況下，這種情況下，N阱中和了阱中和了P型襯底，型襯底， P溝道晶體管會受溝道晶體管會受 到過度摻雜的影響。到過度摻雜的影響。 早期的早期的N阱工藝和阱工藝和P阱工藝兩者并存發(fā)展。但由于阱工藝兩者并存發(fā)展。但由于N 阱阱CMOS工藝的一系列優(yōu)點，因此成為更常用的工藝工藝的一系列優(yōu)點，因此成為更常用的工藝 。 MOS集成電路課件43 n阱阱CMOS工藝的優(yōu)點工藝的優(yōu)點 1、與、與E/D NMOS工藝完全兼容，可以直接利用已經(jīng)高度工藝完全兼容，可以直接利用已經(jīng)高度 發(fā)展的發(fā)展的NMOS工藝技術(shù)。工藝技術(shù)

20、。 2、制備在輕摻雜襯底上的、制備在輕摻雜襯底上的NMOS器件性能得到了最佳化器件性能得到了最佳化 -保持了高的電子遷移率，低的保持了高的電子遷移率，低的n+結(jié)的寄生電容，降低結(jié)的寄生電容，降低 了漏結(jié)勢壘區(qū)的電場強度，從而降低了電子碰撞電離所了漏結(jié)勢壘區(qū)的電場強度，從而降低了電子碰撞電離所 產(chǎn)生的電流等。這個優(yōu)點對動態(tài)產(chǎn)生的電流等。這個優(yōu)點對動態(tài)CMOS電路的性能改進(jìn)電路的性能改進(jìn) 尤其明顯，因為在動態(tài)電路中僅采用很少數(shù)目的尤其明顯，因為在動態(tài)電路中僅采用很少數(shù)目的PMOS 器件。器件。 3、由于電子遷移率較高，因而、由于電子遷移率較高，因而n阱的寄生電阻較低。電阱的寄生電阻較低。電 子碰撞

21、電離所產(chǎn)生的襯底電流，在子碰撞電離所產(chǎn)生的襯底電流，在n阱阱CMOS中通過較低中通過較低 寄生電阻的襯底流走，而在寄生電阻的襯底流走，而在p阱阱CMOS中則通過中則通過p阱較高阱較高 的橫向電阻泄放。故產(chǎn)生的寄生襯底電壓在的橫向電阻泄放。故產(chǎn)生的寄生襯底電壓在n阱阱CMOS中中 比比p阱的要小。阱的要小。 MOS集成電路課件44 4、在、在n阱阱CMOS中寄生的縱向雙極型晶體管是中寄生的縱向雙極型晶體管是PNP型，型， 其發(fā)射極電流增益較低，其發(fā)射極電流增益較低，n阱阱CMOS結(jié)構(gòu)中產(chǎn)生鎖定效應(yīng)結(jié)構(gòu)中產(chǎn)生鎖定效應(yīng) 的幾率較的幾率較p阱為低。阱為低。 5、由于、由于n阱阱CMOS的工藝步驟較的工

22、藝步驟較p阱阱CMOS簡化，這有簡化，這有 利于提高集成度。例如，由于磷在場氧化時在利于提高集成度。例如，由于磷在場氧化時在n阱表面存阱表面存 在分凝效應(yīng)，可以取消對在分凝效應(yīng)，可以取消對PMOS的場注入和隔離環(huán)。的場注入和隔離環(huán)。 MOS集成電路課件45 N阱阱CMOS芯片剖面示意圖芯片剖面示意圖 MOS集成電路課件46 P型硅晶片型硅晶片 N阱阱CMOS工藝工藝 MOS集成電路課件47 P型硅外延層（外延生長）型硅外延層（外延生長） MOS集成電路課件48 N阱（阱（ 涂膠）涂膠） MOS集成電路課件49 N阱（阱（ 曝光）曝光） MOS集成電路課件50 N阱（阱（ 顯影）顯影） MOS集

23、成電路課件51 N阱（阱（ 離子注入）離子注入） MOS集成電路課件52 N阱（阱（ 去光刻膠）去光刻膠） MOS集成電路課件53 N阱（退火阱（退火N阱雜質(zhì)推進(jìn)、生成氧化層）阱雜質(zhì)推進(jìn)、生成氧化層） MOS集成電路課件54 N阱（去除退火過程中生成的氧化層）阱（去除退火過程中生成的氧化層） MOS集成電路課件55 場氧化區(qū)（涂膠）場氧化區(qū)（涂膠） MOS集成電路課件56 場氧化區(qū)（曝光）場氧化區(qū)（曝光） MOS集成電路課件57 場氧化區(qū)（顯影）場氧化區(qū)（顯影） MOS集成電路課件58 場氧化區(qū)（氧化）場氧化區(qū)（氧化） MOS集成電路課件59 場氧化區(qū)（去光刻膠）場氧化區(qū)（去光刻膠） MOS集

24、成電路課件60 多晶硅柵（生長柵氧化層）多晶硅柵（生長柵氧化層） MOS集成電路課件61 多晶硅柵（淀積多晶硅）多晶硅柵（淀積多晶硅） MOS集成電路課件62 多晶硅柵（涂膠多晶硅柵（涂膠 曝光曝光 顯影顯影 刻蝕多晶硅刻蝕多晶硅） MOS集成電路課件63 多晶硅柵（刻蝕柵氧化層）多晶硅柵（刻蝕柵氧化層） MOS集成電路課件64 P溝道溝道MOSFET源漏擴散區(qū)源漏擴散區(qū) （涂膠（涂膠曝光曝光顯影顯影注入注入P型雜質(zhì)型雜質(zhì)） MOS集成電路課件65 P溝道溝道MOSFET源漏擴散區(qū)源漏擴散區(qū) （去光刻膠（去光刻膠退火退火去氧化層去氧化層） MOS集成電路課件66 N溝道溝道MOSFET源漏擴散區(qū)源漏擴散區(qū) （涂膠（涂膠曝光曝光顯影顯影注入注入N型雜質(zhì)型雜質(zhì)） MOS集成電路課件67 N溝道溝道