基本邏輯運算及集成邏輯門PPT學(xué)習(xí)教案

1、會計學(xué)1基本邏輯運算及集成邏輯門基本邏輯運算及集成邏輯門事物往往存在兩種對立的狀態(tài)，在邏輯代數(shù)中可以抽象地表示為 0 和 1 ，稱為邏輯0狀態(tài)和邏輯1狀態(tài)。邏輯代數(shù)是按一定的邏輯關(guān)系進行運算的代數(shù)，是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具。在邏輯代數(shù)，只有和兩種邏輯值，有三種基本邏輯運算，還有幾種導(dǎo)出邏輯運算。邏輯代數(shù)中的變量稱為邏輯變量，用大寫字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0 和 1 稱為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。邏輯是指事物的因果關(guān)系，或者說條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯運算來表示，也就是用邏輯代數(shù)來描述。2.1 基本邏輯運算基本邏輯運

2、算第1頁/共43頁2.1.12.1.1、與邏輯（與運算）、與邏輯（與運算）與邏輯的定義：僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，）均滿足時，事件（Y）才能發(fā)生。表達式為：開關(guān)A，B串聯(lián)控制燈泡Y電路圖L=ABEABY第2頁/共43頁EABYEABYEABYEABY兩個開關(guān)必須同時接通，兩個開關(guān)必須同時接通，燈才亮。邏輯表達式為：燈才亮。邏輯表達式為：A、B都斷開，燈不亮。都斷開，燈不亮。A斷開、斷開、B接通，燈不亮。接通，燈不亮。A接通、接通、B斷開，燈不亮。斷開，燈不亮。A、B都接通，燈亮。都接通，燈亮。第3頁/共43頁這種把所有可能的條件組合及其對應(yīng)結(jié)果一一列出來的表格叫做真值表。將

3、開關(guān)接通記作1，斷開記作0；燈亮記作1，燈滅記作0?？梢宰鞒鋈缦卤砀駚砻枋雠c邏輯關(guān)系：A BY0 00 11 01 10001開關(guān) A 開關(guān) B燈 Y斷開 斷開斷開 閉合閉合 斷開閉合 閉合滅滅滅亮功能表功能表實現(xiàn)與邏輯的電路稱為與門。與門的邏輯符號：YAB&真真值值表表邏輯符號邏輯符號第4頁/共43頁2.1.22.1.2、或邏輯（或運算）、或邏輯（或運算）或邏輯的定義：當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，)中，只要有一個或多個條件具備，事件（Y）就發(fā)生。表達式為：開關(guān)A，B并聯(lián)控制燈泡Y電路圖L=ABEABY第5頁/共43頁EABYEABY兩個開關(guān)只要有一個接通，兩個開關(guān)只要有一個接

4、通，燈就會亮。邏輯表達式為：燈就會亮。邏輯表達式為：A、B都斷開，燈不亮。都斷開，燈不亮。A斷開、斷開、B接通，燈亮。接通，燈亮。A接通、接通、B斷開，燈亮。斷開，燈亮。A、B都接通，燈亮。都接通，燈亮。EABYEABY第6頁/共43頁A BY0 00 11 01 10111 實現(xiàn)或邏輯的電路稱為或門?；蜷T的邏輯符號：AB1真值表真值表開關(guān) A 開關(guān) B燈 Y斷開 斷開斷開 閉合閉合 斷開閉合 閉合滅亮亮亮功能表功能表邏輯符號邏輯符號第7頁/共43頁2.1.32.1.3、非邏輯（非運算）、非邏輯（非運算）非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時，事件不發(fā)生；條件不滿足，事

5、件反而發(fā)生。表達式為：開關(guān)A控制燈泡Y電路圖EAYR第8頁/共43頁AY0110實現(xiàn)非邏輯的電路稱為非門。非門的邏輯符號：YA1EAYRA斷開，燈亮。斷開，燈亮。EAYRA接通，燈滅。接通，燈滅。真真值值表表功功能能表表邏輯符號邏輯符號開關(guān) A燈 Y斷開閉合亮滅第9頁/共43頁2.2 2.2 常用復(fù)合邏輯常用復(fù)合邏輯（1）與非運算：邏輯表達式為：ABY A BY0 00 11 01 11110 真值表YAB與非門的邏輯符號L=A+B&（2）或非運算：邏輯表達式為：BAYA BY0 00 11 01 11000 真值表YAB或非門的邏輯符號L=A+B1第10頁/共43頁（3）異或運算：邏輯表達式

6、為：BABABAYA BY0 00 11 01 10110 真值表YAB異或門的邏輯符號L=A+B=1CDABYY1&ABCD與或非門的邏輯符號ABCD&1Y與或非門的等效電路（4） 與或非運算：邏輯表達式為：第11頁/共43頁2.3 2.3 正負邏輯正負邏輯2.3.1 正負邏輯正負邏輯數(shù)字系統(tǒng)中，邏輯值用邏輯電平表示。數(shù)字系統(tǒng)中，邏輯值用邏輯電平表示。用邏輯高電平UOH表示邏輯“真”，用邏輯低電平UOL表示邏輯“假”，稱為正邏輯；反之為負邏輯。2.3.2 邏輯運算的優(yōu)先級邏輯運算的優(yōu)先級長非號、括號 乘 異或、同或 加 高 低2.3.3 邏輯運算的完備性邏輯運算的完備性第12頁/共43頁2.

7、4 2.4 集成邏輯門集成邏輯門第13頁/共43頁獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。 集成邏輯門雙極性晶體管邏輯門 單極性絕緣柵場效應(yīng)管邏輯門TTLECLI2LPMOSNMOSCMOS第14頁/共43頁 V4 +VCC(+5V) b1 A B R1 3k V3 V2 V1 F R5 100 +VCC(+5V) V5 A B TTL與非門電路 T1的等效電路 D3

8、 c1 R1 3k R2 750 R3 360 R4 3k D1 D2 2.4.1 TTL與非門與非門1 1、TTL與非門與非門第15頁/共43頁輸入信號不全為1：如UA=0.3V， UB=3.6V R5 100 V4 A B R1 3k V3 V2 V1 F +VCC(+5V) V5 R2 750 R3 360 R4 3k 0.7V 0.7V + + - - 3.6V0.3V1V則UB1=UIL+UBE1=0.3+0.7=1V，V2、V5截止，V3、V4導(dǎo)通忽略iB3，輸出端的電位為：輸出F為高電平，關(guān)閉狀態(tài)UFUC2-UBE3-UBE4=50.70.73.6V第16頁/共43頁 V4 A

9、B R1 3k V3 V2 V1 F R5 100 +VCC(+5V) V5 R2 750 R3 360 R4 3k 0.7V 0.7V + + - - + - 0.3V + - 0.3V 3.6V3.6V輸入信號全為1：如UA=UB=3.6V2.1V則UB1=2.1V，V2、V5 、 V3導(dǎo)通，V4截止輸出端的電位為：UF=UCES50.3V輸出F為低電平，開門狀態(tài)第17頁/共43頁BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3V A B Y 0 0 0 1 1 0 1 1 1 1 1 0 功能表功能表真值表真值表邏

10、輯表達式邏輯表達式第18頁/共43頁74LS00 的引腳排列圖VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引腳排列圖 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。第19頁/共43頁TTL與非門主要參數(shù)（1）輸出高電平UOH：與非門至少一個輸入端接低電平時的輸出電壓。產(chǎn)品規(guī)范值U

11、OH=2.43.6V，標(biāo)準(zhǔn)高電平UOH3V。（2）輸出低電平UOL：與非門的輸入全為高電平時的輸出電壓。產(chǎn)品規(guī)范值UOL=00.5V，標(biāo)準(zhǔn)低電平UOL0.3V。（3）開門電平UON：保證與非門輸出標(biāo)準(zhǔn)低電平時，允許輸入的高電平的最小值。它表示使與非門進入開門狀態(tài)的最小輸入電平。一般TTL門電路的UON1.41.8V。（4）關(guān)門電平UOFF：保證與非門輸出標(biāo)準(zhǔn)高電平的90%(2.7V)時，允許輸入的低電平的最大值。即UOFF是為使與非門進入關(guān)門狀態(tài)所需要輸入的最高電平。一般TTL門電路的UOFF0.81V。 （5）噪聲容限UNH和UNL：在保證與非門輸出低電平的前提條件下，允許疊加在輸入高電平上

12、的最大負向干擾電壓。UNH=UIN-UON=3-1.8=1.2V 在保證與非門輸出高電平的前提條件下，允許疊加在輸入低電平上的最大正向干擾電壓。UNL=UOFF-UIL=0.8-0.3=0.5V TTL與非門主要參數(shù)及系列集成電路與非門主要參數(shù)及系列集成電路第20頁/共43頁（6）平均傳輸延遲時間tpd：從輸入端接入高電平開始，到輸出端輸出低電平為止，所經(jīng)歷的時間叫導(dǎo)通延遲時間（tpHL）； 從輸入端接入低電平開始，到輸出端輸出高電平為止，所經(jīng)歷的時間叫截止延遲時間（tpLH）。 tpd=(tpHL+ tpLH)/2=340ns 平均傳輸延遲時間是衡量門電路運算速度的重要指標(biāo)。（7）空載功耗：

13、輸出端不接負載時，門電路消耗的功率。靜態(tài)功耗是門電路的輸出狀態(tài)不變時，門電路消耗的功率。其中：截止功耗POFF是門輸出高電平時消耗的功率；導(dǎo)通功耗PON是門輸出低電平時消耗的功率。 PON POFF（8）功耗延遲積M：平均延遲時間tpd和空載導(dǎo)通功耗PON的乘積。 M= PON tpd（9）輸入短路電流(低電平輸入電流)IIS：與非門的一個輸入端直接接地（其它輸入端懸空）時，由該輸入端流向參考地的電流。約為1.5mA。第21頁/共43頁 （10）輸入漏電流(高電平輸入電流)IIH：與非門的一個輸入端接高電平（其它輸入端懸空）時，流入該輸入端的電流。一般為幾十微安。 （11）最大灌電流IOLma

14、x：在保證與非門輸出標(biāo)準(zhǔn)低電平的前提下，允許流進流進輸出端的最大電流，約幾十毫安。 （12）最大拉電流IOHmax ：在保證與非門輸出標(biāo)準(zhǔn)高電平并且不出現(xiàn)過功耗的前提下，允許流出流出輸出端的最大電流，約幾毫安。 （13）扇入系數(shù)NI：指門電路的輸入端數(shù)。 NI5，不超過8 （14）扇出系數(shù)NO：在保證門電路輸出正確的邏輯電平和不出現(xiàn)過功耗的前提下，其輸出端允許連接的同類門的輸入端數(shù)。它表示門電路的帶負載能力。一般NO8，功率驅(qū)動門的NO可達25。 （15）最小負載電阻RLmin：為保證門電路輸出正確的邏輯電平，在其輸出端允許接入的最小電阻（或最小等效電阻）。 一般 RLmin= =200（16

15、）輸入高電平UIH和輸入低電平UIL：一般UIH2V, UIL0.8VOHmaxOHminIU第22頁/共43頁TTL系列集成電路74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。

16、74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。第23頁/共43頁 TTL非門、或非門、與或非門、與門、或門及異或門非門、或非門、與或非門、與門、或門及異或門 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6 反相器 74LS04 的引腳排列圖T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器電路A=0時，T2、T5截止，T3、T4導(dǎo)通，Y=1。A=1時，T2、T5導(dǎo)通，T3、T4截止，Y=0。AY TTL非

17、門第24頁/共43頁 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引腳排列圖T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非門電路A、B中只要有一個為1，即高電平，如A1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y0。AB0時，iB1、iB1均分別流入T1、T1發(fā)射極，使T2、T2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y1。BAYTTL或非門第25頁/共43頁 14 13 12 11 1

18、0 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引腳排列圖T4ABCDR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 與或非門電路A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T2導(dǎo)通）時，T5飽和導(dǎo)通、T4截止，輸出Y=0。A和B不全為高電平、并且C和D也不全為高電平（T2和T2同時截止）時，T5截止、T4飽和導(dǎo)通，輸出Y=1。DCBAYTTL與或非門第26頁/共43頁與門ABAB&1Y=AB=ABAB&YABA+B11或門AB1YY=A+B=A+B異或門AB&11Y

19、BABABABABABABABABAY)()(AB=1Y第27頁/共43頁2.4.22.4.2、OC門及門及TSL門門 OC 與非門的電路結(jié)構(gòu) A B +VCC F R F A B C D & & OC 門線與圖 +VCC RC F1 F2 V1 V2 V5 uB1 問題的提出：為解決一般TTL與非門不能線與而設(shè)計的。A、B不全為1時，uB1=1V，V2、V5截止，F(xiàn)=1。接入外接電阻RC后：A、B全為1時，uB1=2.1V，V2、V5飽和導(dǎo)通，F(xiàn)=0。BAF外接電阻RC的取值范圍為： ISOLOLCCmIIUUmaxmaxIHCEOOHCCmInIUUminRC OC門第28頁/共43頁OC

20、門的應(yīng)用門的應(yīng)用（1） 實現(xiàn)多路信號在總線（母線）上的分時傳輸；（2）實現(xiàn)電平轉(zhuǎn)換-抬高輸出高電平；（3）驅(qū)動非邏輯性負載。驅(qū)動LED驅(qū)動干簧繼電器驅(qū)動脈沖變壓器驅(qū)動電容負載，構(gòu)成鋸齒波發(fā)生器（4）實現(xiàn)“與或非”運算第29頁/共43頁TSL門 國標(biāo)符號 V4 A R1 3k V3 V2 V1 F R4 100 +VCC(+5V) V5 R2 750 R3 360 R5 3k A G & EN Y G VD 電路結(jié)構(gòu) G0時，二極管VD導(dǎo)通，V1基極和V2基極均被鉗制在低電平，因而V2V5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。G1時，二極管VD截

21、止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：F=A，A0時F1，為高電平；A1時F0，為低電平。第30頁/共43頁TSL門的應(yīng)用：G1總線ABE1ENY1EN1AE1ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn An(a) 多路開關(guān)(b) 雙向傳輸(c) 單向總線G1G2G1G2G2Gn作多路開關(guān)：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B 。構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于

22、工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。第31頁/共43頁2.4.3 MOS集成邏輯門集成邏輯門1 1、CMOS非門非門 UI +VDD +10V V2(P 溝道) V1(N 溝道) +VDD +10V +VDD +10V S S RONP RONN 10V 0V (a) 電路 (b) V2截止、V1導(dǎo)通 (c) V1導(dǎo)通、V2截止 UO uY uY （1）UI0V時，V1截止，V2導(dǎo)通。輸出電壓UOVDD10V。（2）UI10V時，V1導(dǎo)通，V2截止。輸出電壓UO0V。AY 第32頁/共43頁2 2、CMOS與非門、或非門、與門、或門、與或非門和異或門與

23、非門、或非門、與門、或門、與或非門和異或門CMOS與非門 B F +VDD A V4(P) V2(N) V1(N) V3(P) BAFA、B當(dāng)中有一個或全為低電平時，V2、V1中有一個或全部截止，V4、V3中有一個或全部導(dǎo)通，輸出F為高電平。只有當(dāng)輸入A、B全為高電平時，V2和V1才會都導(dǎo)通，V4和V3才會都截止，輸出F才會為低電平。第33頁/共43頁 A F +VDD B V2(N) V3(P) V1(N) V4(P) CMOS或非門BAF只要輸入A、B當(dāng)中有一個或全為高電平，V3、V4中有一個或全部截止，V1、V2中有一個或全部導(dǎo)通，輸出F為低電平。只有當(dāng)A、B全為低電平時，V3和V4才會

24、都導(dǎo)通，V1和V2才會都截止，輸出F才會為高電平。第34頁/共43頁與門ABAB&1Y=AB=ABAB&YABA+B11或門AB1YY=A+B=A+B&1&1 & 1ABCDABCDABCDYYY(a) 由與非門和反相器構(gòu)成(b) 由與門和或非門構(gòu)成(c) 邏輯符號CMOS與或非門DCBADCBAYDCBAY第35頁/共43頁&ABY&CMOS異或門BABABABABABAY3 3、CMOS OD門、門、TSL門及傳輸門門及傳輸門&1YAB+VDDRD外接AB&Y(a) 電路(b) 符號ABYCMOS OD門第36頁/共43頁 C +VDD TG ui ui uo uo V2(P) V1(N)

25、 C C C (a) 電路 (b) 符號 CMOS 傳輸門C0、 ，即C端為低電平（0V）、 端為高電平（VDD）時， V1和V2都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣。C1、 ，即C端為高電平（VDD）、 端為低電平（0V）時， V1和V2都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，uoui。1C0CCC第37頁/共43頁CMOS TSL門 1 1 EN A G V4(P) V3(P) F V2(N) V1(N) A G F +VDD (a) 電路 (b) 符號 G=1時，V1、V4均截止，F(xiàn)與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。G=0時， V1、V4均導(dǎo)通，V2

26、、V3構(gòu)成反相器。可見電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。第38頁/共43頁4 4、CMOS邏輯電路的特點（與邏輯電路的特點（與TTL門比較）門比較）（1）CMOS電路的工作速度比TTL電路的低。（2）輸入阻抗高。（3）扇出系數(shù)NO大。CMOS帶負載的能力比TTL電路強。（4）CMOS電路的靜態(tài)功耗比TTL電路小得多。門電路的功耗只有幾個W，中規(guī)模集成電路的功耗也不會超過100W。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路的電源電壓允許范圍較大，約在320V。（7）輸出高低電平擺幅大。UOUDD，而TTL擺幅只有3V。（8）抗干擾能力強。噪聲容限達UDD/3，而TTL只有0.4V左右。（9）CMOS電路溫度穩(wěn)定性好。同時抗輻射能力強。（10）電路結(jié)構(gòu)及制作工藝簡單，成本較低。（11）輸入高、低電平UIH和UIL均受電源電壓UDD限制。（12）拉電流IOL5mA,比TTL的IOL(約20mA)小。CMOS數(shù)字電路的特點第39頁