比例放大電路

1、-作者xxxx-日期xxxx比例放大電路【精品文檔】同相比例和反相比例一、反相比例運(yùn)算放大電路 圖 1  反相比例運(yùn)算電路反相輸入放大電路如圖1所示，信號(hào)電壓通過(guò)電阻R1加至運(yùn)放的反相輸入端，輸出電壓vo通過(guò)反饋電阻Rf反饋到運(yùn)放的反相輸入端，構(gòu)成電壓并聯(lián)負(fù)反饋放大電路。R ¢為平衡電阻應(yīng)滿(mǎn)足R ¢= R1/Rf。利用虛短和虛斷的概念進(jìn)行分析，vI=0，vN=0，iI=0，則   即       該電路實(shí)現(xiàn)反相比例運(yùn)算。反相放大電路有如下特點(diǎn)1運(yùn)放兩個(gè)輸入端電壓相等并等于0，故沒(méi)有共模輸入信號(hào)，這樣對(duì)運(yùn)放

2、的共模抑制比沒(méi)有特殊要求。2vN= vP，而vP=0，反相端N沒(méi)有真正接地，故稱(chēng)虛地點(diǎn)。3電路在深度負(fù)反饋條件下，電路的輸入電阻為R1，輸出電阻近似為零。二、同相比例運(yùn)算電路 圖 1  同相比例運(yùn)算電路同相輸入放大電路如圖1所示，信號(hào)電壓通過(guò)電阻RS加到運(yùn)放的同相輸入端，輸出電壓vo通過(guò)電阻R1和Rf反饋到運(yùn)放的反相輸入端，構(gòu)成電壓串聯(lián)負(fù)反饋放大電路。根據(jù)虛短、虛斷的概念有vN= vP= vS，i1= if于是求得 所以該電路實(shí)現(xiàn)同相比例運(yùn)算。同相比例運(yùn)算電路的特點(diǎn)如下1輸入電阻很高，輸出電阻很低。2由于vN= vP= vS，電路不存在虛地，且運(yùn)放存在共模輸入信號(hào)，因此要求

3、運(yùn)放有較高的共模抑制比。三、加法運(yùn)算電路 圖 1  加法運(yùn)算電路圖1所示為實(shí)現(xiàn)兩個(gè)輸入電壓vS1、vS2的反相加法電路，該電路屬于多輸入的電壓并聯(lián)負(fù)反饋電路。由于電路存在虛短，運(yùn)放的凈輸入電壓vI=0，反相端為虛地。利用vI=0，vN=0和反相端輸入電流iI=0的概念，則有 或    由此得出  若R1= R2= Rf，則上式變?yōu)?vO= vS1+ vS2式中負(fù)號(hào)為反相輸入所致，若再接一級(jí)反相電路，可消去負(fù)號(hào)，實(shí)現(xiàn)符 合 常規(guī)的算術(shù)加法。該加法電路可以推廣到對(duì)多個(gè)信號(hào)求和。從運(yùn)放兩端直流電阻平衡的要求出發(fā)，應(yīng)取R´=R1/R

4、2/Rf。四、減法運(yùn)算電路1、反相求和式運(yùn)算電路 圖 1  反相求和式減法電路圖1所示是用加法電路構(gòu)成的減法電路，第一級(jí)為反相比例放大電路，若Rf1=R1，則vO1= vS1；第二級(jí)為反相加法電路，可以推導(dǎo)出  若取R2= Rf2，則vO = vS1vS2由于兩個(gè)運(yùn)放構(gòu)成的電路均存在虛地，電路沒(méi)有共模輸入信號(hào)，故允許vS1、vS2的共模電壓范圍較大。2、差分式減法電路差分式減法電路圖1所示電路可以實(shí)現(xiàn)兩個(gè)輸入電壓vS1、vS2相減,在理想情況下，電路存在虛短和虛斷，所以有vI=0，iI=0，由此得下列方程式：    

5、0;                                                 

6、0;                                                 

7、0;    圖 1及 由于vN=vP，可以求出 若取 ，則上式簡(jiǎn)化為 即輸出電壓vO與兩輸入電壓之差（vS2vS2）成比例，其實(shí)質(zhì)是用差分式放大電路實(shí)現(xiàn)減法功能。差分式放大電路的缺點(diǎn)是存在共模輸入電壓。因此為保證運(yùn)算精度應(yīng)當(dāng)選擇共模抑制比較高的集成運(yùn)放。差分式放大電路也廣泛應(yīng)用于檢測(cè)儀器中，可以用多個(gè)集成運(yùn)放構(gòu)成性能更好的差分式放大電路。五、積分電路圖1a所示為基本積分電路。其輸出電壓與輸入電壓成積分運(yùn)算關(guān)系。利用虛地的概念：vI=0，iI=0，則有 即是電容C 的充電電流，     圖 1即   則 

8、式中vo(t1)為t1時(shí)刻電容兩端的電壓值，即初始值。積分運(yùn)算電路的輸出-輸入關(guān)系也常用傳遞函數(shù)表示為假設(shè)輸入信號(hào)vs是階躍信號(hào)，且電容C 初始電壓為零，則當(dāng)t0時(shí)輸出電壓vO與時(shí)間t的關(guān)系如動(dòng)畫(huà)所示。對(duì)于實(shí)際的積分電路，由于集成運(yùn)放輸入失調(diào)電壓、輸入偏置電流和失調(diào)電流的影響，常常會(huì)出現(xiàn)積分誤差，可選用VIO、Im、IIO較小和低漂移的運(yùn)放，或選用輸入級(jí)為FET組碭BiFET運(yùn)放。積分電容器的漏電流也是產(chǎn)生積分誤差的原因之一，因此，選用泄漏電阻大的電容器，如薄膜電容、聚苯乙烯電容器以減少積分誤差。圖1所示的積分器可用作顯示器的掃描電 路 或?qū)⒎讲ㄞD(zhuǎn)換為三角波等。六、微分電路1. 基本微分電路 圖 1圖 2    圖 3微分是積分的逆運(yùn)算，將基本積分電路中的電阻和電容元件位置互換，便得到圖1所示的微分電路。在這個(gè)電路中，同樣存在虛地和虛斷，因此可得上式表明，輸出電壓vO與輸入電壓的微分 成正比。當(dāng)輸入電壓vS為階躍信號(hào)時(shí)，考慮