大學專業(yè)課程設計說明書高速數(shù)據(jù)采集系統(tǒng)設計

1、 目錄1高速數(shù)據(jù)采集的當前背景11.1研究背景及其目的意義11.2國內外研究現(xiàn)狀21.3課題及主要任務32 高速數(shù)據(jù)采集的相關基礎知識42.1數(shù)據(jù)采集系統(tǒng)的基本組成42.2模數(shù)轉換的過程52.3數(shù)據(jù)采樣技術82.3.1并行采樣技術82.3.2 時鐘頻率合成技術92.4 高速數(shù)據(jù)采集102.4.1 分時存儲102.4.2 數(shù)據(jù)降速存儲113高速數(shù)據(jù)采集系統(tǒng)的方案123.1 單片機控制的高速數(shù)據(jù)采集系統(tǒng)123.2 多路分時采集合成高速數(shù)據(jù)采集系統(tǒng)143.3 基于mcu+fpga組合的高速數(shù)據(jù)采集系統(tǒng)173.4基于dsp和ads8364的高速數(shù)據(jù)采集處理系統(tǒng)184 高速數(shù)據(jù)采集系統(tǒng)的方案分析比較23

2、5 心得體會256 參考文獻261高速數(shù)據(jù)采集的當前背景隨著工業(yè)自動化的不斷提高, 計算機業(yè)的發(fā)展也日益迅速，作為其中重要組成部分的單片機，以其獨特的結構和優(yōu)點，越來越深受各個領域的關注和重視，應用十分廣泛，發(fā)展極快。單片機也就是把組成計算機的五大部件集成在一塊芯片上，即在一塊芯片上集成了：cpu、振蕩器電路、rom和ram存儲器、定時/計數(shù)器和并行/串行i/o接口等，一塊芯片就構成一臺具有一定功能的計算機，稱為單片微型計算機。由于單片機就是一臺計算機，因此它具有很多獨特優(yōu)點，即體積小、重量輕、單一電源、低功耗。功能強、價格廉，運算速度快、抗干擾能力強、可靠性高等。所以單片機特別適用于實時測控

3、系統(tǒng)，應用領域越來越廣，已成為傳統(tǒng)工業(yè)技術改造，各類產品更新?lián)Q代，實現(xiàn)自動化、智能化的理想機型。在國內，盡管開發(fā)與應用單片微機的時間不長，但在mcs-48系列單片微機的基礎上，很快就已開發(fā)和應用功能更強、更完善的8位高檔mcs-51系列單片微機，且成效顯著。目前已廣泛而成功地應用于自動測控、智能儀表、各類設備、軍事裝置以及家用電器、社會用品等各個方面，大大促進了我國四個現(xiàn)代化的進程1。1.1研究背景及其目的意義近年來，數(shù)據(jù)采集及其應用受到了人們越來越廣泛的關注，數(shù)據(jù)采集系統(tǒng)也有了迅速的發(fā)展，它可以廣泛的應用于各種領域。數(shù)據(jù)采集系統(tǒng)起始于20世紀50年代，1956年美國首先研究了用在軍事上的測試

4、系統(tǒng)，目標是測試中不依靠相關的測試文件，由非成熟人員進行操作，并且測試任務是由測試設備高速自動控制完成的。由于該種數(shù)據(jù)采集測試系統(tǒng)具有高速性和一定的靈活性，可以滿足眾多傳統(tǒng)方法不能完成的數(shù)據(jù)采集和測試任務，因而得到了初步的認可。大概在60年代后期，國內外就有成套的數(shù)據(jù)采集設備和系統(tǒng)多屬于專用的系統(tǒng)。20世紀70年代后期，隨著微型機的發(fā)展，誕生了采集器、儀表同計算機溶為一體的數(shù)據(jù)采集系統(tǒng)。由于這種數(shù)據(jù)采集系統(tǒng)的性能優(yōu)良，超過了傳統(tǒng)的自動檢測儀表和專用數(shù)據(jù)采集系統(tǒng)，因而獲得了驚人的發(fā)展。從70年代起，數(shù)據(jù)采集系統(tǒng)發(fā)展過程中逐漸分為兩類，一類是實驗室數(shù)據(jù)采集系統(tǒng)，一類是工業(yè)現(xiàn)場數(shù)據(jù)采集系統(tǒng)。20世紀

5、80年代隨著計算機的普及應用，數(shù)據(jù)采集系統(tǒng)得到了很大的發(fā)展，開始出現(xiàn)了通用的數(shù)據(jù)采集與自動測試系統(tǒng)。該階段的數(shù)據(jù)采集系統(tǒng)主要有兩類，一類以儀表儀器和采集器、通用接口總線和計算機組成。這類系統(tǒng)主要應用于實驗室，在工業(yè)生產現(xiàn)場也有一定的應用。第二類以數(shù)據(jù)采集卡、標準總線和計算機構成，這一類在工業(yè)現(xiàn)場應用較多。20世紀80年代后期，數(shù)據(jù)采集發(fā)生了很大的變化，工業(yè)計算機、單片機和大規(guī)模集成電路的組合，用軟件管理，是系統(tǒng)的成本減低，體積變小，功能成倍增加，數(shù)據(jù)處理能力大大加強。20世紀90年代至今，在國際上技術先進的國家，數(shù)據(jù)采集系統(tǒng)已成功的運用到軍事、航空電子設備及宇航技術、工業(yè)等領域。由于集成電路制

6、造技術的不斷提高，出現(xiàn)了高性能、高可靠的單片機數(shù)據(jù)采集系統(tǒng)（das）。數(shù)據(jù)采集技術已經成為一種專門的技術，在工業(yè)領域得到了廣泛的應用。該階段的數(shù)據(jù)采集系統(tǒng)采用模塊式結構，根據(jù)不同的應用要求，通過簡單的增加和更改模塊，并結合系統(tǒng)編程，就可擴展或修改系統(tǒng)，迅速組成一個新的系統(tǒng)。盡管現(xiàn)在以微機為核心的可編程數(shù)據(jù)采集與處理采集技術的發(fā)展方向得到了迅速的發(fā)展，而且組成一個數(shù)據(jù)采集系統(tǒng)只需要一塊數(shù)據(jù)采集卡，把它插在微機的擴展槽內并輔以應用軟件，就能實現(xiàn)數(shù)據(jù)采集功能，但這并不會對基于單片機為核心的數(shù)據(jù)采集系統(tǒng)產生影響。相較于數(shù)據(jù)采集板卡成本和功能的限制，單片機具多功能、高效率、高性能、低電壓、低功耗、低價格

7、等優(yōu)點，而雙單片機又具有精度較高、轉換速度快、能夠對多點同時進行采集，因此能夠開發(fā)出能滿足實際應用要求的、電路結構簡單的、可靠性高的數(shù)據(jù)采集系統(tǒng)。這就使得以單片機為核心的數(shù)據(jù)采集系統(tǒng)在許多領域得到了廣泛的應用。1.2國內外研究現(xiàn)狀數(shù)據(jù)采集系統(tǒng)是通過采集傳感器輸出的模擬信號并轉換成數(shù)字信號，并進行分析、處理、傳輸、顯示、存儲和顯示。它起始于20世紀中期，在過去的幾十年里，隨著信息領域各種技術的發(fā)展，在數(shù)據(jù)采集方面的技術也取得了長足的進步，采集數(shù)據(jù)的信息化是目前社會的發(fā)展主流方向。各種領域都用到了數(shù)據(jù)采集，在石油勘探、科學實驗、飛機飛行、地震數(shù)據(jù)采集領域已經得到應用。我國的數(shù)字地震觀測系統(tǒng)主要采用

8、tde-124c型tde-224c型地震數(shù)據(jù)采集系統(tǒng)。近年來，又成功研制了動態(tài)范圍更大、線性度更高、兼容性更強、低功耗可靠性的tde-324c型地震數(shù)據(jù)采集系統(tǒng)。該數(shù)據(jù)采集對拾震計輸出的電信號模擬放大后送至a/d數(shù)字化，a/d采用同時采樣，采樣數(shù)據(jù)經dsp數(shù)字濾波處理后，變成數(shù)字地震信號。該數(shù)據(jù)采集系統(tǒng)具備24位a/d轉化位數(shù)，采樣率有50hz、100hz、200hz。由美國pasco公司生產的“科學工作室”是將數(shù)據(jù)采集應用于物理實驗的嶄新系統(tǒng)，它由3部分組成：（1）傳感器：利用先進的傳感技術可實時采集技術可實時采集物理實驗中各物理量的數(shù)據(jù)；（2）計算機接口：將來自傳感器的數(shù)據(jù)信號輸入計算機，

9、采樣速率最高為25萬次/s；（3）軟件：中文及英文的應用軟件。受需求牽引，新一代機載數(shù)據(jù)采集系統(tǒng)為滿足飛行實驗應用也在快速地發(fā)展。如愛爾蘭acra公司2000年研發(fā)推出的新一代kam500機載數(shù)據(jù)采集系統(tǒng)到了2006年。本系統(tǒng)采用16位（a/d）模擬數(shù)字變換，總采樣率達500k/s,同步時間為+/-250ns，可以利用方式組成高達1000通道的大容量的分布式采集系統(tǒng)。1.3課題及主要任務數(shù)據(jù)采集是數(shù)字信號處理的前提，研究和設計數(shù)據(jù)采集系統(tǒng)就顯得尤為重要。本課程設計題要求學生在廣泛查閱資料的基礎上，對高速數(shù)據(jù)采集系統(tǒng)技術進行分類和比較，并作如下設計：1） 搜索出若干種高速數(shù)據(jù)采集系統(tǒng)方案并對它們

10、進行分析和比較。2） 設計出一款高速數(shù)據(jù)采集系統(tǒng)。3） 對所設計的高速數(shù)據(jù)采集系統(tǒng)的性能指標進行分析。4） 給出系統(tǒng)（或部分）的仿真。2 高速數(shù)據(jù)采集的相關基礎知識數(shù)據(jù)采集是指將模擬量（模擬信號）采集，轉換成數(shù)字量（數(shù)字信號）后，再由計算機進行存儲、處理、顯示或輸出過程。數(shù)據(jù)采集系統(tǒng)das(data acquisition system)是模擬量與數(shù)字量之間的轉換接口。它在自動測試、生產控制、通信、信號處理等領域占有極其重要的地位。而高速數(shù)據(jù)采集系統(tǒng)更是航天、雷達、制導、測控、動態(tài)檢測等高技術領域的關鍵技術。高速數(shù)據(jù)采集系統(tǒng)中的采樣頻率一般在幾十mhz到幾百mhz。 2.1數(shù)據(jù)采集系統(tǒng)的基本組

11、成一個典型的數(shù)據(jù)采集系統(tǒng)由傳感器、信號調理通道、采樣保持器、a/d轉換器、數(shù)據(jù)緩存電路、微處理器及外設構成。如圖1所示。圖1 數(shù)據(jù)采集系統(tǒng)的組成（1）傳感器傳感器把待測的非電物理量轉變成數(shù)據(jù)采集系統(tǒng)能夠檢測的電信號。理想的傳感器能夠將各種被測量轉換為高輸出電平的電量，提供零輸出阻抗，具有良好的線性。（2）信號調理通道信號調理通道主要完成了模擬信號的放大和濾波等功能。理想的傳感器能夠將被測量轉換成高輸出電平的電量，但是實際情況下，數(shù)據(jù)采集時，來自傳感器的模擬信號一般都是比較弱的低電平信號，因此需要對信號進行放大。而a/d轉換器的分辨率以滿量程電壓為依據(jù)，因此為了充分利用a/d轉換器的分辨率，需要

12、把模擬輸入信號放大到與其滿量程電壓相應的電平。而傳感器和電路中器件不可避免的會產生噪聲，周圍各種各樣的發(fā)射源也會使信號混合上噪聲，因此需要利用濾波器衰減噪聲以提高輸入信號的信噪比。（3）采樣保持器a/d轉換器完成一次轉換需要一定的時間，而在轉換期間希望a/d轉換器輸入端的模擬信號電壓保持不變，才能保證正確的轉換。當輸入信號的頻率較高時，就會產生較大的誤差，為了防止這種誤差的產生，必須在a/d轉換器開始轉換之前將信號的電平保持，轉換之后又能跟蹤輸入信號的變化，保證較高的轉換精度。為此，需要利用采樣保持器來實現(xiàn)。（4）a/d轉換器模擬信號轉換成數(shù)字信號之后，才能利用微處理系統(tǒng)對其處理。因此a/d轉

13、換器是整個數(shù)據(jù)采集系統(tǒng)的核心，也是影響數(shù)據(jù)采集系統(tǒng)采樣速率和精度的主要因素之一。對于高速模數(shù)轉換器主要有逐次逼近型、并行比較型(閃爍型)等分級型(半閃爍型)等幾種電路結構。高速的模數(shù)轉換器內部一般都集成了采樣保持器和多路數(shù)據(jù)分配器，以保證采樣的精度和降低后續(xù)存儲器的要求。（5）數(shù)據(jù)緩存電路對于高速數(shù)據(jù)采集系統(tǒng)，采集量化后的數(shù)據(jù)速率非常高而且數(shù)量大，微處理系統(tǒng)無法對數(shù)據(jù)進行實時處理，因此需要存儲器對數(shù)據(jù)進行緩存。緩存區(qū)是以高速方式接收從ad轉換數(shù)字化的數(shù)據(jù)，而又以相對低速的方式將數(shù)據(jù)送給計算機。用它的“快進慢出”來解決高速ad轉換與低速計算機數(shù)據(jù)傳輸之間的矛盾。（6）微處理器和外設微處理器負責數(shù)

14、據(jù)采集系統(tǒng)的管理和控制工作，對采集到的數(shù)據(jù)進行運算和處理，然后送到外部設備。2.2模數(shù)轉換的過程模擬量轉換為數(shù)字量，通常分成三個步驟進行。這就是采樣保持、量化與編碼。連續(xù)的模擬信號x(t)按一定時間間隔采樣-保持后得到臺階信號，在經過量化變?yōu)榱炕盘?，最后編碼轉換為數(shù)字信號x(n)。在現(xiàn)代adc器件中，這三個步驟一般合起來在一個器件中完成。轉換過程可以用圖2表示：圖2 模數(shù)轉換過程（1）采樣保持所謂采樣就是不斷地以固定的時間間隔采集模擬信號當時的瞬時值。由抽樣定理可知，用數(shù)字方式處理模擬信號時，并不是用在整個作用期間的無窮多個點的值，而是只用取樣點上的值就足夠了。因此，在前后兩次取樣的空擋時間

15、間隔內，可將取樣所得模擬信號值暫時存放在存儲介質上，通常是電容器上，以便將它量化和編碼。其過程如圖3所示。圖3采樣保持過程模擬輸入信號x(t)經取樣一保持后的波形。圖3中清楚的表明了取樣保持的物理意義。是取樣過程的持續(xù)時間，稱為孔徑時間。在孔徑時間內，以=x(t)，在保持時間內保持不變，這段時間就用來作量化和編碼。2）量化與編碼量化就是把一個連續(xù)函數(shù)的無限個數(shù)值的集合映射為一個離散函數(shù)的有限個數(shù)值的集合。模擬信號x(t)經理想抽樣后變成離散時間序列x(nts)，而x(nts)的值是原模擬信號在各采樣點的精確值，其取值是連續(xù)分布的，但是ad變換中表示x(nts)用的是有限字長的二進制數(shù)，所謂量化

16、就是指用一些不連續(xù)的數(shù)來逼近精確采樣值的過程。因此量化過程中必然存在誤差，這種誤差稱為量化誤差。在數(shù)學上，量化過程可以表示為，k=1,2,l其中，x為待量化輸入數(shù)值，稱為量化值(或量化電平)，稱為分層電平(或判決閥值)，l稱為量化級數(shù)(或分層數(shù))，稱為量化間隔(或量化臺階)。對于均勻量化，量化間隔為常量，即=q(k=1，2，l)。則有其中，為滿量程電壓(full scale range)，n為量化后數(shù)字信號的二進制位數(shù)。編碼就是用一定位數(shù)的二進制碼(稱為一個碼字)來表示某一量化值。2.3數(shù)據(jù)采樣技術按照奈奎斯特采樣定理，任意一個最高頻率為fm的模擬信號，只有滿足條件采樣周期t<1/2fm

17、，才能夠用間隔時間為t的一系列離散取樣值來代替它，而不會丟失該信號的任何信息，理論上可以精確地重建原信號。需要指出的是，如果用2倍奈奎斯特頻率采樣2fm，則必須使用截止頻率為fm的理想低通濾波器才能恢復原來的模擬信號，如果采樣頻率大于2倍奈氏頻率，那么就可以放寬對低通濾波器截至頻率的要求。數(shù)字化采樣方式主要有實時采樣和等效采樣兩種，而等效采樣又分為順序采樣和隨機采樣兩種。實時取樣的原則是從數(shù)字化一開始，就按照一個固定的次序來采集的，一直將整個波形采樣完畢后存入波形存儲器中。實時采樣的優(yōu)點在于信號波形一到就采樣，因此適合任何形式的信號波形，周期的或者非周期的，單次的或者是連續(xù)信號。又由于所有的采

18、樣點是以信號出現(xiàn)的時間為順序的，因此利于波形的顯示處理。順序取樣是指在被測信號的周期內取樣一次，取樣信號每次延遲t時間，如此下去，就是說第n次采樣發(fā)生在第一次采樣后的（t一l）n后，取樣后的離散數(shù)字信號構成的包絡反映原信號的波形，但包絡的周期比原信號的周期長的多，相當于把被測信號在時間軸拉長了。順序采樣不能采樣非周期信號。隨機取樣不是在信號的一個周期內完成全部取樣過程，而是取樣點分別取自若干個信號波形的不同位置，經過多個采集周期的樣品積累，最終恢復出被測波形。但是隨機取樣也存在著弊端，不能觀測非周期信號。2.3.1并行采樣技術系統(tǒng)的采樣率為高速數(shù)據(jù)采集系統(tǒng)中最關心的指標，其實現(xiàn)依賴于核心芯片a

19、/d的工作頻率，對于高采樣率數(shù)據(jù)采集系統(tǒng)的實現(xiàn)，利用單片高速a/d轉換芯片是最為常見的方式，其實現(xiàn)也較為簡單，但是由于高速a/d的價格昂貴，而且由于高采樣率的a/d的分辨率往往不高，因此對于高采樣率和高分辨率數(shù)據(jù)采集系統(tǒng)的實現(xiàn)，基于并行采樣利用多片低采樣率a/d實現(xiàn)高采樣率是可以降低高速數(shù)據(jù)采集系統(tǒng)的成本，對高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)有著重要的意義。利用多片低采樣率的a/d轉換器并行工作實現(xiàn)高采樣率有兩種方式。一種是采用延遲線的方式，另一種是采用時間并行交替采樣的方式。所謂延遲線的方式，是指將輸入信號直接送入系統(tǒng)的一個通道，同時，輸入信號經延遲線后依次送入另外的n一1通道，信號進入每個通道的延遲時

20、間為a/d轉換器采樣周期的t的1/n，各通道a/d的采樣時鐘相同，將得到的數(shù)據(jù)進行重組，這樣就提高了系統(tǒng)的采樣率。但是對輸入信號做精確延時比較困難，特別在通道非常多的情況下，因此，目前主要采用并行時間交替采樣的方式。并行時間交替采樣，是指將輸入信號同時送到多個通道，a/d轉換器按照各自的采樣時鐘工作，整個系統(tǒng)的采樣率為多片a/d采樣率的總和。n片a/d并行時間交替采樣構成的數(shù)據(jù)采集系統(tǒng)，輸入信號同時到達每片a/d的輸入端。每片a/d的采樣率為fs，采樣周期為t=1/sf，每片a/d采樣時間間隔為采樣時鐘周期t的1/n。整個系統(tǒng)的采樣率為n片a/d的采樣率的總和，等于nfs，實現(xiàn)了多片低速a/d

21、并行工作實現(xiàn)高采樣率。圖4 多通道并行時間交替采樣系統(tǒng)結構圖2.3.2 時鐘頻率合成技術 對于高速數(shù)據(jù)采集系統(tǒng)，采樣時鐘的相位抖動以及分辨率是非常重要的指標。采樣時鐘的相位抖動將會造成采樣的非均勻，而時鐘分辨率過低將無法滿足系統(tǒng)的要求。因此，如何得到高質量的采樣時鐘是高速數(shù)據(jù)采集系統(tǒng)非常關心的問題。 目前高性能的頻率信號均通過頻率合成技術來實現(xiàn)。頻率合成的實現(xiàn)方法主要三種方式:直接模擬頻率合成法、間接頻率合成和直接數(shù)字頻率合成。直接模擬頻率合成法是一種早期的頻率合成方式，是指利用混頻器、倍頻器和分頻器等對一個或幾個頻率進行算術運算產生所需頻率。直接模擬頻率合成法的優(yōu)點是頻率轉換速度快，相位噪聲

22、低，缺點是需要很多中心頻率不同的窄帶濾波器來濾除雜波，結構復雜，雜散多。間接頻率合成技術又稱鎖相式頻率合成，它是利用鎖相技術實現(xiàn)頻率的加、減、乘、除。其優(yōu)點是由于鎖相環(huán)路相當于一窄帶跟蹤濾波器。因此能很好地選擇所需頻率的信號，抑制雜散分量，避免了大量使用濾波器，十分有利于集成化和小型化。直接數(shù)字合成技術具有相位變換連續(xù)、頻率轉換速度快、頻率分辨率高、相位噪聲低、頻率穩(wěn)定度高、集成度高、易于控制等多種優(yōu)點，但是dds（直接數(shù)字式頻率合成器）自身特點所造成的雜散以及頻率較低成為限制dds應用的主要因素。目前，dds+pll的技術受到廣泛的重視，pll技術具有高頻率、寬頻、頻譜質量好等優(yōu)點，但其頻率

23、轉換速度低。dds技術則具有高速頻率轉換能力、高度的頻率和相位分辨能力，但目前尚不能做到寬帶，頻譜純度也不如pll?；旌鲜筋l率合成技術利用這兩種技術各自的優(yōu)點，將兩者結合起來，其基本思想是利用dds的高分辨率來解決pll中頻率分辨率和頻率轉換時間的矛盾。2.4 高速數(shù)據(jù)采集2.4.1 分時存儲分時存儲技術利用一個高速鎖存器將采集的高速數(shù)據(jù)鎖存，而后利用多個相對慢速的存儲器對數(shù)據(jù)進行存儲以保證數(shù)據(jù)存儲的可靠性。由于多個靜態(tài)存儲器分時參與了數(shù)據(jù)存儲的過程，使得多個慢速靜態(tài)存儲器分時存儲操作過程進行了疊加，其效果等效于一個高速靜態(tài)存儲器的操作。其原理圖如下圖4所示。圖5 分時存儲原理圖2.4.2 數(shù)

24、據(jù)降速存儲所謂數(shù)據(jù)降速存儲技術，就是對在數(shù)據(jù)存儲之前將高速數(shù)據(jù)的速度降低到低速存儲器可以及時存儲的程度。該方法避免了多個存儲器的使用，只需利用一個大容量的存儲器就可以實現(xiàn)數(shù)據(jù)的存儲，實現(xiàn)起來相對分時存儲簡單。設計中可以利用串并轉換電路對數(shù)據(jù)進行降速處理以滿足后續(xù)的存儲器速度較低的要求。串并轉換電路的基本原理為數(shù)據(jù)的串并轉換，將數(shù)據(jù)依次存入串行移位寄存器中，然后并行輸出，降低了傳輸數(shù)據(jù)的速度，以滿足存儲器工作速度的要求。這里以一個4位的移位寄存器對其進行說明，如圖5。圖6串井轉換電路串并轉換電路由一個串行的移位寄存器和兩個并行的移位寄存器構成，其高速時鐘由可以通過鎖相環(huán)pll提供，pll產生的高

25、速時鐘在通過分頻電路得到4分頻的低速時鐘。串行移位寄存器在pll產生的時鐘的控制下，依次將接收到的數(shù)據(jù)依次存放在串行移位寄存器中，然后在計數(shù)電路產生的控制信號的作用下，將數(shù)據(jù)存入并行寄存器，而后在低速時鐘的控制下將數(shù)據(jù)送入下一個并行寄存器，最后送入后面的邏輯電路。這樣就實現(xiàn)了高速數(shù)據(jù)的正確存儲，設計中根據(jù)數(shù)據(jù)的頻率選擇合適移位寄存器，以滿足設計的要求。3高速數(shù)據(jù)采集系統(tǒng)的方案3.1 單片機控制的高速數(shù)據(jù)采集系統(tǒng)本系統(tǒng)主要由三部分組成：單片機8751控制部分、計算器和存儲器部分、a/d轉換模塊。其硬件框圖如圖7所示。圖7 系統(tǒng)硬件框圖單片機控制部分包括地址和數(shù)據(jù)選擇器,本系統(tǒng)采用內置4kb ep

26、rom的8751單片機。其作用有:(1)負責 a/d轉換過程的啟動及完成控制;(2)對自動存儲于存儲器內的采集數(shù)據(jù)進行處理,也可通過串行口或并行接口傳給主機(如pc機)作進一步處理。地址選擇器和數(shù)據(jù)選擇器的功能是在單片機p1.0口線的控制下決定數(shù)據(jù)存儲器的地址線和數(shù)據(jù)線連向何處。當 p1.0= 1時,存儲器的地址信號來自計數(shù)器輸出, 數(shù)據(jù)信號來自a/d 轉換器;當 p1.0= 0時,存儲器則成為8751的外部數(shù)據(jù)存儲器, 此時單片機可讀取其中的數(shù)據(jù)。計數(shù)器的作用是自動產生16位存儲器地址信號以實現(xiàn)將a/d的轉換結果自動按順序快速存放存儲單元中。該計數(shù)器為16位二進制計數(shù)器,由四片 74ls16

27、1 四位二進制同步計數(shù)器級聯(lián)構成4,各片的異步清除端連在一起并由單片機p1.2腳控制。計數(shù)脈沖cp來自a/d 轉換模塊。當計數(shù)器計滿時,由其進位信號向單片機int0申請中斷。該存儲器對a/d轉換器而言是只有寫入操作,用于存儲 a/d轉換器的轉換數(shù)據(jù),而對單片機而言只有讀操作,即單片機只能讀取其中的數(shù)據(jù)而不能改寫其中的數(shù)據(jù)。a/d 轉換模塊是本系統(tǒng)的核心部分。其原理框圖如圖8所示。圖8 a/ d轉換模塊原理框圖圖中a/d 板是以高速 d/a 轉換器 dac0800為核心,加上其他電路,采用逐次逼近法構成的 8 位a/d 轉換器,其構成框圖如圖9所示。圖9 a/d 轉換時序圖在啟動信號start的

28、下降沿,a/d轉換開始,同時使busy信號為低電平,表明正在進行轉換。如在a/d 轉換過程中又按收到新的啟動信號,則重新開始轉換。轉換完成時,busy變?yōu)楦唠娖? oe是三態(tài)鎖存器的輸出允許控制線,當其為低電平時,允許轉換數(shù)據(jù)輸出。該a/d 轉換器要求輸入的模擬信號電壓范圍為05v,完成一次a/d 轉換時間為1.2 s。為了保證在a/d 轉換進行被轉換信號幅度保持穩(wěn)定,將被轉換信號經采樣保持器 shc5320處理后再送到a/d 轉換器的模擬信號轉入端。shc5320是高速采樣/保持器,其采樣時間小于1.5 s,基本能滿足a/d 轉換速度的要求。由于其采樣/保持控制端是高電平保持、低電平采樣,故

29、使用中將a/d板的busy信號反相后接到該控制端,以保證在a/d為了能將每一次a/d 轉換的結果快速存于存儲器并同時啟動下一次 a/d 轉換,特利用busy信號的上升沿(表示一次a/d 轉換已結束)去觸發(fā)單穩(wěn)態(tài)觸發(fā)器 1,該觸發(fā)器的反相輸出端q1接至 a/d 板的oe端以將轉換數(shù)據(jù)送至存儲器的數(shù)據(jù)線上,同時作為存儲器的寫控制信號wr,將轉換數(shù)據(jù)寫入當前的存儲單元中。再用q1的后沿(上升沿) 觸發(fā)單穩(wěn)觸發(fā)器 2,其反相輸出q2一方面接到start以啟動下次轉換,另一方面接計數(shù)器的計數(shù)輸入端 cp,使計數(shù)器輸出加 1 以指向下一存儲單元,為存放下一轉換數(shù)據(jù)做準備。圖中 p1.1是來自單片機的控制線

30、,用于控制啟動第一次a/d 轉換和停止轉換。上述的工作時序關系如圖4所示。從時序圖可見,本系統(tǒng)在單片機控制啟動第一次轉換后即可自動完成啟動- 轉換- 存儲- 啟動的循環(huán)執(zhí)行過程,直到完成 64 kb的數(shù)據(jù)采集后向單片機申請中斷要求停止。3.2 多路分時采集合成高速數(shù)據(jù)采集系統(tǒng)本系統(tǒng)采用多路合成方案實現(xiàn)多路低速a/d合成一路高速a/d,減小了電路實現(xiàn)難度, 提高了系統(tǒng)工作的可靠性。采用內存直接映射的接口方案, 實現(xiàn)采集擴展存儲器在高速數(shù)據(jù)采集卡和計算機間的共享;完成高速采樣數(shù)據(jù)向計算機的傳輸。本系統(tǒng)主要由三部分組成: 多路分時采集控制電路、高速a/d數(shù)據(jù)采集及存儲電路、計算機接口電路。其原理如圖

31、10所示。圖10高速數(shù)據(jù)采集系統(tǒng)原理圖如圖所示，本系統(tǒng)采用4 路62.5m sps a/d采樣存儲電路合成一路250m sps a/d 采樣存儲電路。由一個4 路分時采集控制器控制上述4 路a/d電路的采樣時序。該4 路62.5mhz采樣時鐘信號是由250mhz時鐘4分頻后得到。單路a/d采集存儲電路工作原理見圖11。圖11 單路a/d采集存儲電路工作原理a/d數(shù)據(jù)采集系統(tǒng)要解決的一個關鍵問題就是存儲器共享。高速數(shù)據(jù)采集卡需要配置數(shù)據(jù)存儲器或擴展存儲器。本系統(tǒng)采取直接內存映射的存儲器接口方式。即將擴展存儲器的地址映射到系統(tǒng)的存儲地址空間中,作為系統(tǒng)存儲器的一部分直接使用。這樣就實現(xiàn)了擴展存儲器

32、在高速數(shù)據(jù)采集卡和計算機間的共享。高速adc在采樣脈沖en的控制下,對輸入模擬信號vin進行采樣, 并轉換為8bit數(shù)字信號輸出到數(shù)據(jù)鎖存器; 同時地址計數(shù)器對采樣脈沖en計數(shù), 并將計數(shù)值作為存儲器地址信號輸出至地址鎖存器; 鎖存器將數(shù)據(jù)和地址信號同步后分別輸出到高速存儲器的數(shù)據(jù)端口和地址端口。存儲器的寫控制信號/e由時鐘信號en延時得到。雙向總線驅動器245 在切換控制信號t的控制下實現(xiàn)擴展存儲器在高速數(shù)據(jù)采集卡和計算機間的共享。切換控制脈沖t由地址計數(shù)器計滿后置低, 由計算機將ram 數(shù)據(jù)取走后置高。本系統(tǒng)采用pc兼容機,內存16m,內存地址從000000hffffffh。其中從0d00

33、00h0dffffh之間的64k內存空間供用戶作映射內存用。本系統(tǒng)將a/d采集卡的4 路采樣數(shù)據(jù)存儲器共64k作為計算機的映射內存, 以實現(xiàn)計算機對a/d采集卡ram存儲器的讀寫操作。計算機接口電路如下圖12所示。圖12 計算機接口電路通過對pc機總線接口中的數(shù)據(jù)線、地址線、讀寫控制線、i/o控制線進行適當?shù)碾娐方M合,構成與a/d采集卡的接口電路。電路結構如圖3 所示。虛線內a/d采集卡電路中只畫出1路存儲器進行說明。當切換控制脈沖t為高電平時, 雙向驅動器245關閉, 采樣存儲器切換到a/d采集卡控制。當切換控制脈沖t為低電平時, 雙向驅動器245打開, 存儲器切換到由計算機總線控制。pc機

34、總線接口中的低14位地址線(a0-a 13)實現(xiàn)對單片存儲器的16k尋址;a14、a15地址線通過2- 4譯碼器對4路存儲器進行片選;高8位地址線(a16- a23) 通過組合邏輯輸出控制2- 4譯碼器的開斷,從而將采樣存儲器(1- 4)映射到pc機內存的指定空間(0d0000h0dffffh)。同時pc機總線的8位數(shù)據(jù)線和讀寫信號線/mr、/mw 分別與存儲器的8位數(shù)據(jù)線和讀寫信號線/r和/w接通。此時存儲器完全由計算機控制讀寫。計算機對采樣存儲器數(shù)據(jù)的讀取通過i/o查詢方式實現(xiàn)。切換控制脈沖t作為查詢信號, 與pc機低位數(shù)據(jù)線d0相連。pc機低10位地址線通過組合邏輯指向某一選定的i/o地

35、址, 當軟件程序查詢該i/o口地址時, 切換控制信號t 的數(shù)據(jù)被讀入計算機。讀入數(shù)據(jù)的d0 位為高時, 繼續(xù)查詢。d0位為低時, 計算機開始對采樣存儲器數(shù)據(jù)進行讀取、存儲等處理。3.3 基于mcu+fpga組合的高速數(shù)據(jù)采集系統(tǒng)本數(shù)據(jù)采集系統(tǒng)硬件總體框圖如圖13所示。圖13 數(shù)據(jù)采集系統(tǒng)硬件總體框圖如圖所示，該數(shù)據(jù)采集系統(tǒng)工作原理如下：系統(tǒng)上電完成初始化后，進入待觸發(fā)狀態(tài)，直至mcu接收到啟動信號后，向ad轉換器輸出工作時鐘，同時向6路高速采集模塊的fpga控制器發(fā)送采集允許指令，啟動內部計時器，高速采集模塊將處于等待觸發(fā)信號的工作狀態(tài)。當高速采集模塊收到比較觸發(fā)模塊發(fā)出觸發(fā)信號后，相應的fp

36、ga控制器將打開數(shù)據(jù)寫入通道，向fifo緩沖區(qū)中連續(xù)寫入規(guī)定個數(shù)的ad采樣結果后自動停止寫入，同時fpga控制器將記錄每次觸發(fā)時定時器的值。之后fpga控制器將進入下一個等待觸發(fā)狀態(tài)中，直至收到下一個觸發(fā)信號后再次循環(huán)以上操作。其間mcu不斷檢查fifo緩沖區(qū)的數(shù)據(jù)并通過fpga控制器將采樣結果和脈沖產生的時間寫入存儲器中。該數(shù)據(jù)采集系統(tǒng)的主要模塊功能說明：（1）前端調理模塊對輸入信號進行信號緩沖、放大，使信號不丟失。（2）ayd轉化模塊實現(xiàn)模擬量到數(shù)字量的轉換。（3）fpga模塊 對數(shù)字量進行緩沖，同時對寫入緩沖模塊的數(shù)據(jù)進行編碼，即要求對每一次觸發(fā)，寫入規(guī)定個數(shù)的ad采樣結果，并將每次的觸

37、發(fā)時刻追加到ad數(shù)據(jù)的尾部，第二次及以后的觸發(fā)，存儲方式與第一次相同。由于mcu(因為本系統(tǒng)采用c8051f單片機)對外部存儲器寫地址速度比較慢，同時fpga的緩沖模塊對讀數(shù)據(jù)的速度又有一定的要求，所以不能采用mcu內部的時鐘頻率來寫地址，在本設計方案中，由fpga分頻出一個10mi-iz的頻率，送給mcu，這樣可以快速對外部存儲器寫地址。（4）mcu控制模塊本設計采用c8051f120單片機作為系統(tǒng)的主控制芯片，控制整個系統(tǒng)的啟動、停止，數(shù)據(jù)采集允許，數(shù)據(jù)傳輸?shù)裙δ?。?）存儲器模塊存儲數(shù)據(jù)，包含ad采樣結果和觸發(fā)時刻。（6）電源模塊dc-dc模塊實現(xiàn)電壓的轉化，給各芯片提供合適的工作電壓。

38、（7）時鐘模塊時鐘模塊給系統(tǒng)提供時鐘源，通過鎖相環(huán)可以分頻或倍頻出所需要的時鐘頻率。（8）指示模塊指示模塊主要實現(xiàn)系統(tǒng)工作狀態(tài)的指示，如電源指示等，讀數(shù)指示等等。（9）啟動模塊啟動模塊實現(xiàn)系統(tǒng)的啟動，當按鈕按下時，啟動電路工作，系統(tǒng)得到電平觸發(fā)，將立刻啟動。3.4基于dsp和ads8364的高速數(shù)據(jù)采集處理系統(tǒng)該系統(tǒng)主要由信號調理模塊、a/d轉換模塊、dsp處理器模塊、cpld邏輯控制模塊和usb2.0通信模塊組成。它能夠在板卡上實現(xiàn)信號的采集及前端處理，并能通過usb總線與上位機通信，實現(xiàn)數(shù)據(jù)的存儲、后端處理及顯示。采用cpld控制ads8364完成數(shù)據(jù)的a/d轉換，轉換后的數(shù)據(jù)預先存儲到f

39、ifo中，再經dsp進行前端的數(shù)字信號處理后，通過usb總線傳給上位機，并在上位機上進行存儲、顯示和分析等。該系統(tǒng)完全可以滿足信號采集處理對高精度及實時性的要求。本數(shù)據(jù)采集處理系統(tǒng)主要由前端信號調理電路、adc芯片ads8364、cpld芯片epm3128a、dsp芯片tms320f2812、usb芯片cy7c68013及其外圍電路組成。系統(tǒng)原理框圖如圖14所示。圖14 系統(tǒng)原理框圖系統(tǒng)主要完成的任務為：dsp接收上位機通過usb總線發(fā)送的命令，完成系統(tǒng)工作參數(shù)的設置，并通過模擬地址數(shù)據(jù)總線與cpld進行通信，向cpld發(fā)送控制命令；對外部的多路模擬量輸入進行信號調理，在cpld控制下進行單通

40、道或多通道a/d轉換，將采集到的數(shù)據(jù)存儲在一片fifo芯片中；當fifo中存儲的數(shù)據(jù)半滿時，對dsp產生一個中斷信號，dsp收到此中斷信號后，取出fifo中的部分數(shù)據(jù)，進行前端數(shù)字信號處理，將處理完畢的數(shù)據(jù)通過usb總線傳給上位機；上位機實現(xiàn)各種圖形界面操作和后端信號處理，對所采集的信號進行分析。系統(tǒng)可對輸入的多路模擬信號進行同步采樣，這就使得采集到的數(shù)據(jù)不僅含有模擬信號的幅度特性，同時還保持不同模擬信號之間的相位差異；采樣頻率可以預置，以適應不同速率的采樣要求。系統(tǒng)硬件包括信號調理模塊、a/d轉換模塊、dsp處理器模塊、cpld邏輯控制模塊以及usb通信模塊。（1）信號調理模塊的設計外部的多

41、路模擬量輸入信號往往是微弱的傳感器信號，信號的幅值較小，為了方便且不失一般性，假定其幅值范圍為o25mv。ads8364待轉換的模擬輸入電壓范圍應保持在agnd-03v和avdd+o3v之間。這里選用低功率變增益儀表放大器inal29對模擬量輸入信號進行調理放大，將其放大為05v之間。inal29是burr-browm公司的一種小功率通用儀表放大器，具有優(yōu)異的精度和很寬的帶寬，在增益高達100時，帶寬達200khz。它可用單一外部電阻器調節(jié)其增益，調節(jié)范圍為l10000，其放大倍數(shù)計算公式為：這里選擇，使得放大倍數(shù)為。從而使放大輸出電壓在o5v之間。信號調理模塊原理圖如圖15所示。圖15 信號

42、調理模塊原理圖（2） ad轉換模塊的設計該模塊采用了ti公司的高速、低功耗、六通道同步采樣模/教轉換器ads8364，它采用+5v工作電壓，其6個模擬輸入通道分為三組(a，b和c)，每組都有一個adcs保持信號(holda，holdb和holdc)，用來啟動各組的aid轉換，6個通道可以進行同步并行采樣和轉換。ads8364采用具有80db共模抑制能力的全差分輸入通道，將其refin和refout引腳接到一起，為差分電路提供25v的參考電壓。這里模擬量采用單端輸入，將-in端接共模電壓25v，+in端接前端信號調理模塊的輸出。ads8364的時鐘信號由外部提供，最高頻率為5mhz，對應的采樣頻

43、率是250khz。這里由cpld提供時鐘信號，主要是考慮到cpld可以靈活地改變時鐘頻率，進而改變系統(tǒng)的采樣頻率。ad轉換完成后產生轉換結束信號eoc。將ads8364的。byte引腳接低電平，使轉換結果以16位的方式輸出。地址/模式信號(a0，al，a2)決定ads8364的數(shù)據(jù)讀取方式，可以選擇的方式包括單通道、周期或fifo模式。將add引腳置為高電平，使得讀出的數(shù)據(jù)中包含轉換通道信息?？紤]到數(shù)據(jù)采集處理系統(tǒng)的采樣頻率一般較高，如果用dsp直接控制ads8364的訪問，將占用dsp較多的資源，同時對dsp的實時性要求也較高。因此在本系統(tǒng)設計中，用cpld實現(xiàn)ads8364的接口控制電路，

44、并將轉換結果存儲在fifo芯片中，用dsp實現(xiàn)fifo芯片的輸出接口。dsp、cpld、ads8364及fifo之間的接口設計如圖16所示。圖16 a/d模塊接口設計（3） dsp處理器模塊的設計dsp主要負責與usb通信模塊交換數(shù)據(jù)、以模擬地址/數(shù)據(jù)總線的方式與cpld通信，實現(xiàn)對數(shù)據(jù)采集的控制，完成與fifo芯片的輸出接口以及對采樣后的數(shù)據(jù)進行前端數(shù)字信號處理(fir低通濾波)。這里選用ti公司的32位定點dsp tms320f2812 (以下簡稱f2812)，它采用18v的內核電壓，具有33v的外圍接口電壓，最高頻率150mhz，片內有18k字的ram，128k字的高速flash。（4）

45、cpld邏輯控制模塊的設計在該數(shù)據(jù)采集處理系統(tǒng)中，cpld是一個重要的組成部分。由cpld組成的邏輯控制模塊接收dsp傳送過來的動作命令，控制ad轉換模塊進行數(shù)據(jù)采集，并提供對fifo的接口時序，實現(xiàn)轉換數(shù)據(jù)的存儲。這里選用altem公司的epm3128a芯片，它共有128個宏單元，2500個可用門。cpld作為一個單獨的控制執(zhí)行結構通過編寫相應的verilog hdl代碼，即可生成相應的操作電路，實現(xiàn)對各種輸入信號的鎖存、判斷和處理以及對各種命令信號的執(zhí)行和輸出信號的控制。（5） usb通信模塊的設計這里選用cypress公司的ez-usb fx2系列中的cy7c68013作為usb通信控制

46、器芯片，它內含增強型8051微控制器，支持usb20傳輸協(xié)議，同時也向下兼容usbl1規(guī)范。該芯片把usb20收發(fā)器、sie(串行接口引擎)、增強型8051微控制器、i2c總線接口以及gpif(通用可編程接口)集成于一體。cy7c68013提供了slavefifo和gpif兩種接口模式，slave fifo模式是從機模式，外部控制器可以像對普通fifo存儲器一樣對fx2的多層緩沖fifo存儲器進行讀寫；gpif模式是主機模式，可以由軟件設置讀寫的控制波形，靈活性很大。這里采用的是slave fifo模式。4 高速數(shù)據(jù)采集系統(tǒng)的方案分析比較設計一個高速數(shù)據(jù)采集系統(tǒng)應滿足以下兩個基本性能要求：一是

47、高速性，現(xiàn)在高速數(shù)據(jù)采集通常要求達到幾十甚至幾百 msps的采樣速度，因此需要采用高速 adc技術和高速緩存技術來保證采樣和數(shù)據(jù)傳輸?shù)母咚傩?；二是大容量，高速?shù)據(jù)采集必然帶來巨大的數(shù)據(jù)流量，一個4通道20mh 采樣率16位精度數(shù)據(jù)采集系統(tǒng)采樣 0.1s 將產生 16m的數(shù)據(jù)量，所以需要采用海量緩存來解決采樣數(shù)據(jù)的存儲問題。為此，針對上述提出的方案，在此做出簡單的分析與比較如下：（1）單片機控制的高速數(shù)據(jù)采集系統(tǒng)是一種由8751單片機控制的高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)的數(shù)據(jù)采集與存儲完全靠硬件實現(xiàn),其數(shù)據(jù)采樣頻率只取決于所選用的a/d轉換器, 而不受8751單片機速度的影響,因而可實現(xiàn)高速數(shù)據(jù)采集。

48、本設計方案使用的mcu為普通的51單片機，其他芯片都是些普通的邏輯芯片，所以方案易于實現(xiàn)，性價比較高。但是由于51單片機的速度有限，與pc的數(shù)據(jù)傳輸?shù)姆绞绞峭ㄟ^rs232接口，其速度相當有限，而采集的速度可能達到200m，這可能導致其未上傳完數(shù)據(jù)，又被新的數(shù)據(jù)覆蓋。當然可通過增大緩沖區(qū)域的大小，來防止其被覆蓋，但是增大高速緩存區(qū)的存儲量也將增大成本。（2）多路分時采集合成高速數(shù)據(jù)采集系統(tǒng)采用多路合成方案實現(xiàn)多路低速a/d合成一路高速a/d,減小了電路實現(xiàn)難度, 提高了系統(tǒng)工作的可靠性。采用內存直接映射的接口方案, 實現(xiàn)采集擴展存儲器在高速數(shù)據(jù)采集卡和計算機間的共享;完成高速采樣數(shù)據(jù)向計算機的傳輸。采用該方案使得系統(tǒng)對a/d芯片的轉換速度的要求大大降低，理論上來說，只要a/d轉換速度大于采樣時鐘的（n路分時采集），即可采集該信號。由于高速a/d芯片的價格十分昂貴，該方案就大大降低了系統(tǒng)設計的成本。（3）基于mcu+fpga組合的高速數(shù)據(jù)采集系統(tǒng)中采用的c8051f120單片機，其外部時鐘為22.114800mhz，指令執(zhí)行周期不需要經過12分頻，這個速度解決了方案一中51單片機速度不足的缺點，使得該系統(tǒng)具備及時上傳采集的數(shù)據(jù)到上位機。方案中多路ad采集數(shù)據(jù)，降低ad轉換速率的要求，降低成本，且采用fpga來控制數(shù)據(jù)的采集及存儲。該方案實現(xiàn)的