低頻功率放大路設(shè)計(jì) 外文翻譯

1、低頻功率放大器設(shè)計(jì)譯文：原文出處：Analog Integr Circ Sig Process (2010) 62:237244DOI 10.1007/s10470-009-9350-6低電壓低功耗CMOS電流差分緩沖放大器Cem Cakir Shahram Minaei Oguzhan Cicekoglu收到: 2008.8.10 修訂：2009.7.16 接受：2009.7.23 網(wǎng)上發(fā)表：2009.8.21斯普林科學(xué)出版社+商務(wù)媒體責(zé)任有限公司，2009摘 要本文主要提出采用CMOS技術(shù)實(shí)現(xiàn)的電流差分緩沖放大器（CDBA）。本文主要目標(biāo)是為電流差分緩沖放大器（CDBA）提出一個(gè)新的CMO

2、S實(shí)現(xiàn)。該設(shè)計(jì)技術(shù)是一項(xiàng)基于翻轉(zhuǎn)電壓跟隨器的電流源而優(yōu)先獲得高性能的CDBA的技術(shù)。其電路可以在最小電源電壓為±0.6 V的范圍內(nèi)工作。與已報(bào)道過(guò)的同類產(chǎn)品相比，它是目前消耗功率最少的。此外，該CDBA具有良好的電壓和電流增益精度。并采用UMC（臺(tái)灣聯(lián)華電子公司） 0.18um 的CMOS 程序（工藝）進(jìn)行模擬。CDBA的性能由HSPICE驗(yàn)證。最后，通過(guò)設(shè)置一個(gè)二階的全通濾波器證明該電路的性能和實(shí)用性。所有來(lái)自HSPICE模擬的結(jié)果與預(yù)期的結(jié)果有高度的一致。通過(guò)HSPICE模擬得到的結(jié)果與預(yù)期的結(jié)果有高度的一致。關(guān)鍵詞：低電壓操作 電流差分緩沖放大器（CDBA）有源濾波器 低功率1

3、 引言隨著便攜式電子（系統(tǒng)）和移動(dòng)通信系統(tǒng)的出現(xiàn)，低電壓電路設(shè)計(jì)也因此變得更加重要。近年來(lái)，很多人在降低電源電壓和減少電路功耗方面已做出了努力。其低電壓操作的電流模式電路（電流型cmos電路）是極其有效的。作為電壓模式電路（電壓型cmos電路）的代替品，尤其是在模擬信號(hào)處理中的應(yīng)用1，電流模式電路（電流型cmos電路）受到了越來(lái)越多的關(guān)注。除了低電壓操作，該電流模式電路的普及還歸因于一些其他的功能，如大的動(dòng)態(tài)范圍，低功耗和高速度。大多數(shù)的電流模式電路主要源于：具有低阻抗水平。許多能夠在電流模式中起作用的組件，如電流傳輸器，電流運(yùn)算放大器（COA），運(yùn)算轉(zhuǎn)阻放大器（OTRA）和電流差分緩沖放大器

4、（CDBA）已經(jīng)作為這些要求響應(yīng)系統(tǒng)而被引入。圖2顯示了這項(xiàng)工作的一個(gè)初步版本。電流差分緩沖放大器是最初由Acar和Ozoguz3提出。它分別可以在電流模式和電壓模式下進(jìn)行操作，這顯示了極強(qiáng)的靈活性。此外，它可以脫離許多寄生電容，適于高頻率操作。CDBA可以用不同方式設(shè)計(jì)。其中，一種可能實(shí)現(xiàn)的方式是基于電流反饋運(yùn)算放大器的使用（CFOA） 3 。此外也有其他,適用于雙極技術(shù) 4 的實(shí)現(xiàn)方式。目前，CDBA的一些CMOS實(shí)現(xiàn)已經(jīng)在文獻(xiàn)中進(jìn)行了闡述 5，6 。但是，基于CMOS終端電阻的CDBA，電阻是相當(dāng)高的，大約有幾百歐姆。而且其電壓和電流轉(zhuǎn)移比率小于1。此外，現(xiàn)有的大多數(shù)CDBA均在高的供電

5、電壓下操作，因而有較多的功率消耗。本文的主要目的是提出一種可以克服之前提及的所有缺點(diǎn)的CDBA。 接著本文呈現(xiàn)了CDBA簡(jiǎn)單電路。在第三部分中闡述了基于翻轉(zhuǎn)電壓跟隨器（FVF）技術(shù)的高性能CDBA及其原理和后布局模擬結(jié)果。最后，在第四部分中介紹了二階全通/陷波濾波算法組態(tài)和模擬結(jié)果。2 電路說(shuō)明 框圖和CDBA等效電路如圖1所示。CDBA基本上由兩個(gè)基本構(gòu)建塊:電流減法器和電壓跟隨器組成。 CDBA電流和電壓特性可由以下方程描述；其中和是電流增益, 是電壓增益,在理想情況下兩者相等。在實(shí)踐中，它們可以表示為，其中，。和指電流跟蹤誤差，指電壓跟蹤誤差。很明顯，P和n是理想的零阻抗電流模式輸入。終

6、端的z電流與輸入電流差相等，即和，它被定義為理想的阻抗輸出電流；具有零阻抗輸出電壓終端的w電壓與終端z的電壓相等。圖1 CDBA的框圖a和等效電路b圖2 電流差分緩沖放大器（CDBA） 表1 MOS晶體管尺寸 圖3 翻轉(zhuǎn)電壓跟隨器的電流源（FVFCS）圖4 電流減法器電路圖5 輸入阻抗力的幅值頻率變化3、低壓CDBA電路圖2顯示了以差分電路（M1M8）和電壓緩沖器（M9M14）為基礎(chǔ)的低電壓CDBA電路完整原理圖，其電路均由±0.6 V電壓。在模擬中使用了UMC 0.18 CMOS技術(shù)。表1顯示了晶體管的縱橫比，偏置電流IB1和IB2分別為56uA和84uA。基于翻轉(zhuǎn)電壓跟隨器的電流

7、源（FVFCS）電流減法器電路在輸入終端處會(huì)產(chǎn)生極低的輸入電阻 7，8 ，如圖3所示。在節(jié)點(diǎn)x所看到的FVFCS的輸入電阻可以表示為；其中rb是電流源的輸出電阻，ro是輸出電阻,gm是晶體管跨導(dǎo)。通過(guò)節(jié)點(diǎn)x中的方程2，用rb = ro2等式可以將電流源電阻轉(zhuǎn)化為由晶體管M1M8組成的電流減法器電路如圖4所示。終端z的電流與終端p和終端n的電流差相等。我們將終端叫為輸出電流。終端z的電流可以表示如下：若每一組晶體管（M1-M4）,(M5-M6)和(M7-M8) 在飽和區(qū)內(nèi)配合所有晶體管工作，則該電路的操作如下：在晶體管（M1M4）中，電流源IB1促使通過(guò)大約56uA的電流。則柵極晶體管的源極電壓

8、相等，這迫使兩個(gè)輸入端的電壓為零。圖5顯示了終端p和終端n的阻抗大約在56.4頻率范圍內(nèi)。由于終端z定義為電流輸出，理想情況下它應(yīng)該具有無(wú)限大的阻抗。終端z的電阻為 （5） 終端z的阻抗頻率變化如圖6所示，其產(chǎn)生的數(shù)值高于157k，甚至達(dá)到1兆赫。 圖7顯示了CDBA直流傳輸?shù)奶匦约癈DBA整個(gè)動(dòng)態(tài)范圍的高線性度（IB1 = 56uA）,其在終端z上的偏置電流大約為0.05um。基于微分翻轉(zhuǎn)電壓跟隨器（DFVF） 9 的CDBA輸出級(jí)如圖8所示。其在節(jié)點(diǎn)Y的阻抗極低。若在靜態(tài)條件下，晶體管M1、M3的尺寸相同，當(dāng)V1V3時(shí)，電壓與通過(guò)晶體管M3的大電流保持大致恒定。晶體管M3中產(chǎn)生的差分電壓V

9、1- V3遵循MOS平方律的電流變化。DFVF的另一個(gè)重要特征是在極低的電源電壓下操作。最低電源電壓為以下方程：輸出級(jí)的完整原理圖如圖2所示，其顯示了低輸出阻抗和適度輸出擺幅。事實(shí)上，該電路是利用互補(bǔ)DFVF組件（M10、M12、M9和帶電源流IB1和IB2的M11）的AB類電壓緩沖器。終端w阻抗的頻率特性曲線如圖9所示。圖6 終端z阻抗頻級(jí)率變化圖圖7電流轉(zhuǎn)移特性圖8差動(dòng)翻轉(zhuǎn)電壓輸出器 圖9 終端w阻抗級(jí)頻率變化圖10 電壓傳輸特性 直流電壓傳輸特性的CDBA如圖10所示。 從圖10的模擬結(jié)果可看出電壓傳輸誤差趨于變大，大于 Vz值±100 mV。圖11說(shuō)明了CDBA的交流傳輸特性

10、。電流和電壓傳輸比 、和分別顯示為0.981,0.981和0.978?？梢钥吹?、的-3dB頻率大約分別為25兆赫、25兆赫、474兆赫。圖12說(shuō)明了CDBA的布局。表2總結(jié)了原理圖和布局后的仿真結(jié)果。為了說(shuō)明參數(shù)變化對(duì)電路的影響， Monte Carlo進(jìn)行了模擬實(shí)驗(yàn)。每個(gè)晶體管(W,L,Vtho)參數(shù)通過(guò)利用UMC提供的數(shù)值而變化。模擬結(jié)果如圖13所示。電流和電壓傳輸比的變化分別是1%和0.5%。圖11 CDBA交流的傳遞特性a為電流傳輸比的頻率響應(yīng)；b為電壓傳輸比的頻率響應(yīng)圖12 電流差分緩沖放大器的設(shè)計(jì)布局表2 CDBA的性能圖14 電壓模式二階全通陷波濾波器配置圖13 仿真結(jié)果來(lái)自Mo

11、nte Carlo的分析A為電流傳輸比，b為電壓傳輸比4、設(shè)計(jì)實(shí)例為了證明CDBA的性能，圖14展示了新型二階濾波器。它是否可以實(shí)現(xiàn)全通或陷波，取決于其無(wú)源元件的匹配條件反應(yīng)。 此配置僅包含一個(gè)有源元件（CDBA），三個(gè)電阻和兩個(gè)電容器。從圖14可以得出一般的電壓傳遞函數(shù)，Vo和Vi之間的公式可以寫為： （6）如果，則可以得到二階全通濾波器的方程，如下： （7）自然頻率Wo和濾波器Q的品質(zhì)因數(shù)方程如下所示： （8） （9）為驗(yàn)證理論分析，該濾波器采用UMC 0.18 CMOS工藝參數(shù)進(jìn)行模擬。圖15顯示了理想下的模擬增益和二階全通濾波器的相位響應(yīng)?？紤]利用匹配條件，外部元件值為R1= 2 K,

12、 R2 = 6 K, R3= 6 K, C1= 25 pF, C2= 25 pF，那么與理論吻合的電路中心頻率為fc = 1.08 MHz。如果滿足方程式6中的匹配條件C1R1 = C2R2，則得到二階陷波濾波器的方程： （10）自然頻率WO和濾波器的品質(zhì)因數(shù)Q與方程8和9給出的數(shù)值相同。理想模擬下的陷波濾波器的增益和相位響應(yīng)如圖16所示。如果組件的值為R1=10 K, R2 =10 K, R3= 2 K, C1= 20 pF, C2= 20 pF，那么電路中心頻率為fc = 1.8 MHz。濾波器無(wú)源元件產(chǎn)生了以下敏感性分析： （11）從公式11可以清楚地看到所有無(wú)源靈敏度均低于所提出的配置

13、值，且該過(guò)濾器適合低Q值的應(yīng)用。最后，通過(guò)采用在不同振幅濾波器輸入1 MHz的正弦輸入信號(hào)獲得了本文中濾波器總諧波失真情況。圖17顯示了小于6%到±0.5 V輸入電壓的THD值，對(duì)100 kHz的正弦輸入信號(hào)作了同樣的分析。在這種情況下，THD值約為3%到輸入電壓的±0.5 V。圖15 交流響應(yīng)全通濾波器a為增益響應(yīng)，b為相位響應(yīng)圖16交流響應(yīng)陷波濾波器 a為增益響應(yīng),b為相位響應(yīng)圖17輸出諧波失真濾波器與1 MHz輸入電壓對(duì)比表3 CDBA的性能比較5、 總結(jié)本文提出了一種適合低電壓操作的新型CMOS電流差分緩沖放大器（CDBA）。雖然選擇技術(shù)的標(biāo)準(zhǔn)電源電壓是1.8 V，

14、但實(shí)際上該電路可以±0.6 V電源電壓下工作。從表3的性能比較中可以看出電源電壓雖然有35%的減少，大多數(shù)參數(shù)的模擬結(jié)果可以與CDBA電路相符。此外，與同類產(chǎn)品相比，其產(chǎn)生的功耗更低，僅約為565 uW。模擬時(shí)采用了UMC 0.18 SPICE參數(shù)，其HSPICE模擬結(jié)果表明，該CDBA的終端電阻分別為Rp= Rn = 56.4 , Rz =157 K, Rw= 270 。同時(shí)，它提供了更高的電流和電壓傳輸比，分別為p = n = 0.981，v = 0.981。最后作為應(yīng)用實(shí)例,本文提出了二階電壓模式全通/陷波濾波器配置的算法結(jié)構(gòu)，并說(shuō)明了在此配置下CDBA的用途，其模擬的結(jié)果與預(yù)

15、期結(jié)果有高度的一致性。參考文獻(xiàn)1. Toumazou, C., Lidgey, F. J., & Haigh, D. G. (1990). Analogue IC design: The current-mode approach. London: Peter Peregrinus.2. Cakir, C., & Cicekoglu, O. (2008). Low-voltage high-performance CMOS Current differencing buffered amplifier (CDBA). In Proceedings of the 4th IEEE

16、 conference on Ph.D. research inmicroelectronics and electronics (PRIME 2008) Istanbul, Turkey, pp. 3740.3. Acar, C., & Ozoguz, S. (1999). A new versatile building block: current differencing buffered amplifier suitable for analog signal processing filters. Microelectronics Journal, 30, 157160.4

17、. Sawangarom,V., Tangsrirat, W., & Surakampontorn, W. (2006). NPN-based current differencing buffered amplifier and its application. In SICE-ICASE international joint conference, Bexco, Busan, Korea.5. Tarim, N., & Kuntman, H. (2001). A high performance current differencing buffered amplifie

18、r. In Proceedings of the 13th international conference on microelectronics Rabat, Morocco, pp. 153156.6. Tangsrirat, W., Klahan, K., Dumawipata, T., & Surakampontorn, W. (2006). Low-voltage NMOS-based current differencing buffered amplifier and its application to current-mode ladder filter design. International Journal of Electronics, 93(11), 777791.7. Carvajal, R. G., Ramirez-Angulo, J., Lopez-Martin, A. J., Torralba, A., Galan, J. A. G., Carlosena, A., &am